CN109959836B - 一种漏电检测电路 - Google Patents

一种漏电检测电路 Download PDF

Info

Publication number
CN109959836B
CN109959836B CN201711424761.XA CN201711424761A CN109959836B CN 109959836 B CN109959836 B CN 109959836B CN 201711424761 A CN201711424761 A CN 201711424761A CN 109959836 B CN109959836 B CN 109959836B
Authority
CN
China
Prior art keywords
transistor
pole
current mirror
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711424761.XA
Other languages
English (en)
Other versions
CN109959836A (zh
Inventor
方海彬
张现聚
刘铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201711424761.XA priority Critical patent/CN109959836B/zh
Publication of CN109959836A publication Critical patent/CN109959836A/zh
Application granted granted Critical
Publication of CN109959836B publication Critical patent/CN109959836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Abstract

本发明公开了一种漏电检测电路，包括第一电流镜、第二电流镜、第一晶体管、第一开关和第一基准电流源；第一电流镜与第二电流镜连接，用于向第二电流镜提供基准电流；第一晶体管的第一极与第一电源连接，第一晶体管第二极与第二电流镜的电流输出端连接，第一晶体管的栅极通过第一开关与第一电流镜的偏置电压端连接；第一晶体管的栅极用于与待测试元件连接；第一基准电流源的第一端与第二电流镜的电流输出端连接，第一基准电流源的第二端与第二电源连接。本发明实施例实现了对稳压电容的漏电流检测。

Description

一种漏电检测电路
技术领域
本发明实施例涉及电流检测技术，尤其涉及一种漏电检测电路。
背景技术
在电路系统中，晶体管的栅极通常需要连接稳压电容使晶体管栅极电压稳定，保证电路正常工作。
图1为稳压电容电路的电路框图。当电路正常工作时，稳压电容C充电使晶体管M栅极的电压稳定在Vg，稳压电容C存储的电荷Q＝C*Vg，但是，若稳压电容C发生漏电，稳压电容C存储的电荷减小，则晶体管M的栅极的电压减小，电路无法稳定工作。因此，需要对稳压电容的漏电流进行检测。
发明内容
本发明提供了一种漏电检测电路，以检测测试元件是否漏电以及检测测试元件的漏电流。
本发明实施例提供了一种漏电检测电路，包括第一电流镜、第二电流镜、第一晶体管、第一开关和第一基准电流源；
所述第一电流镜与所述第二电流镜连接，用于向所述第二电流镜提供基准电流；
所述第一晶体管的第一极与第一电源连接，所述第一晶体管第二极与所述第二电流镜的电流输出端连接，所述第一晶体管的栅极通过所述第一开关与所述第一电流镜的偏置电压端连接；所述第一晶体管的栅极用于与待测试元件连接；
所述第一基准电流源的第一端与所述第二电流镜的电流输出端连接，所述第一基准电流源的第二端与所述第二电源连接。
可选的，所述第一电流镜包括第二晶体管、第三晶体管和第二基准电流源；
所述第一晶体管的栅极通过所述第一开关与所述第二晶体管的栅极连接；
所述第二晶体管的第一极与所述第一电源连接，所述第二晶体管的第二极与所述第二电流镜的偏置电压端连接，所述第二晶体管的栅极与所述第三晶体管的栅极连接；
所述第三晶体管的第一极与所述第一电源连接，所述第三晶体管的第二极与其栅极连接；
所述第二基准电流源的第一端与所述第三晶体管的第二极连接，所述第二基准电流源的第二端与所述第二电源连接。
可选的，所述第二电流镜包括第四晶体管和第五晶体管；
所述第四晶体管的第一极与所述第二电源连接，所述第四晶体管的第二极与所述第一晶体管的第二极以及所述第一基准电流源的第一端连接，所述第四晶体管的栅极与所述第五晶体管的栅极连接；
所述第五晶体管的第一极与所述第二电源连接，所述第五晶体管的第二极与所述第二晶体管的第二极连接，所述第五晶体管的栅极与其第二极连接。
可选的，所述漏电检测电路还包括第六晶体管，所述第一晶体管的第二极通过所述第六晶体管与所述第四晶体管连接；其中，所述第六晶体管的第一极与所述第一晶体管的第二极连接，所述第六晶体管的第二极与所述第四晶体管的第二极连接；
所述第一电流镜还包括第七晶体管和第八晶体管，所述第五晶体管通过所述第七晶体管与所述第二晶体管连接，所述第二基准电流源通过所述第八晶体管与所述第三晶体管连接；
其中，所述第七晶体管的第一极与所述第二晶体管的第二极连接，所述第七晶体管的第二极与所述第五晶体管的第二极连接，所述第七晶体管的栅极与所述第六晶体管的栅极以及所述第八晶体管的栅极连接；
所述第八晶体管的第一极与所述第三晶体管的第二极连接，所述第八晶体管的第二极与所述第二基准电流源的第一端连接，所述第八晶体管的栅极与其第二极连接。
可选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的导电沟道相同；
所述第四晶体管和所述第五晶体管的导电沟道相同，并且与所述第一晶体管的导电沟道不同。
可选的，该漏电流检测电路还包括第一反相器，所述第一反相器的输入端与所述第四晶体管的第二极连接，所述第一反相器的输出端输出检测信号。
可选的，该漏电流检测电路还包括串联的至少两个第一反相器；其中，串联连接的第一个所述第一反相器的输入端与所述第四晶体管的第二极连接，最后一个所述第一反相器的输出端输出检测信号。
可选的，所述第一开关在所述第一电流镜的偏置电压和第二电流镜的偏置电压建立期间导通，建立完成后关断。
可选的，所述第一电源的电压为正电压，第二电源的电压为负电压或者接地电压。
可选的，所述待测试元件为测试电容，所述第一晶体管的栅极用于与所述测试电容的一极板连接。
本发明通过将第一电流镜与第二电流镜连接；第一晶体管的第一极与第一电源连接，第一晶体管第二极与第二电流镜的电流输出端连接，第一晶体管的栅极通过第一开关与第一电流镜的偏置电压端连接；第一晶体管的栅极与待测试元件连接；第一基准电流源的第一端与第二电流镜的电流输出端连接，第一基准电流源的第二端与第二电源连接，实现了对测试元件漏电流的检测。
附图说明
图1为稳压电容电路的电路框图；
图2为本发明实施例一提供的一种漏电检测电路的电路框图；
图3为本发明实施例一提供的一种漏电检测电路的检测时序图；
图4为本发明实施例二提供的一种漏电检测电路的电路框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2为本发明实施例一提供的一种漏电检测电路的电路框图，参见图2，该漏电检测电路包括第一电流镜110、第二电流镜120、第一晶体管M1、第一开关S1和第一基准电流源A1；
第一电流镜110与第二电流镜120连接，用于向第二电流镜120提供基准电流；
第一晶体管M1的第一极与第一电源连接，第一晶体管M1第二极与第二电流镜120的电流输出端out连接，第一晶体管M1的栅极通过第一开关S1与第一电流镜110的偏置电压端bias连接；第一晶体管M1的栅极用于与待测试元件130连接；
第一基准电流源A1的第一端与第二电流镜120的电流输出端out连接，第一基准电流源110的第二端与第二电源连接。
在图2中，示例性的，第一电源的电压为正电压VDD，第二电源的电压为接地电压GND，这仅是本发明的一个具体示例，而非对本发明的限制，可选的，第二电源的电压还可以为负电压。
在图2中，示例性的，待测试元件130为测试电容C1，第一晶体管M1的栅极用于与测试电容C1的一极板连接，图2中未示出与测试电容C1连接的外部电路，测试电容C1一般用作稳压，例如稳定外部电路的电压。这仅是本发明的一个具体示例，而非对本发明的限制，例如本发明实施例提供的漏电检测电路可以对其他储能元件的进行检测，检测该储能元件是否漏电。
图3为本发明实施例一提供的一种漏电检测电路的检测时序图，下面结合图2和图3示例性地说明本发明实施例一提供的漏电检测电路的工作过程。其中，S-TESTLK表示第一电流镜110的控制信号，S-S1表示第一开关S1的控制信号，S-LKHI表示第二电流镜电流输出端out的电压信号。
当第一电流镜110的控制信号S-TESTLK为高电平，第一电流镜110的偏置电压和第二电流镜120的偏置电压开始建立，第一电流镜100产生基准电流I1；当第一开关S1的控制信号为低电平时，第一开关S1闭合，第一晶体管M1的栅极与第一电流镜100的偏置电压端bias连接，流过第一晶体管M1的电流IM1＝I1，第一电流镜110向第二电流镜120提供基准电流I1，流过第二电流镜120的输出端的电流为I1,第一电流源A1的电流为IA1，此时IM1＜I1+IA1，第一电流镜110的偏置电压和第二电流镜120的偏置电压建立完成。
第一电流镜110的偏置电压和第二电流镜120的偏置电压建立完成后，第一开关S1的控制信号S-S1由低电平变为高电平，第一开关S1断开，若待测试元件130有漏电，则第一晶体管M1的栅极电压逐渐降低，第一晶体管M1的电流IM1逐渐增大，当第一晶体管M1的电流IM1大于I1+IA1时，第二电流镜120电流输出端out的电压信号S-LKHI被拉高，假设从第一开关S1的控制信号S-S1变为高电平时刻到第二电流镜120的输出端out的电压S-LKHI被拉高经过的时间为Δt，则第一晶体管M1增加的电流ΔIM1满足：
ΔIM1＝k*(VDD+ΔVg-Vg-Vth)2-k*(VDD-Vg-Vth)2＝IA1
Figure GDA0002944224080000061
其中，Vg为控制信号S-S1被拉高时第一晶体管M1的栅极电压，ΔVg为从控制信号S-S1变为高电平到电压信号S-LKHI被拉高后第一晶体管M1栅极电压的变化值，Vth为第一晶体管M1的阈值电压，I1为第一电流镜110产生的基准电流，μ为第一晶体管M1的载流子迁移率，W、L为第一晶体管M1沟道的宽度和长度，Cox为第一晶体管M1单位面积的栅氧化层电容量。可以得出，从控制信号S-S1变为高电平到电压信号S-LKHI被拉高后，第一晶体管M1栅极电压的变化值ΔVg。
假设待测试元件130的漏电流为IlK,则根据公式：
IlK*Δt＝C*ΔVg
其中，C为待测电容C1的电容，可以得出待测试电容C1的漏电流IlK＝C*ΔVg/Δt。
本发明实施例通过将第一电流镜110与第二电流镜120连接；第一晶体管M1的第一极与第一电源连接，第一晶体管M1第二极与第二电流镜120的电流输出端out连接，第一晶体管M1的栅极通过第一开关S1与第一电流镜110的偏置电压端bias连接；第一晶体管M1的栅极与待测试元件130连接；第一基准电流源A1的第一端与第二电流镜120的电流输出端out连接，第一基准电流源A1的第二端与第二电源连接，实现了对稳压电容漏电流的检测。
需要说明的是，在本实施例中，示例性的，第一开关S1在第一电流镜110的偏置电压和第二电流镜120的偏置电压建立期间导通，建立完成后关断，这仅是本发明的一个具体示例，而非对本发明的限制。
实施例二
图4为本发明实施例二提供的一种漏电检测电路的电路框图，参见图4，在上述各实施例的基础上，进一步，该漏电检测电路可选为：
第一电流镜110包括第二晶体管M2、第三晶体管M3和第二基准电流源A2；第一晶体管M1的栅极通过第一开关S1与第二晶体管M2的栅极连接；
第二晶体管M2的第一极与第一电源连接，第二晶体管M2的第二极与第二电流镜120的偏置电压端连接，第二晶体管M2的栅极与第三晶体管M3的栅极连接；
第三晶体管M3的第一极与第一电源连接，第三晶体管M3的第二极与其栅极连接；
第二基准电流源A2的第一端与第三晶体管M3的第二极连接，第二基准电流源A2的第二端与第二电源连接。
可选的，第二电流镜120包括第四晶体管M4和第五晶体管M5；
第四晶体管M4的第一极与第二电源连接，第四晶体管M4的第二极与第一晶体管M1的第二极以及第一基准电流源A1的第一端连接，第四晶体管M4的栅极与第五晶体管M5的栅极连接；
第五晶体管M5的第一极与第二电源连接，第五晶体管M5的第二极与第二晶体管M2的第二极连接，第五晶体管M5的栅极与其第二极连接。
其中，可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3的宽长比相同，第四晶体管M4和第五晶体管M5的宽长比相同，因此，第一晶体管M1、第二晶体管M2和第三晶体管M3的电流比为1:1:1，第四晶体管M4和第五晶体管M5的电流比为1:1。这仅是本发明实施例的一个具体示例，而非对本发明的限制，可以将晶体管设置不同的宽长比，只要在偏置电压建立过程完成后流过第一晶体管M1的电流和流过第四晶体管M4的电流相等即可。
可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3的导电沟道相同，第四晶体管M4和第五晶体管M5的导电沟道相同，并且与第一晶体管M1的导电沟道不同。在图4中，示例性的，第一晶体管M1、第二晶体管M2和第三晶体管M3为P型晶体管，第四晶体管M4和第五晶体管M5为N型晶体管，这仅是本发明实施例的一个具体示例，而非对本发明的限制，可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3可以为N型晶体管，第四晶体管M4和第五晶体管M5为P型晶体管。
图3中本发明实施例一提供的一种漏电检测电路的测试时序图同样适用于本发明实施例二提供的漏电检测电路，下面结合图4和图3示例性地说明本发明实施例二提供的漏电检测电路的工作过程。其中，S-TESTLK表示第二基准电流源A2的控制信号，S-S1表示第一开关S1的控制信号，S-LKHI表示第四晶体管第二极的电压信号。
在本实施例中，当第二基准电流源A2的控制信号为高电平，第二基准电流源A2产生基准电流I1，流过第三晶体管M3的电流为I1，第三晶体管M3和第二晶体管M2形成镜像，则流过第二晶体管M2的电流为I1；当第一开关S1闭合后，第三晶体管M3和第一晶体管M1形成镜像，流过第一晶体管M1的电流IM1＝I1；第二晶体管M2的第二极与第五晶体管M5的第二极连接，第五晶体管M5的电流为I1，第五晶体管M5与第四晶体管M4形成镜像，第四晶体管M4的电流为I1。此时，第二晶体管M2的栅极偏置电压和第四晶体管M4的栅极偏置电压建立，IM1＜I1+IA1。
需要说明的是，流过晶体管的电流是指晶体管的漏电流，即从晶体管第一级流向第二极的电流，或者从第二极流向第一级的电流。
偏置电压建立完成之后，第一开关S1的控制信号S-S1变为高电平，第一开关S1关断。此后，若待测试元件130有漏电，则第一晶体管M1的栅极电压逐渐降低，第一晶体管M1的电流IM1逐渐增大，当第一晶体管M1的电流IM1大于I1+IA1时，第四晶体管M4第二极的电压S-LKHI被拉高，假设从第一开关S1的控制信号S-S1变为高电平到第四晶体管M4的第二极的电压S-LKHI被拉高经过的时间为Δt，则第一晶体管M1增加的电流ΔIM1满足：
ΔIM1＝k*(VDD+ΔVg-Vg-Vth)2-k*(VDD-Vg-Vth))2＝IA1
Figure GDA0002944224080000101
其中，Vg为控制信号S-S1被拉高时第一晶体管M1的栅极电压，ΔVg为从控制信号S-S1被拉高到电压信号S-LKHI被拉高后第一晶体管M1栅极电压的变化值，Vth为第一晶体管M1的阈值电压，I1为第二基准电流源A2产生的基准电流,μ为第一晶体管M1的载流子迁移率，W、L为第一晶体管M1沟道的宽度和长度，Cox为第一晶体管M1单位面积的栅氧化层电容量。可以得出，从控制信号S-S1被拉高到电压信号S-LKHI被拉高后，第一晶体管M1栅极电压的变化值ΔVg。
假设待测试元件130的漏电流为IlK,则根据公式：
IlK*Δt＝C*ΔVg
其中，C为待测电容C1的电容，可以得出待测试元件130的漏电流IlK＝C*ΔVg/Δt。
本发明实施例在上述各实施例的基础上，通过设置第一电流镜110包括第二晶体管M2、第三晶体管M3和第二基准电流源A2；第一晶体管M1的栅极通过第一开关S1与第二晶体管M2的栅极连接；第二晶体管M2的第一极与第一电源连接，第二晶体管M2的第二极与第二电流镜120的偏置电压端连接，第二晶体管M2的栅极与第三晶体管M3的栅极连接；第三晶体管M3的第一极与第一电源连接，第三晶体管M3的第二极与其栅极连接；第二基准电流源A2的第一端与第三晶体管M3的第二极连接，第二基准电流源A2的第二端与第二电源连接。第二电流镜120包括第四晶体管M4和第五晶体管M5；第四晶体管M4的第一极与第二电源连接，第四晶体管M4的第二极与第一晶体管M1的第二极以及第一基准电流源A1的第一端连接，第四晶体管M4的栅极与第五晶体管M5的栅极连接；第五晶体管M5的第一极与第二电源连接，第五晶体管M5的第二极与第二晶体管M2的第二极连接，第五晶体管M5的栅极与其第二极连接。实现了对稳压电容漏电流的检测。
请继续参见图4，在上述各实施例的基础上，可选的，该漏电检测电路还包括第六晶体管M6，第一晶体管M1的第二极通过第六晶体管M6与第四晶体管M4连接；其中，第六晶体管M6的第一极与第一晶体管M1的第二极连接，第六晶体管M6的第二极与第四晶体管M4的第二极连接；第一电流镜110还包括第七晶体管M7和第八晶体管M8，第五晶体管M5通过第七晶体管M7与第二晶体管M2连接，第二基准电流源A2通过第八晶体管M8与第三晶体管M3连接；其中，第七晶体管M7的第一极与第二晶体管M2的第二极连接，第七晶体管M7的第二极与第五晶体管M5的第二极连接，第七晶体管M7的栅极与第六晶体管M6的栅极以及第八晶体管M8的栅极连接；第八晶体管M8的第一极与第三晶体管M8的第二极连接，第八晶体管M8的第二极与第二基准电流源A2的第一端连接，第八晶体管的栅极与其第二极连接。第二晶体管M2和第七晶体管M7形成共源共栅结构，第三晶体管M3和第八晶体管M8形成共源共栅结构，可以更好地抑制第一电源的噪声，提高电流镜镜像的精度。
可选的，第一晶体管M1、第六晶体管M6、第七晶体管M7和第八晶体管M8的导电沟道相同。
可选的，该漏电检测电路还可以包括一个第一反相器，第一反相器的输入端与第四晶体管M4的第二极连接，第一反相器的输出端输出检测信号。
请继续参见图4，在上述各实施例的基础上，可选的，该漏电检测电路还包括串联的至少两个第一反相器210；其中，串联连接的第一个第一反相器210的输入端与第四晶体管M4的第二极连接，最后一个第一反相器210的输出端输出检测信号。通过这样的设置可以增加电路的控制能力。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种漏电检测电路，其特征在于，包括第一电流镜、第二电流镜、第一晶体管、第一开关和第一基准电流源；
所述第一电流镜与所述第二电流镜连接，用于向所述第二电流镜提供基准电流；
所述第一晶体管的第一极与第一电源连接，所述第一晶体管第二极与所述第二电流镜的电流输出端连接，所述第一晶体管的栅极通过所述第一开关与所述第一电流镜的偏置电压端连接；所述第一晶体管的栅极用于与待测试元件连接；
所述第一基准电流源的第一端与所述第二电流镜的电流输出端连接，所述第一基准电流源的第二端与第二电源连接。
2.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电流镜包括第二晶体管、第三晶体管和第二基准电流源；
所述第一晶体管的栅极通过所述第一开关与所述第二晶体管的栅极连接；
所述第二晶体管的第一极与所述第一电源连接，所述第二晶体管的第二极与所述第二电流镜的电流输入端连接，所述第二晶体管的栅极与所述第三晶体管的栅极连接；
所述第三晶体管的第一极与所述第一电源连接，所述第三晶体管的第二极与其栅极连接；
所述第二基准电流源的第一端与所述第三晶体管的第二极连接，所述第二基准电流源的第二端与所述第二电源连接。
3.根据权利要求2所述的漏电检测电路，其特征在于，所述第二电流镜包括第四晶体管和第五晶体管；
所述第四晶体管的第一极与所述第二电源连接，所述第四晶体管的第二极与所述第一晶体管的第二极以及所述第一基准电流源的第一端连接，所述第四晶体管的栅极与所述第五晶体管的栅极连接；
所述第五晶体管的第一极与所述第二电源连接，所述第五晶体管的第二极与所述第二晶体管的第二极连接，所述第五晶体管的栅极与其第二极连接。
4.根据权利要求3所述的漏电检测电路，其特征在于，所述漏电检测电路还包括第六晶体管，所述第一晶体管的第二极通过所述第六晶体管与所述第四晶体管连接；其中，所述第六晶体管的第一极与所述第一晶体管的第二极连接，所述第六晶体管的第二极与所述第四晶体管的第二极连接；
所述第一电流镜还包括第七晶体管和第八晶体管，所述第五晶体管通过所述第七晶体管与所述第二晶体管连接，所述第二基准电流源通过所述第八晶体管与所述第三晶体管连接；
其中，所述第七晶体管的第一极与所述第二晶体管的第二极连接，所述第七晶体管的第二极与所述第五晶体管的第二极连接，所述第七晶体管的栅极与所述第六晶体管的栅极以及所述第八晶体管的栅极连接；
所述第八晶体管的第一极与所述第三晶体管的第二极连接，所述第八晶体管的第二极与所述第二基准电流源的第一端连接，所述第八晶体管的栅极与其第二极连接。
5.根据权利要求4所述的漏电检测电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的导电沟道相同；
所述第四晶体管和所述第五晶体管的导电沟道相同，并且与所述第一晶体管的导电沟道不同。
6.根据权利要求3所述的漏电检测电路，其特征在于，还包括第一反相器，所述第一反相器的输入端与所述第四晶体管的第二极连接，所述第一反相器的输出端输出检测信号。
7.根据权利要求3所述的漏电检测电路，其特征在于，还包括串联的至少两个第一反相器；其中，串联连接的第一个所述第一反相器的输入端与所述第四晶体管的第二极连接，最后一个所述第一反相器的输出端输出检测信号。
8.根据权利要求1所述的漏电检测电路，其特征在于，所述第一开关在所述第一电流镜的偏置电压和第二电流镜的偏置电压建立期间导通，建立完成后关断。
9.根据权利要求1所述的漏电检测电路，其特征在于，所述第一电源的电压为正电压，第二电源的电压为负电压或者接地电压。
10.根据权利要求1所述的漏电检测电路，其特征在于，所述待测试元件为测试电容，所述第一晶体管的栅极用于与所述测试电容的一极板连接。
CN201711424761.XA 2017-12-25 2017-12-25 一种漏电检测电路 Active CN109959836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711424761.XA CN109959836B (zh) 2017-12-25 2017-12-25 一种漏电检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711424761.XA CN109959836B (zh) 2017-12-25 2017-12-25 一种漏电检测电路

Publications (2)

Publication Number Publication Date
CN109959836A CN109959836A (zh) 2019-07-02
CN109959836B true CN109959836B (zh) 2021-06-22

Family

ID=67021287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711424761.XA Active CN109959836B (zh) 2017-12-25 2017-12-25 一种漏电检测电路

Country Status (1)

Country Link
CN (1) CN109959836B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844750B2 (en) * 2003-03-31 2005-01-18 Intel Corporation Current mirror based multi-channel leakage current monitor circuit and method
CN101558557A (zh) * 2006-04-19 2009-10-14 德克萨斯仪器股份有限公司 对栅极泄漏不敏感的电流镜电路
CN101661696A (zh) * 2008-08-27 2010-03-03 索尼株式会社 显示装置及其驱动方法
JP2011198419A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその書き込み方法
CN103077745A (zh) * 2012-12-24 2013-05-01 上海宏力半导体制造有限公司 存储单元的读取电路和存储器
CN204649888U (zh) * 2015-06-15 2015-09-16 许昌学院 一种新型局域网设备用电接口识别电路
CN105138145A (zh) * 2014-05-26 2015-12-09 原相科技(槟城)有限公司 具异常检测功能的驱动电路及使用其的光学输入装置
CN105826963A (zh) * 2015-08-28 2016-08-03 维沃移动通信有限公司 一种检测电池电压的方法、充电电路及终端

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232368A (ja) * 2008-03-25 2009-10-08 Fujitsu Ltd 増幅装置及び増幅器故障検出方法
JP2017083310A (ja) * 2015-10-28 2017-05-18 エスアイアイ・セミコンダクタ株式会社 半導体装置及び半導体装置の検査方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844750B2 (en) * 2003-03-31 2005-01-18 Intel Corporation Current mirror based multi-channel leakage current monitor circuit and method
CN101558557A (zh) * 2006-04-19 2009-10-14 德克萨斯仪器股份有限公司 对栅极泄漏不敏感的电流镜电路
CN101661696A (zh) * 2008-08-27 2010-03-03 索尼株式会社 显示装置及其驱动方法
JP2011198419A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその書き込み方法
CN103077745A (zh) * 2012-12-24 2013-05-01 上海宏力半导体制造有限公司 存储单元的读取电路和存储器
CN105138145A (zh) * 2014-05-26 2015-12-09 原相科技(槟城)有限公司 具异常检测功能的驱动电路及使用其的光学输入装置
CN204649888U (zh) * 2015-06-15 2015-09-16 许昌学院 一种新型局域网设备用电接口识别电路
CN105826963A (zh) * 2015-08-28 2016-08-03 维沃移动通信有限公司 一种检测电池电压的方法、充电电路及终端

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Output-Capacitor-Free Adaptively Biased Low-Dropout Regulator for System-on-Chips;Chenchang Zhan;《 IEEE Transactions on Circuits and Systems I: Regular Papers 》;20100426;第1017-10285页 *
一种高精度低温漂的基准电压源的分析与设计;夏晓娟等;《固体电子学研究与进展》;20080331;第124-128页 *

Also Published As

Publication number Publication date
CN109959836A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
JP6646218B2 (ja) 充電回路及び電子装置
CN101783664B (zh) 电源电压监视电路以及具有电源电压监视电路的电子电路
CN207198220U (zh) 电压比较器
US9395395B2 (en) Voltage detector, electronic device, and control method of voltage detector
US20190190369A1 (en) Power conversion device
CN109959837B (zh) 一种漏电检测电路
CN101795128A (zh) 检测电路和传感器装置
JPWO2015079492A1 (ja) ゲート駆動回路及びインテリジェントパワーモジュール
US20190148962A1 (en) Alternating-current voltage detection circuit
US11108325B2 (en) Electronic circuit and method of controlling three-level switching converters
JP2014157084A (ja) 電池電圧検出回路
CN110132444B (zh) 温度检测电路
CN108322208B (zh) 用于正负电压信号输入的信号接口及其信号接口电路
CN109959836B (zh) 一种漏电检测电路
CN111293859B (zh) 功率开关管的驱动电路和驱动方法
JP6476049B2 (ja) 温度センサ回路
JP2017034537A (ja) ドライバ及びそれを用いた半導体リレー
CN105322789A (zh) 调节器电路
JP6185032B2 (ja) 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
EP3229355B1 (en) Load driving device and in-vehicle control device using same
CN112558680B (zh) 线性调整器及其控制电路
TWI545890B (zh) 電子裝置與其比較器
JP2014079047A (ja) Ｄｃ／ｄｃコンバータ
CN114696816A (zh) 一种接口电路
CN116260107B (zh) buck电路和DC-DC芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

CP03 Change of name, title or address