CN109949755B - 馈通电压补偿电路及液晶显示装置 - Google Patents
馈通电压补偿电路及液晶显示装置 Download PDFInfo
- Publication number
- CN109949755B CN109949755B CN201711384548.0A CN201711384548A CN109949755B CN 109949755 B CN109949755 B CN 109949755B CN 201711384548 A CN201711384548 A CN 201711384548A CN 109949755 B CN109949755 B CN 109949755B
- Authority
- CN
- China
- Prior art keywords
- voltage
- switch tube
- voltage compensation
- compensation circuit
- input port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明涉及一种馈通电压补偿电路及液晶显示装置。应用于液晶显示装置,该电路包括多个馈通电压补偿电路单元,所述馈通电压补偿电路单元用于产生待补偿扫描线的馈通电压补偿信号;其中,每个所述馈通电压补偿电路单元均包括第一输入端口、第二输入端口、第三输入端口;其中,所述第一输入端口均输入开启电压(Vgh),所述第二输入端口均输入关断电压(Vgl),所述第三输入端口分别输入所述待补偿扫描线的扫描电压。本发明通过提供补偿电路减小Feedthrough电压对面板像素电压的影响,电路简单易于实现,降低设计成本,提高生产效率。
Description
技术领域
本发明涉及液晶显示技术领域,特别是涉及一种馈通电压补偿电路及液晶显示装置。
背景技术
液晶显示装置(Liquid Crystal Display,简称LCD),属于平面显示器的一种。液晶显示装置具有外形轻薄、耗电量低、体积小、辐射低的优点,广泛应用于电视机、计算机、智能电话、手机、汽车导航装置、电子书等产品中,逐渐取代阴极射线管(CathodeRayTube,简称CRT)显示装置。
液晶显示装置通常包括上基板、下基板以及位于该上基板与下基板之间的液晶层。而且,液晶显示器包括多个像素单元,每个像素单元包括像素电极和共通电极,该像素电极与共通电极之间形成有液晶电容,像素电极与共通电极之间的电压称之为像素电压。液晶分子的偏转方向会随着加载在像素电极和共通电极之间的电压改变而改变,从而控制液晶层的光通过率,进而控制液晶显示器的每个像素单元的亮度。
液晶显示装置在驱动过程中,扫描线将扫描电压加载至每行的像素中,像素在充电完成时受到扫描信号电压变化的影响,当扫描电压由高电平向低电平变化时,像素电压会因为Feedthrough(馈通)电压的存在而向下耦合,使得原本平衡的共电极电压发生偏差,如果不及时进行调整,显示屏会发生闪烁。像素电压变化的越大,面板出现画面残留和信赖性问题的可能性越大。如图1所示,Feedthrough电压的公式为: 其中△Vp为由于扫描电压变化经由耦合电容引起的像素电压的变化,Vgh为扫描电压输入的TFT晶体管的开启电压,Vgl为扫描电压输入的TFT晶体管的关断电压,Cgs为耦合电容即扫描线与像素电极之间的耦合电容,Clc为液晶电容,Cs为存储电容。常见的减小Feedthrough电压的面板电路设计如图2所示,即通过对扫描信号进行削角处理来减小TFT关闭时电压的变化,Feedthrough电压的公式为:
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种馈通电压补偿电路及液晶显示装置,能够在不改变扫描线集成IC的前提下,补偿馈通电压引起的显示闪烁现象。
具体地,本发明的一个实施例提供了一种馈通电压补偿电路,应用于液晶显示装置,所述电路包括多个馈通电压补偿电路单元,所述馈通电压补偿电路单元用于产生待补偿扫描线的馈通电压补偿信号;其中,
每个所述馈通电压补偿电路单元均包括第一输入端口、第二输入端口、第三输入端口;其中,所述第一输入端口均输入开启电压(Vgh),所述第二输入端口均输入关断电压(Vgl),所述第三输入端口分别输入所述待补偿扫描线的扫描电压。
在本发明的一个实施例中,每个所述馈通电压补偿电路单元的所述第一输入端口均电连接至第一直流源,所述第一直流源用于输出开启电压(Vgh)。
在本发明的一个实施例中,每个所述馈通电压补偿电路单元的所述第二输入端口均电连接至第二直流源,所述第二直流源用于输出关断电压(Vgl)。
在本发明的一个实施例中,每个所述馈通电压补偿电路单元的所述第二输入端口分别电连接至所述待补偿扫描线的上一行扫描线的扫描信号输入端。
在本发明的一个实施例中,所述馈通电压补偿电路单元还包括输出端口,所述输出端口通过与所述待补偿扫描线对应行子像素电极形成耦合电容。
在本发明的一个实施例中,所述馈通电压补偿电路单元包括第一开关管、第二开关管、第三开关管以及第四开关管,其中,
所述第一开关管和所述第三开关管依次串接于所述第一输入端口与所述第二输入端口之间,且所述第一开关管的控制端电连接至所述第一输入端口,所述第三开关管的控制端电连接至所述第三输入端口;
所述第二开关管和所述第四开关管依次串接于所述第一输入端口与所述第二输入端口之间,且所述第二开关管的控制端电连接至所述第一开关管和所述第三开关管串接形成的节点处,所述第四开关管的控制端电连接至所述第三输入端口;
所述输出端口电连接至所述第二开关管和所述第四开关管串接形成的节点处。
在本发明的一个实施例中,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管均为TFT晶体管或均为MOS晶体管。
在本发明的一个实施例中,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的沟道宽度比为1:N:N:2N。
在本发明的一个实施例中,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的沟道宽度比为1:7:7:14。
本发明又一实施例提供了一种液晶显示装置,包括时序控制器、扫描驱动电路、数据驱动电路及像素矩阵,还包括如上述实施例中的馈通电压补偿电路。
与现有技术相比,本发明具有如下有益效果:
1)本发明提供的Feedthrough电压补偿电路不需要从扫描线集成IC内部创造出补偿信号,而是在液晶显示面板的array侧(即TFT侧)扫描信号区域通过电路生成补偿信号,所以在不改变IC的情况下改善了Feedthrough电压引起的显示问题,不增加设计成本;
2)本发明提供的Feedthrough电压补偿电路可直接用于GOA电路中,使得产品在实现窄边框的同时还能解决Feedthrough电压引起的显示问题;
3)本发明提供的Feedthrough电压补偿电路在实际layout(版图)中减少了一个输入信号接入,节省面积,更有利于面板窄边框化;
4)本发明提供的Feedthrough电压补偿电路大大减少了不同信号跨线的问题,降低了静电释放(Electro-Static discharge,简称ESD)的隐患。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为液晶显示面板充电波形图;
图2为现有技术的一种减小Feedthrough电压的面板电路设计示意图;
图3为本发明实施例提供的一种Feedthrough电压补偿电路示意图;
图4为本发明实施例提供的另一种Feedthrough电压补偿电路示意图;
图5为本发明实施例提供的又一种Feedthrough电压补偿电路示意图;
图6为本发明实施例提供的一种Feedthrough电压补偿电路单元;
图7为本发明实施例提供的一种Feedthrough电压补偿电路单元输出波形图;
图8为本发明实施例提供的一种Feedthrough电压补偿像素等效电路图;
图9为本发明实施例提供的一种4Domain VA Mode下像素单元版图设置示意图;
图10为本发明实施例提供的另一种4Domain VA Mode下像素单元版图设置示意图;
图11为本发明实施例提供的一种4Domain VA Mode下像素等效电路图;
图12为本发明实施例提供的一种8Domain VA Mode下像素单元版图设置示意图;
图13为本发明实施例提供的一种8Domain VA Mode下像素等效电路图;
图14为本发明实施例提供的一种面板九点分布示意图;
图15为本发明实施例提供的一种面板11点像素Feedthrough电压补偿仿真对比数据图;
图16为本发明实施例提供的一种面板33点像素Feedthrough电压补偿仿真对比数据图;
图17为本发明实施例提供的一种液晶显示装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图3,图3为本发明实施例提供的一种Feedthrough电压补偿电路示意图。该Feedthrough电压补偿电路应用于液晶显示装置,包括多个馈通电压补偿电路单元,所述馈通电压补偿电路单元用于产生待补偿扫描线的馈通电压补偿信号;其中,
每个所述馈通电压补偿电路单元均包括第一输入端口、第二输入端口、第三输入端口;其中,所述第一输入端口均输入开启电压(Vgh),所述第二输入端口均输入关断电压(Vgl),所述第三输入端口分别输入所述待补偿扫描线的扫描电压。
进一步地,每个所述馈通电压补偿电路单元的所述第一输入端口均电连接至第一直流源,所述第一直流源用于输出开启电压(Vgh)。
进一步地,每个所述馈通电压补偿电路单元的所述第二输入端口均电连接至第二直流源,所述第二直流源用于输出关断电压(Vgl)。
进一步地,每个所述馈通电压补偿电路单元的所述第二输入端口分别电连接至所述待补偿扫描线的上一行扫描线的扫描信号输入端。
进一步地,所述馈通电压补偿电路单元还包括输出端口,所述输出端口通过与所述待补偿扫描线对应行子像素电极形成耦合电容。
本实施例,通过设计一种多个电路单元级联的Feedthrough电压补偿电路进行Feedthrough电压补偿,可以解决液晶显示装置的像素电压随着扫描线信号电压变化而变化造成显示屏闪烁的问题,可以在不改变扫描线集成IC设计的情况下改善了Feedthrough电压引起的显示问题,不增加设计成本。
实施例二
请参见图4,图4为本发明实施例提供的另一种Feedthrough电压补偿电路示意图。在上述实施例的基础上,对本发明提出的另一种Feedthrough电压补偿电路进行详细描述。
具体地,该Feedthrough电压补偿电路可以包括N个Feedthrough电压补偿电路单元,每个Feedthrough电压补偿电路单元对应于一路扫描驱动电路单元,用于产生与待补偿扫描线电压大小相近正负相反的Feedthrough电压补偿信号。
每个Feedthrough电压补偿电路单元的第一输入端口均相连形成Feedthrough电压补偿电路的第一输入端口,其中Feedthrough电压补偿电路的第一输入端口电连接至第一直流源;每个Feedthrough电压补偿电路单元的第二输入端口均相连形成Feedthrough电压补偿电路的第二输入端口,其中Feedthrough电压补偿电路的第二输入端口电连接至第二直流源;每个Feedthrough电压补偿电路单元的第三输入端分别电连接至对应扫描驱动电路单元的每行扫描线,即第一Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第一行扫描线,第二Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第二行扫描线,依次类推,第N Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第N行扫描线。第一直流源用于输出开启电压(Vgh),第二直流源用于输出关断电压(Vgl),扫描线用于输出待补偿扫描线的扫描电压。每个Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的每行子像素的电极形成耦合电容,即第一Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第一行子像素的电极形成耦合电容,第二Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第二行子像素的电极形成耦合电容,依次类推,第N Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第N行子像素的电极形成耦合电容。
每个Feedthrough电压补偿电路单元输出的Feedthrough电压补偿信号与待补偿扫描线的扫描信号形成变化基本相同,变化趋势相反的波形。
本实施例通过将Feedthrough电压补偿电路产生的补偿信号输入至液晶显示装置进行Feedthrough电压补偿,由待补偿扫描线的扫描电压变化产生的△Vp1和由补偿信号的补偿电压变化产生的△Vp2数值基本相等,正负相反,可以相互抵消,从而达到Feedthrough电压补偿的效果,最终解决了液晶显示装置的像素在充电时受到扫描线电压变化的影响,使得原本的共电极电压发生偏离,显示屏发生闪烁的问题。
实施例三
请参见图5,图5为本发明实施例提供的又一种Feedthrough电压补偿电路示意图。本实施例在上述实施例的基础上对又一种Feedthrough电压补偿电路进行详细描述。
具体地,该电路可以包括:N个Feedthrough电压补偿电路单元,每个Feedthrough电压补偿电路单元对应于一路扫描驱动电路单元,用于产生与待补偿扫描线电压大小相近正负相反的Feedthrough电压补偿信号。
每个Feedthrough电压补偿电路单元的第一输入端口均相连形成Feedthrough电压补偿电路的第一输入端口,其中Feedthrough电压补偿电路的第一输入端口电连接至第一直流源;每个Feedthrough电压补偿电路单元的第三输入端口分别电连接至对应扫描驱动电路单元的每行扫描线,即第一Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第一行扫描线,第二Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第二行扫描线,依次类推,第N Feedthrough电压补偿电路单元的第三输入端电连接至扫描驱动电路单元的第N行扫描线;每个Feedthrough电压补偿电路单元的第二输入端口电连接至待补偿扫描线的上一行扫描线的扫描信号输入端(即连接至上一级Feedthrough电压补偿电路单元的第三输入端口)。第一直流源用于输出开启电压(Vgh),扫描线用于输出待补偿扫描线的扫描电压。每个Feedthrough电压补偿电路单元的输出端通过耦合电容分别对应电连接至与待补偿扫描线对应的每行子像素的电极上,即第一Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第一行子像素的电极形成耦合电容,第二Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第二行子像素的电极形成耦合电容,依次类推,第N Feedthrough电压补偿电路单元的输出端与待补偿扫描线对应的第N行子像素的电极形成耦合电容。
每个Feedthrough电压补偿电路单元输出的Feedthrough电压补偿信号与待补偿扫描线的扫描信号形成变化基本相同,变化趋势相反的波形。
将Feedthrough电压补偿电路产生的补偿信号输入至液晶显示装置进行Feedthrough电压补偿。
本实施例具有如下优点:
1)本实施例提供的Feedthrough电压补偿电路在实际layout中减少了一个输入信号接入,节省面积,更有利于面板窄边框化;
2)本实施例提供的Feedthrough电压补偿电路大大减少了不同信号跨线的问题,降低了ESD的隐患;
3)本实施例提供的Feedthrough电压补偿电路连接前一级的信号断裂后很容易发现不良位置,降低了修复难度可以解决Feedthrough电压补偿电路的第二输入端信号线断裂后不易找到、修复难度大的问题。
实施例四
请参见图6~图17,图6为本发明实施例提供的一种Feedthrough电压补偿电路单元;图7为本发明实施例提供的一种Feedthrough电压补偿电路单元输出波形图;图8为本发明实施例提供的一种Feedthrough电压补偿像素等效电路图;图9为本发明实施例提供的一种4Domain VA Mode下像素单元版图设置示意图;图10为本发明实施例提供的另一种4Domain VA Mode下像素单元版图设置示意图;图11为本发明实施例提供的一种4DomainVA Mode下像素等效电路图;图12为本发明实施例提供的一种8Domain VA Mode下像素单元版图设置示意图;图13为本发明实施例提供的一种8Domain VA Mode下像素等效电路图;图14为本发明实施例提供的一种面板九点分布示意图;图15为本发明实施例提供的一种面板11点像素Feedthrough电压补偿仿真对比数据图;图16为本发明实施例提供的一种面板33点像素Feedthrough电压补偿仿真对比数据图;图17为本发明实施例提供的一种液晶显示装置的结构示意图。
本实施例在上述实施例的基础上对本发明提出的Feedthrough补偿电路单元进行详细介绍。如图6所示,该电路单元可以包括:第一输入端口VghA、第二输入端口VglA、第三输入端口G(n)、第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4以及输出端口Gc(n);所述第一开关管T1和所述第三开关管T3依次串接于所述第一输入端口VghA与所述第二输入端口VglA之间,且所述第一开关管T1的控制端电连接至所述第一输入端口VghA,所述第三开关管T3的控制端电连接至所述第三输入端口G(n);所述第二开关管T2和所述第四开关管T4依次串接于所述第一输入端口VghA与所述第二输入端口VglA之间,且所述第二开关管T2的控制端电连接至所述第一开关管T1和所述第三开关管T3串接形成的节点处,所述第四开关管T3的控制端电连接至所述第三输入端口G(n);所述输出端口Gc(n)电连接至所述第二开关管T2和所述第四开关管T4串接形成的节点处。第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4为TFT晶体管或MOS晶体管。
可选第,第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4的沟道宽度(W)比为W1:W2:W3:W4=1:N:N:2N,N大于1。
优选地,第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4的沟道宽度比为1:7:7:14。
可选地,第一输入端口VghA的输入电压为TFT晶体管的开启电压Vgh,第二输入端口VglA的输入电压为TFT晶体管的关断电压Vgl,第三输入端口G(n)电连接第N行扫描线,当第三输入端G(n)即第N行扫描线电压是Vgl时,第一开关管T1和第二开关管T2打开,此时输出端口Gc(n)输出电压的大小为Vgh-Vth,其中Vth为TFT晶体管的阈值电压,当第三输入端口G(n)电压是高电压Vgh时,第三开关管T3和第四开关管T4打开,如果此时第一开关管T1、第二开关管T2、第三开关管T3、第四开关管T4的沟道宽度(W)比为W1:W2:W3:W4=1:7:7:14,由于第一开关管T1比第三开关管T3宽长比小,所以第三开关管T3和第四开关管T4起主导作用,第二输入端VglA通过第三开关管T3关闭第二开关管T2,同时第二输入端VglA通过第四开关管T4将输出端Gc(n)的电压拉回低电压Vgl,在此过程中,第三输入端口G(n)和输出端口Gc(n)会输出两个压差变化基本相同,变化趋势相反的波形,如图7所示。
可选地,第一输入端口VghA的输入电压为TFT晶体管的开启电压Vgh,第二输入端口VglA电连接第N-1行扫描线,第三输入端口G(n)电连接第N行扫描线,当第三输入端口G(n)即第N行扫描线电压是Vgl时,第一开关管T1和第二开关管T2打开,此时输出端口Gc(n)输出电压的大小为Vgh-Vth,其中Vth为TFT晶体管的阈值电压,当第三输入端口G(n)电压是高电压Vgh时,当第三输入端口G(n)为低电平Vgl时,T3,T4为关闭状态,Vgh的直流高电压开启T1,T1开启后输出的高电压Vgh-Vth开启T2,此时输出端口Gc(n)处输出Vgh-Vth(Vth是T1的阈值电压)电压的高电压,当第三输入端口G(n)输出高电压Vgh时,T3,T4开启,由于T3的沟道宽长比(W/L)大于T1,所以Vgl(连接N-1行扫描线此时也会输出Vgl信号)信号会通过T3输入到T2的栅极,从而T2是关闭状态,此时Vgl信号通过T4输出,即输出端口Gc(n)输出Vgl,整个过程输出端口Gc(n)会输出和第三输入端口G(n)相反的波形。
将输出电压G(n)输入至液晶显示装置进行Feedthrough补偿时,像素等效电路图如图8所示。输出端Gc(n)连接的补偿线与像素电极PE之间形成耦合电容Cgc,第三输入端G(n)连接的扫描线与像素电极PE之间寄生电容Cgs相连,晶体管T将数据线连接至液晶电容Clc以及储存电容Cs。当扫描线加晶体管的开启电压Vgh时,晶体管T导通。导通的晶体管T将数据线上的数据电压传送至液晶电容Clc及储存电容Cs。液晶电容Clc及储存电容Cs通过数据电压进行充电,将在像素电极PE上产生对应的像素电压。像素电压会受到位于扫描线与像素电极PE之间的耦合电容Cgs的影响,当扫描线输入的电压改变时,例如由高电压改变为低电压时,扫描线会经由耦合电容Cgs产生的Feedthrough电压影响像素电压的大小。像素电压还会受到位于补偿线与像素电极PE之间的耦合电容Cgc的影响。此时由待补偿扫描线的电压变化产生的压差△Vp1如公式1所示,由补偿线的电压变化产生的压差△Vp2如公式2所示,当△Vp1和△Vp2数值基本相等,正负相反,即可相互抵消,从而达到Cgs补偿的效果。
其中,Vth为TFT阈值电压,Cgs=Cgc,因此△Vp1+△Vp2=0。
进一步地,在4Domain VA Mode下,一种像素单元版图设置如图9所示,补偿线与扫描线平行,补偿线设置在与扫描线相邻的区域。
进一步地,在4Domain VA Mode下,另一种像素单元版图设置如图10所示,补偿线与扫描线平行,补偿线设置在像素中间区域。
图9版图和图10版图的等效电路图如图11所示,输出端Gc(n)连接的补偿线与像素电极PE之间形成耦合电容Cgc,第三输入端G(n)连接的扫描线与像素电极PE之间寄生电容Cgs相连,晶体管TM将数据线连接至电容Ccst,其中电容Ccst为像素电极PE的等效电容。
进一步地,在8Domain VA Mode下,一种像素单元版图设置如图12所示,两个子像素单元共用一个扫描线,补偿线与扫描线平行,补偿线设置在像素中间区域。等效电路如图13所示,A像素单元区域的TFT晶体管TM和B像素单元区域的TFT晶体管TS共用一个扫描电压和补偿电压,输出端Gc(n)连接的补偿线与A区域和B区域的像素电极PE之间分别形成耦合电容CAgc和CBgc,第三输入端G(n)连接的扫描线与A区域和B区域的像素电极PE之间分别形成耦合电容CAgs和CBgs,A区域的晶体管TM和B区域的晶体管TS分别将数据线连接至等效电容CAcst和等效电容CBcst。
Cgs与Cgc电容对补偿效果的仿真数据表如下表所示,假设Vgh为28V,Vgl为-8V,面板为9点分布,如图14所示,其中,11表示第一行第一个像素点,12表示第一行第二个像素点,13~33依次类推。表1为没有Feedthrough电压补偿时面板各像素点在某一时刻的△Vp值。如表1所示,在没有Feedthrough电压补偿时,面板各像素点的△Vp值为2V以上,数值较大,严重影响像素充电电压,其中,△Vp值最大可达到2.58V,其影响不容忽视。表2为具有Feedthrough电压补偿且Cgc=Cgsoff时(Cgsoff为扫描线在低电压时扫描线和像素电极或者TFT源极形成的电容),面板各像素点在某一时刻的△Vp值。与表1相比,增加Feedthrough电压补偿后,表2中各像素点的△Vp值明显减小,降到1V以下,△Vp值最大为0.74V。表3为具有Feedthrough电压补偿且Cgc=1.3*Cgsoff时面板各像素点在某一时刻的△Vp值。与表2相比,表3中各像素点的△Vp值进一步减小,进一步降到0.4V以下,△Vp值最大为0.22V。因此,从上述表中可以看出,耦合电容Cgc对Feedthrough电压的补偿效果显著。
表1
面板像素点 | 11 | 12 | 13 |
△Vp(V) | 2.56 | 2.31 | 2.27 |
面板像素点 | 21 | 22 | 23 |
△Vp(V) | 2.58 | 2.31 | 2.26 |
面板像素点 | 31 | 32 | 33 |
△Vp(V) | 2.58 | 2.32 | 2.26 |
表2
面板像素点 | 11 | 12 | 13 |
△Vp(V) | 0.74 | 0.50 | 0.45 |
面板像素点 | 21 | 22 | 23 |
△Vp(V) | 0.74 | 0.49 | 0.44 |
面板像素点 | 31 | 32 | 33 |
△Vp(V) | 0.68 | 0.50 | 0.45 |
表3
面板像素点 | 11 | 12 | 13 |
△Vp(V) | 0.22 | -0.02 | -0.06 |
面板像素点 | 21 | 22 | 23 |
△Vp(V) | 0.23 | -0.01 | -0.06 |
面板像素点 | 31 | 32 | 33 |
△Vp(V) | 0.22 | -0.01 | -0.06 |
Cgs与Cgc电容对补偿效果的仿真数据图如图15和图16所示。从图中可以看出增加Cgc补偿电容后,在扫描线电压正负极性变化时,像素电压基本不变。具体地,如图15所示,图中横坐标表示时间,纵坐标表示电压值,在没有Feedthrough电压补偿时,像素电压在栅电压改变时,其大小由27.53μ7时刻点的16.28V降低到30.04Vr时刻点的13.72V,像素电压的压差△Vp为2.56V,在增加Feedthrough电压补偿后,像素电压在栅电压改变时,其大小由27.44在栅时刻点的16.20V降低到34.43μ4时刻点的16.16V,像素电压的压差△Vp仅为0.04V。如图16所示,图中横坐标表示时间,纵坐标表示电压值,在没有Feedthrough电压补偿时,像素电压在栅电压改变时,其大小由27.81μ1时刻点的15.89V降低到33.09,s时刻点的13.42V,像素电压的压差△Vp为2.47V,在增加Feedthrough电压补偿后,像素电压在栅电压改变时,其大小由27.77,像时刻点的15.81V提升到36.85,像时刻点的15.89V,像素电压的压差△Vp仅为-0.08V。
本实施例通过在液晶显示面板array侧扫描信号区域设计电路生成补偿信号,将补偿信号通过耦合电容输入至像素电极,可以在不改变IC的情况下改善Feedthrough电压引起的显示屏闪烁问题,且不会增加额外的设计成本。
进一步地,本实施例还提供了一种液晶显示装置,如图17所示。该液晶显示装置包括时序控制器、扫描驱动电路、数据驱动电路、像素矩阵以及Feedthrough电压补偿电路,Feedthrough电压补偿电路包括多个Feedthrough电压补偿电路单元。每个Feedthrough电压补偿电路单元可以设置于array侧扫描信号区域,从而不需要从扫描线驱动电路部分创造出补偿信号,而是通过在面板上通过电路生成补偿信号,因此实现在不改变驱动电路的情况下改善了Feedthrough电压引起的显示问题,不增加设计成本,且还可以实现窄边框的设计。
综上所述,本文中应用了具体个例对本发明实施例提供的一种馈通电压补偿电路及液晶显示装置的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种馈通电压补偿电路,应用于液晶显示装置,其特征在于,所述电路包括多个馈通电压补偿电路单元,所述馈通电压补偿电路单元用于产生待补偿扫描线的馈通电压补偿信号;其中,
每个所述馈通电压补偿电路单元均包括第一输入端口、第二输入端口、第三输入端口;
其中,所述第一输入端口均输入开启电压(Vgh),所述第二输入端口均输入关断电压(Vgl),所述第三输入端口分别输入所述待补偿扫描线的扫描电压;
所述馈通电压补偿电路单元还包括输出端口,所述输出端口通过与所述待补偿扫描线对应行子像素电极形成耦合电容;
所述馈通电压补偿电路单元包括第一开关管、第二开关管、第三开关管以及第四开关管,其中,
所述第一开关管和所述第三开关管依次串接于所述第一输入端口与所述第二输入端口之间,且所述第一开关管的控制端电连接至所述第一输入端口,所述第三开关管的控制端电连接至所述第三输入端口;
所述第二开关管和所述第四开关管依次串接于所述第一输入端口与所述第二输入端口之间,且所述第二开关管的控制端电连接至所述第一开关管和所述第三开关管串接形成的节点处,所述第四开关管的控制端电连接至所述第三输入端口;
所述输出端口电连接至所述第二开关管和所述第四开关管串接形成的节点处。
2.根据权利要求1所述的电路,其特征在于,每个所述馈通电压补偿电路单元的所述第一输入端口均电连接至第一直流源,所述第一直流源用于输出开启电压(Vgh)。
3.根据权利要求1所述的电路,其特征在于,每个所述馈通电压补偿电路单元的所述第二输入端口均电连接至第二直流源,所述第二直流源用于输出关断电压(Vgl)。
4.根据权利要求1所述的电路,其特征在于,每个所述馈通电压补偿电路单元的所述第二输入端口分别电连接至所述待补偿扫描线的上一行扫描线的扫描信号输入端。
5.根据权利要求1所述的电路,其特征在于,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管均为TFT晶体管或均为MOS晶体管。
6.根据权利要求1所述的电路,其特征在于,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的沟道宽度比为1:N:N:2N。
7.根据权利要求6所述的电路,其特征在于,所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管的沟道宽度比为1:7:7:14。
8.一种液晶显示装置,包括时序控制器、扫描驱动电路、数据驱动电路及像素矩阵,其特征在于,还包括如权利要求1~7任一项所述的馈通电压补偿电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711384548.0A CN109949755B (zh) | 2017-12-20 | 2017-12-20 | 馈通电压补偿电路及液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711384548.0A CN109949755B (zh) | 2017-12-20 | 2017-12-20 | 馈通电压补偿电路及液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109949755A CN109949755A (zh) | 2019-06-28 |
CN109949755B true CN109949755B (zh) | 2021-04-09 |
Family
ID=67005466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711384548.0A Active CN109949755B (zh) | 2017-12-20 | 2017-12-20 | 馈通电压补偿电路及液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109949755B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109920391B (zh) * | 2019-05-05 | 2021-10-15 | 京东方科技集团股份有限公司 | 像素电路、阵列基板、显示面板、显示设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02308295A (ja) * | 1989-05-24 | 1990-12-21 | Fujitsu Ltd | 液晶表示装置のバイアス電源回路 |
US6130654A (en) * | 1997-02-24 | 2000-10-10 | Kabushiki Kaisha Toshiba | Driving method of a liquid crystal display device |
CN101520583A (zh) * | 2009-04-27 | 2009-09-02 | 友达光电股份有限公司 | 像素结构及其驱动方法、以及显示器的驱动方法 |
CN101944344A (zh) * | 2010-09-09 | 2011-01-12 | 昆山龙腾光电有限公司 | 栅极驱动电路 |
CN102368378A (zh) * | 2011-09-20 | 2012-03-07 | 昆山龙腾光电有限公司 | 栅极驱动单元及栅极驱动电路 |
-
2017
- 2017-12-20 CN CN201711384548.0A patent/CN109949755B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02308295A (ja) * | 1989-05-24 | 1990-12-21 | Fujitsu Ltd | 液晶表示装置のバイアス電源回路 |
US6130654A (en) * | 1997-02-24 | 2000-10-10 | Kabushiki Kaisha Toshiba | Driving method of a liquid crystal display device |
CN101520583A (zh) * | 2009-04-27 | 2009-09-02 | 友达光电股份有限公司 | 像素结构及其驱动方法、以及显示器的驱动方法 |
CN101944344A (zh) * | 2010-09-09 | 2011-01-12 | 昆山龙腾光电有限公司 | 栅极驱动电路 |
CN102368378A (zh) * | 2011-09-20 | 2012-03-07 | 昆山龙腾光电有限公司 | 栅极驱动单元及栅极驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109949755A (zh) | 2019-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950323B2 (en) | Shift register unit, control method thereof, gate driving device, display device | |
US8416231B2 (en) | Liquid crystal display | |
CN102169264B (zh) | 可补偿馈通电压的液晶显示面板 | |
KR100239092B1 (ko) | 액정표시장치의 구동방법 | |
US9368085B2 (en) | Method and apparatus for driving active matrix display panel, and display | |
JP2806098B2 (ja) | 表示装置の駆動方法 | |
CN100460939C (zh) | 液晶显示器及其脉波调整电路 | |
US9535275B2 (en) | Array substrate driving circuit, array substrate, and corresponding liquid crystal display | |
CN109634010B (zh) | 一种显示装置 | |
KR101285054B1 (ko) | 액정표시장치 | |
US9501994B2 (en) | Liquid crystal display panel and driving method thereof | |
US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
JP2002268613A (ja) | 液晶表示装置及びその駆動方法 | |
WO2020151227A1 (zh) | 显示装置 | |
KR20020060161A (ko) | 액티브 매트릭스형 표시장치, 그 구동방법 및 표시소자 | |
CN109300445B (zh) | 阵列基板行驱动电路及显示装置 | |
WO2019227947A1 (zh) | 阵列基板、显示面板及显示装置 | |
CN106486075B (zh) | Goa电路 | |
KR20070071322A (ko) | 액정패널 | |
US20090262059A1 (en) | Timing controller, liquid crystal display, and method for driving the same | |
CN107068074B (zh) | Goa电路 | |
CN109523965B (zh) | 驱动电路、显示面板的驱动电路及显示装置 | |
CN107274851A (zh) | 显示面板及其驱动方法和显示装置 | |
US11211027B2 (en) | Driving circuit of display panel, driving method thereof, and display panel | |
CN107958657B (zh) | 像素驱动电路及方法、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |