CN109932963B - 基于dsp核的ads-b系统级芯片架构 - Google Patents

Abstract

本发明揭示了一种基于DSP核的ADS‑B系统级芯片架构，包括DSP核心处理器、可复用IP核、AMBA总线架构及自定义IP内核，其中DSP核心处理器与可复用IP核用以搭建DSP系统环境，可复用IP核包括JTAG调试链、ADC模块、DAC模块及内存控制器模块；而AMBA总线架构主要用于连接系统内部各模块，包括AHB、APB总线及相应总线控制模块；自定义IP内核用于实现芯片核心功能，包括数据采集、数据流控制及协议解析功能。

Description

基于DSP核的ADS-B系统级芯片架构

【技术领域】

本发明属于航空电子系统领域，尤其涉及一种基于DSP核的ADS-B系统级芯片架构。

【背景技术】

传统的便携式ADS-B终端系统往往由中央处理模块(包含GNSS模块、信号处理模块、S模式和ADS-B协议处理模块等)、发射模块、接收模块、电源模块等一系列分立设备组成，其中中央处理模块将本机的导航信息组成ADS-B信息发送给发射模块对外发射，完成ADS-B OUT功能；对接收模块发送的ADS-B信息、进行解码和报文解析，将解析后的ADS-B信息与本机的导航信息输出至后端装置，完成ADS-B IN功能；电源模块采用内置充电电池，为整机提供电源输入。尽管通过紧凑式结构布局和适当的集成电路综合技术可以实现ADS-B系统的小型化，但是这种手段效果有限，即使不考虑成本因素，完全依赖高性能小封装元器件，产品的小型化程度也无法满足通航飞机，特别是目前发展迅猛的无人机的装机要求。

随着低空空域的逐步开放，通用航空迅速发展，同时也对ADS-B终端设备提出了更进一步的要求，设备低功耗、微小型化、轻型化是ADS-B机载终端的发展趋势，因此，专用芯片是解决通航领域对ADS-B设备微小型化需求的最佳途径。

【发明内容】

本发明的目的在于提供一种基于DSP核的ADS-B系统级SOC芯片架构，用以解决完现有技术完全依赖高性能小封装元器件并且产品的小型化程度无法满足通航飞机的问题。

为实现上述目的，实施本发明的基于DSP核的ADS-B系统级SOC芯片包括DSP核心处理器、可复用IP核、AMBA总线架构及自定义IP内核，其中DSP核心处理器与可复用IP核用以搭建DSP系统环境，可复用IP核包括JTAG调试链、ADC模块、DAC模块及内存控制器模块；而AMBA总线架构主要用于连接系统内部各模块，包括AHB、APB总线及相应总线控制模块；自定义IP内核用于实现芯片核心功能，包括数据采集、数据流控制及协议解析功能。

较佳地，DSP核心处理器为32位MIPS指令集架构的高性能处理器，其内部功能主要包括实现芯片总体工作模式按键采样配置、实现ADS-B原始数据进行正向解析和逆向变换及数据滤波算法以及内部各模块工作状态配置。

较佳地，JTAG调试链用于JTAG调试及编程下载，ADC模块用于完成A/D转换，DAC模块用于完成D/A转换，内存控制器用于片内存储设备Flash，RAM的存储访问。

较佳地，可复用IP核还包括：AHB总线控制模块：用于控制及协调AHB总线上模块间的通信；AHB/APB总线桥：用于AHB总线及APB总线的匹配与协调；并行输入/输出：用于完成按键值输入和工作状态输出；WDT：用于防止芯片出现意外状况时程序出现死锁现象；WiFi模块：用于完成WiFi传输；USB设备：用于完成USB通信；定时/计数器：用于系统定时或程序计数；串口控制器：用于串口通信；中断控制器：用于处理系统内部及外部中断请求。

较佳地，AHB总线(Advanced High-performance Bus，AHB，高级高性能总线)用于连接高性能、高时钟频率的系统模块，包括DSP核心处理器及内存控制器，而APB总线(Advanced Peripheral Bus，APB，高级外设总线)用于连接外围低速设备，包括串口、WDT及中断。

较佳地，自定义IP内核主要包括1090ES接口模块、数据编解码模块、数据流控制模块、GNSS接口模块、自定义I/O口模块、系统配置寄存器组，其中1090ES接口模块负责接收外部1090ES检波信号经ADC模块采样之后的TTL电平信号，以及将内部生成的ADS-B消息报文送入DAC模块转换之后进行广播发射；信号编解码模块负责1090ES数据的正向解码和逆向组帧，其硬件模块主要包括上行链路解码模块、控制寄存器模块、ES数据产生模块及下行链路组帧模块。

较佳地，上行链路解码模块负责对接收到的1090ES消息报文进行解码，分析，生成包含飞机识别码、位置、高度等信息的周边空域飞机的ADS-B原始数据。

较佳地，下行链路组帧模块负责将包含经度、纬度、速度、高度等信息的本机ADS-B原始数据合并组帧，形成DF18格式的，适合1090ES数据链传输的ADS-B消息报文。

较佳地，数据流控制模块主要负责控制芯片内部数据的流向，协助完成ADS-B数据收发与处理，包括控制寄存器模块、数据流控制状态机模块及数据流切换模块。

较佳地，数据流控制状态机模块：根据寄存器不同的配置字，改变数据流控制模块的工作状态，是数据流控制模块的核心部件，数据流切换模块由硬线连接实现，控制数据流流动方向。

与现有技术相比较，本发明采用综合化的IC集成技术，将便携式ADS-B系统设备中的基带控制模块和ADS-B协议处理模块等核心功能集成于单一芯片中，形成了具备监视信息广播与接收、导航数据处理、模式参数配置、显示控制等多功能的基于DSP核的专用ADS-B芯片架构，进一步提高了ADS-B系统的集成度，不仅有效减小了系统的体积与设计复杂度，节约了系统成本，降低了系统功耗，还便于ADS-B协议解析算法升级换代。本发明可广泛适用于轻型通航飞机、尤其是无人机、滑翔伞等机载环境以及机动式车载平台、地面塔台等地面环境，为通用航空提供有效、可靠的飞行态势监视，达到通用航空飞行器安全巡航和地面系统全天候监视的期望，满足先进通用航空发展需求。

【附图说明】

图1是基于DSP核的ADS-B芯片架构的总体架构图；

图2是DSP处理器内部软件实现流程图；

图3是信号编解码模块的结构示意图；

图4是数据流控制模块的结构示意图；

图5是ADS-B OUT功能状态下芯片内部数据流向图；

图6是ADS-B IN功能状态下芯片内部数据流向图。

【具体实施方式】

本发明所提出的基于DSP核的ADS-B芯片架构，总体架构如图1所示。该芯片架构采用的是基于DSP处理器的片上系统(SOC，System on a chip)解决方案，DSP是适用于SOC系统设计的32位MIPS指令集架构的处理器，是一款具有高度可配置性的高性能、低复杂度、低功耗的处理器。

基于DSP核的ADS-B芯片总体架构主要包括：DSP核心处理器、可复用IP核、AMBA总线架构及自定义IP内核，其中DSP核心处理器与可复用IP核用于搭建DSP系统环境，可复用IP核包括JTAG调试链、ADC模块、DAC模块、内存控制器等模块；AMBA总线架构主要用于连接系统内部各模块，包括AHB、APB总线及相应总线控制模块；自定义IP内核主要用于实现芯片核心功能，包括数据采集、数据流控制、协议解析等。

其中DSP核心处理器为32位MIPS指令集架构的高性能处理器，其内部功能主要包括：实现芯片总体工作模式按键采样配置、实现ADS-B原始数据进行正向解析和逆向变换及数据滤波算法以及内部各模块工作状态配置等，其内部软件实现流程如图2所示。DSP核心处理器上电后，完成内部的初始化功能，然后根据按键选择ADS-B IN或ADS-B OUT工作模式，并完成相应的全局参数配置。当处于ADS-B IN工作模式下，内部逻辑首先配置数据流控制模块和信号编解码模块，通过接口读取射频1090ES链路接收到的他机的ADS-B原始数据，进行CPR及数据解码，然后进行α-β-γ滤波，生成空域态势信息，经外部接口输出；当处于ADS-B OUT工作模式下，内部逻辑首先通过接口读取本机的态势信息，进行α-β-γ滤波，然后进行CPR及数据编码，配置数据流控制模块和信号编解码模块，生成ADS-B消息报文，经过外部接口送入射频1090ES链路向外发射。

可复用IP核是指已经设计好的并经过实际验证的具有特定功能的性能优化的一些电路功能模块，IP复用是指对系统中的某些模块直接使用已有的IP来实现，可以大大缩短芯片设计时间，减小设计风险，本芯片采用的可复用的IP核包括如下：

JTAG调试链：用于JTAG调试及编程下载；

AHB总线控制器：用于控制及协调AHB总线上模块间的通信；

AHB/APB总线桥，用于AHB总线及APB总线的匹配与协调

ADC模块：用于完成A/D转换；

DAC模块：用于完成D/A转换；

内存控制器：用于片内存储设备Flash，RAM的存储访问；

并行输入/输出：用于完成按键值输入和工作状态输出；

WDT：用于防止芯片出现意外状况时程序出现死锁现象；

WiFi模块：用于完成WiFi传输；

USB设备：用于完成USB通信；

定时/计数器：用于系统定时或程序计数；

串口控制器：用于串口通信；

中断控制器：用于处理系统内部及外部中断请求。

AMBA总线用以将片上系统各模块组织连接，高级微控制器总线架构(AMBA，Advanced Microcontroller Bus Architecture)是由ARM公司于1996年开发的用于ARM架构下系统芯片(SOC)设计中的一种总线架构，在超大规模集成电路设计中有着重要的作用。随着AMBA总线架构的优化及发展，它的应用逐渐超出了微控制器的范畴，如今在专用集成电路(ASIC)以及系统芯片设计项目中也得到广泛应用。本发明中采用AMBA总线中的两类总线类型连接系统各模块，分别为如下。

AHB总线(Advanced High-performance Bus，AHB，高级高性能总线)用于连接高性能、高时钟频率的系统模块，例如DSP处理器、内存控制器等。

APB总线(Advanced Peripheral Bus，APB，高级外设总线)用于连接外围低速设备，例如串口、WDT、中断等。

自定义IP内核主要包括1090ES接口模块、数据编解码模块、数据流控制模块、GNSS接口模块、自定义I/O口模块、系统配置寄存器组。

1090ES接口模块：主要负责接收外部1090ES检波信号经ADC模块采样之后的TTL电平信号，以及将内部生成的ADS-B消息报文送入DAC模块转换之后进行广播发射。

信号编解码模块主要负责1090ES数据的正向解码和逆向组帧，其硬件模块主要包括上行链路解码模块、控制寄存器模块、ES产生模块及下行链路组帧模块，信号编解码模块的结构可参图3所示。

其中，信号编解码模块内部各功能模块简述如下：

(1)上行链路解码模块：主要负责对接收到的1090ES消息报文进行解码，分析，生成包含飞机识别码、位置、高度等信息的周边空域飞机的ADS-B原始数据。

(2)控制寄存器模块：CODEC_ctrl和CODEC_status寄存器置于系统控制寄存器组中，挂载在APB总线上，系统可以通过APB总线对CODEC_ctrl寄存器进行读写操作，从而配置及控制信号编解码模块；通过读取CODEC_status寄存器监控信号编解码模块的工作状态。

(3)ES产生模块：用于产生ES报文单元

(4)下行链路组帧模块：主要负责将包含经度、纬度、速度、高度等信息的本机ADS-B原始数据合并组帧，形成DF18格式的，适合1090ES数据链传输的ADS-B消息报文。

数据流控制模块主要负责控制芯片内部数据的流向，协助完成ADS-B数据收发与处理，主要包括控制寄存器模块、数据流控制状态机模块及数据流切换模块。数据流控制模块的结构可参图4所示。

以下对数据流控制模块内部各功能模块介绍如下：

(1)控制寄存器模块：DSC_ctrl和DSC_status寄存器置于系统控制寄存器组中，挂载在APB总线上，系统可以通过APB总线对DSC_ctrl寄存器进行读写操作，从而配置及控制数据流控制模块；通过读取DSC_status寄存器监控信号编解码模块的工作状态。

(2)数据流控制状态机模块：根据寄存器不同的配置字，改变数据流控制模块的工作状态，是数据流控制模块的核心部件

(3)数据流切换模块：由硬线连接实现，控制数据流流向方向。

GNSS接口模块主要负责接收外部GNSS模块提供的包含本机经度、纬度、速度、时间、高度等内容的GNSS导航信息。

用户自定义I/O模块采用IP复用技术实现的I/O接口，用于实现本机气压高度信息采集。

当DSP处理器采样按键值配置芯片工作于ADS-B OUT功能状态时，外部GNSS模块接收到GNSS数据(本机经度、纬度、速度、时间、高度等导航信息)经GNSS接口模块流入，外部气压高度模块获取的本机气压高度信息经自定义I/O接口流入，DSP处理器通过配置数据流控制模块的工作状态，读取本机飞行态势信息并启动内部协议编码、数据滤波算法，生成包含本机地址、飞行识别码、位置、状态、高度、航向等飞行信息的ADS-B原始数据，然后将其送入信号编解码模块，配置启动ES产生模块和下行链路组帧模块，对ADS-B原始数据进行编码，组帧，合成适合1090ES数据链传输的ADS-B消息报文，由1090ES接口模块送出，经过DAC模块送至外部1090ES发射模块进行广播发射，内部数据流向简图如图5所示。

当DSP处理器采样按键值配置芯片工作于ADS-B IN功能状态时，外部接收模块接收到的周围飞机的1090ES检波信号经过ADC模块进行A/D采样，经1090ES接口模块流入，DSP处理器通过配置数据流控制模块的工作状态，将数据送入信号编解码模块，然后配置启动上行链路解码模块进行信号解码，生成其他机ADS-B原始数据，DSP处理器读取他机ADS-B原始数据并启动内部协议解析、数据滤波算法，生成周围飞机的飞行态势信息，与本机的经度、纬度、高度等导航信息组帧成CAT021报文一起送到外设USB接口或WiFi传输模块输出至外部监视终端，内部数据流向简图如图6所示。

除此之外，为了提高能量利用率，减少芯片外围电路，同时降低芯片功耗，在芯片内部架构中还包括了电源管理&复位模块和时钟管理模块，可以给内部各模块或外部模块提供电源，并使芯片内部各个模块工作在不同的工作频率。

相对于传统的基于分离式器件的ADS-B系统设备，本发明所提出的基于DSP核的ADS-B芯片架构，采用DSP核作为系统核心处理器的专用芯片设计替代了分布式PCB布线的设计模式，使得系统的ADS-B功能更加高效、专用，芯片结构相对于传统的分离式器件ADS-B系统而言，处理速度更快、系统集成度更高、体积更小、重量更轻、功耗更低，同时保证了ADS-B协议解析、协议编码算法的升级换代能力。用户可以很方便的在芯片的基础上开发出相应的ADS-B微小型化产品，为ADS-B技术的应用提供了更为广阔的发展空间。

与现有技术相比较，本发明为航电设备上的AFDX总线设备和RS422、A429总线设备之间提供数据转换的接口，可以根据用户需要，将指定数据在AFDX与RS422、A429协议之间进行转换，做到对各种协议数据产生及时有效的响应，并通过配置表中指定的路由进行转发。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种基于DSP核的ADS-B系统级芯片架构，包括DSP核心处理器、控制寄存器模块、可复用IP核、AMBA总线架构及自定义IP内核，其中DSP核心处理器与可复用IP核用以搭建DSP系统环境，可复用IP核包括JTAG调试链、ADC模块、DAC模块及内存控制器模块；而AMBA总线架构主要用于连接系统内部各模块，包括AHB、APB总线及相应总线控制模块；自定义IP内核用于实现芯片核心功能，包括数据采集、数据流控制及协议解析功能，包含1090ES接口模块、数据流控制模块和信号编解码模块；

其特征在于：控制寄存器模块包含DSC_ctrl寄存器和DSC_status寄存器；

DSP核心处理器上电后，完成内部的初始化功能，然后根据按键选择ADS-B IN或ADS-BOUT工作模式，对DSC_ctrl寄存器进行读写操作，从而配置及控制数据流控制模块；通过读取DSC_status寄存器监控信号编解码模块的工作状态；当处于ADS-B IN工作模式下，DSP核心处理器内部逻辑首先配置数据流控制模块将读取的射频1090ES链路接收到的他机的ADS-B原始数据送入信号编解码模块，再配置信号编解码模块进行CPR及数据解码，然后DSP核心处理器进行α-β-γ滤波，生成空域态势信息，经外部接口输出；当处于ADS-B OUT工作模式下，DSP核心处理器内部逻辑首先通过接口读取本机的态势信息，进行α-β-γ滤波，然后配置信号编解码模块进行CPR及数据编码，再配置数据流控制模块将生成ADS-B消息报文，经过外部接口送入射频1090ES链路向外发射。

2.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：所述DSP核心处理器为32位MIPS指令集架构的高性能处理器，其内部功能主要包括实现芯片总体工作模式按键采样配置、实现ADS-B原始数据进行正向解析和逆向变换及数据滤波算法以及内部各模块工作状态配置。

3.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：JTAG调试链用于JTAG调试及编程下载，ADC模块用于完成A/D转换，DAC模块用于完成D/A转换，内存控制器用于片内存储设备Flash，RAM的存储访问。

4.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：可复用IP核还包括：AHB总线控制模块：用于控制及协调AHB总线上模块间的通信；AHB/APB总线桥：用于AHB总线及APB总线的匹配与协调；并行输入/输出：用于完成按键值输入和工作状态输出；WDT：用于防止芯片出现意外状况时程序出现死锁现象；WiFi模块：用于完成WiFi传输；USB设备：用于完成USB通信；定时/计数器：用于系统定时或程序计数；串口控制器：用于串口通信；中断控制器：用于处理系统内部及外部中断请求。

5.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：AHB总线用于连接高性能、高时钟频率的系统模块，包括DSP核心处理器及内存控制器，而APB总线用于连接外围低速设备，包括串口、WDT及中断。

6.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：信号编解码模块负责1090ES数据的正向解码和逆向组帧，其硬件模块主要包括上行链路解码模块、ES产生模块及下行链路组帧模块。

7.如权利要求6所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：上行链路解码模块负责对接收到的1090ES消息报文进行解码，分析，生成包含飞机识别码、位置、高度等信息的周边空域飞机的ADS-B原始数据。

8.如权利要求6所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：下行链路组帧模块负责将包含经度、纬度、速度、高度等信息的本机ADS-B原始数据合并组帧，形成DF18格式的，适合1090ES数据链传输的ADS-B消息报文。

9.如权利要求1所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：数据流控制模块主要负责控制芯片内部数据的流向，协助完成ADS-B数据收发与处理，包括数据流控制状态机模块及数据流切换模块。

10.如权利要求9所述的基于DSP核的ADS-B系统级芯片架构，其特征在于：数据流控制状态机模块用于根据寄存器不同的配置字，改变数据流控制模块的工作状态，数据流切换模块由硬线连接实现，控制数据流流向方向。

Images