CN103279776A - 一种适用于二维条码解码芯片的芯片架构 - Google Patents
一种适用于二维条码解码芯片的芯片架构 Download PDFInfo
- Publication number
- CN103279776A CN103279776A CN2013101623185A CN201310162318A CN103279776A CN 103279776 A CN103279776 A CN 103279776A CN 2013101623185 A CN2013101623185 A CN 2013101623185A CN 201310162318 A CN201310162318 A CN 201310162318A CN 103279776 A CN103279776 A CN 103279776A
- Authority
- CN
- China
- Prior art keywords
- module
- chip
- data
- bus
- bar code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000003860 storage Methods 0.000 claims description 8
- 238000004321 preservation Methods 0.000 claims description 5
- 238000013481 data capture Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000005284 excitation Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000008520 organization Effects 0.000 claims description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 10
- 238000011161 development Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000008358 core component Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及一种适用于二维条码解码芯片的芯片架构，其包括：GRLIB库：用于搭建基于Leon3处理器的片上系统，包括以下模块，Leon3处理器、JTAG调试链、调试支持单元、AHB总线控制器、内存控制器、SVGA控制器、AHB/APB总线桥、中断控制器、定时/计数器、串口控制器、通用输入/输出设备；AMBA总线架构：用于连接及组织芯片内部各模块；自定义IP内核：包括以下模块，摄像头接口模块、数据流控制模块、QR码解码模块、系统配置寄存器组。本发明旨在设计专用于二维条码的解码芯片架构，通过专用的硬件模块采集图像数据，进行图像处理及解码运算，从而提高处理速度、提高系统集成度、降低系统功耗及研发成本。
Description
技术领域
本发明涉及条码识别技术领域，尤其涉及一种适用于二维条码的解码芯片架构。
背景技术
条码识别技术是在计算机应用和实践中产生并发展起来的一种经济实用的自动化识别技术。条码识别技术因其输入速度快、准确度高、技术成本低、可靠性强等特点，广泛应用于物流、运输、电子商务、邮政、图书管理等领域。随着物联网产业的发展，条码识别技术作为物联网基础技术之一，势必在物联网的应用中继续发挥重大的作用。
目前主流的条码识别技术主要包括一维条码（或称条形码）及二维条码。传统的条形码，通过宽度记录数据，而其长度则没有记载数据，存储的数据量少且缺少“容错机制”。
二维条码(2-Dimensional Bar Code)识别技术是在条形码基础上扩展的一种可读性条码识别技术。二维条码识别技术，在条形码识别技术的基础上，利用黑白图形矩阵表示二进制数据，通过相应的编码技术组成二维的矩阵图案，用户可以使用扫描设备扫描图案并解码获取其存储的信息。相对于传统的条形码识别技术，二维条码技术是条码识别技术发展史上的又一里程碑，在技术方面，二维条码译码可靠性更高，信息纠错能力更强，且可引入加密机制提高保密性；在应用方面，二维条码应用范围更广，信息存储容量更大，能够存储多种语言文字、图像声音等信息。
目前，二维条码技术的应用主要有两种，一是软件解码应用、一是终端解码应用。软件解码广泛应用于移动应用，使用者可以使用软件对二维条码进行解码，从而获得条码信息；终端解码广泛应用于物流、运输、票务等领域，使用者通过使用二维条码解码终端对二维条码进行解码及数据通信，例如市面上常见的物流数据采集器、抄表设备、检票机、PDA等。
传统的二维条码解码终端采用的是基于嵌入式平台的软件解码方案，使用ARM或DSP搭建嵌入式平台，通过采集摄像模块的图像数据，利用软件进行图像处理及解码运算，通过串口或者USB口输出解码数据。该解决方案研发难度低，研发周期短。然而，该解决方案受限于处理器运算性能及软件算法优化程度，处理速度慢、系统功耗高、集成度低及生产成本高。在二维条码应用越来越广泛的大背景下，传统的软件解码方案显然满足不了二维条码发展的需求，限制了二维条码技术的发展。
基于上述原因，针对现有技术的不足，采取基于大规模集成电路的硬件解码方式是二维条码解码终端的发展方向。集成电路(IC, Integrated Circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。亟需通过设计专用于二维条码解码的集成电路（即芯片），以便提高处理速度、提高系统集成度、降低系统功耗及降低成本，使得二维条码解码过程能快速、顺利地进行，使二维条码识别技术能得到更广泛的应用。
发明内容
本发明所要解决的技术问题是，提供一种处理速度快、系统功耗低、集成度高及生产成本低的适用于二维条码解码的芯片架构。
为解决上述技术问题，本发明采用的技术方案是：一种适用于二维条码解码芯片的芯片架构，其包括：
GRLIB库：用于搭建基于Leon3处理器的片上系统，包括以下模块，Leon3处理器、JTAG调试链、调试支持单元、AHB总线控制器、内存控制器、SVGA控制器、AHB/APB总线桥、中断控制器、定时/计数器、串口控制器、通用输入/输出设备；
AMBA总线架构：用于连接及组织芯片内部各模块；
自定义IP内核：包括以下模块，摄像头接口模块、数据流控制模块、QR码解码模块、系统配置寄存器组。
摄像头接口模块主要负责图像的预览及图像数据的保存，其主要包括：I2C摄像头配置模块、LED辅助光源模块、控制寄存器模块、图像数据捕获模块、图像数据整合模块、VGA控制模块及SDRAM控制模块。
I2C摄像头配置模块：主要负责对摄像头进行参数配置，包括分辨率、帧频、白平衡、曝光补偿及数据输出格式；
LED辅助光源模块：通过GPIO口驱动外围LED电路作为辅助光源，以测试及调试光照效果；
控制寄存器模块：用于配置及控制摄像头接口模块，包括cam_ctrl, KEY, SW三组寄存器，Cam_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统通过APB总线对寄存器进行读写操作，从而配置及控制摄像头接口模块；
摄像头数据捕获模块：根据摄像头的像素时钟、行同步、场同步信号的激励，采样图像数据，并产生行计数值与场计数值用于后级图像数据整合；
摄像头数据整合模块：根据预设的摄像头数据输出格式，整合图像数据，特别是重组RGB数据，供给后级的SDRAM控制模块存储及VGA显示模块显示预览；
VGA显示模块：用于读取图像数据，并推送至VGA显示预览，外围电路使用AD7123芯片作为DA转换芯片；
SDRAM控制模块：主要负责把图像数据保存至SDRAM中预设的存储空间，并接收VGA显示模块的请求从SDRAM中读取图像至VGA显示模块，读写操作按照SDRAM的读写时序交替进行。
数据流控制模块内部主要由三部分组成：控制寄存器模块、数据流控制状态机模块、数据流切换模块。
控制寄存器模块：包括dsc_ctrl及key寄存器，dsc_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统通过APB总线对寄存器进行读写操作，从而监控DSC的工作状态并接收IRQ信号；key寄存器置于数据流控制模块内部，主要采样外部按键值，数据流控制模块状态机根据外部按键值的变化，改变工作状态；
数据流控制状态机模块：根据系统设定及用户输入，改变数据流控制模块的工作状态；
数据流切换模块：由硬线连接实现，通过SW控制位控制数据流流向方向。
该芯片架构独特的一体化设计，集成了图像采集、预览显示、图像处理及解码输出功能。芯片内部采用片上系统(SoC, System on a Chip)解决方案，中央处理器采用了由欧洲航天局主持开发的32位开源微处理器Leon3，内部总线采用ARM公司推出的AMBA(Advanced Microcontroller Bus Architecture)总线规范2.0版，内部采用了由欧洲航天局旗下Gaisler Research公司提供的GRLIB库的部分IP核搭建Leon3基本系统， 并根据芯片功能设计相关的IP核作为系统的核心部件。
本发明还提出了内部摄像头接口模块的设计。图像数据的采集与处理是二维条码解码芯片的主要功能之一，解码芯片内部的摄像头接口模块(CIF, Camera Interface)主要负责图像的预览及图像数据的保存，其中包括：摄像头参数配置、LED辅助光源控制、图像数据采集与整合、VGA预览显示及图像数据保存。通过对图像数据进行预览、补光及存储，为后级图像处理与解码提供光照均匀、清晰的二维条码图像。
本发明另提出了内部数据流控制器的设计。图像数据采集与处理是二维条码解码芯片的主要功能之一，解码芯片内部的数据流控制模块(DSC, Data Stream Controller)正是控制系统内部图像数据的流向，从而协助系统完成图像数据的采集及处理。
附图说明
图1为本发明的适用于二维条码解码芯片的芯片架构的总体架构图；
图2为摄像头接口模块的结构图；
图3为数据流控制模块的结构图；
图4为二维条码解码芯片内部数据流向图。
具体实施方式
下面结合具体实施例对本发明作进一步的说明。
本发明所提出的是基于Leon3的适用于二维条码解码芯片的芯片架构，总体架构如图1所示。该芯片架构采用的是基于Leon3处理器的片上系统(SoC, System on a Chip)解决方案，Leon3是由欧洲航天局主持开发的，适用于嵌入式系统或SoC系统设计的32位SPARC V8指令集架构的处理器，是一款具有高度可配置性的高性能、低复杂度、低功耗的处理器。
二维条码解码芯片总体架构主要包括三部分：GRLIB库、AMBA总线架构、自定义IP内核。GRLIB库主要用于搭建Leon3系统环境，包括核心处理器Leon3、调试单元、内存管理控制等模块；AMBA总线架构主要用于连接系统内部各模块，包括AHB、APB总线及相应总线控制模块；自定义IP内核主要用于实现芯片核心功能，包括图像数据采集、数据流控制、QR解码等。
GRLIB库
GRLIB IP库是Gasiler Research公司专门为片上系统(SoC, System on a Chip)级的应用而开发的一系列整合的可重用的IP核，可以用于搭建Leon3系统。本芯片采用的GRLIB IP核如下所示：
LEON3S：Leon3处理器，32位SPARC V8架构的高性能处理器
DSU3：调试支持单元，用于系统调试
AHBJTAG：JTAG调试链，用于JTAG调试及编程下载
AHBCTRL：AHB总线控制器，用于控制及协调AHB总线上模块间的通信
SVGACTRL：SVGA控制器，用于驱动VGA显示设备
APBCTRL：AHB/APB总线桥，用于AHB总线及APB总线的匹配与协调
MCTRL：内存控制器，用于对外部存储设备Flash，SDRAM的存储访问
APBUART：串口控制器，用于串口通信
IRQMP：中断控制器，用于处理系统内部及外部中断请求
GPTIMER：定时/计数器，用于系统定时或程序计数
GRGPIO：通用输入输出设备，用于驱动外部端口或读取外部数据
AMBA总线
片上系统各模块通过AMBA总线组织连接。高级微控制器总线架构(AMBA, Advanced Microcontroller Bus Architecture)是用于ARM架构下系统芯片（SoC）设计中的一种总线架构，由ARM公司于1996年开发，在超大规模集成电路设计中有着重要的作用。随着AMBA总线架构的优化及发展，它的应用逐渐超出了微控制器的范畴，如今在专用集成电路（ASIC）以及系统芯片设计项目中也得到广泛应用。本设计中采用AMBA总线中的两类总线类型连接系统各模块。
（1）、AHB总线：高级高性能总线(AHB, Advanced High-performance Bus)用于连接高性能、高时钟频率的系统模块，例如微处理器、内存控制器、调试支持单元等。
（2）、APB总线：高级外设总线(APB, Advanced Peripheral Bus)，用于连接外围低速设备，例如串口、GPIO等。
自定义IP内核
自定义IP内核主要包括摄像头接口模块(CIF, Camera Interface)、数据流控制模块(DSC, Data Stream Controller)、QR码解码模块(QR Decode Unit)及系统配置寄存器组(System Register Set)。
摄像头接口模块(CIF, Camera Interface)：模块主要负责图像的预览及图像数据的保存，其硬件模块主要包括：I2C摄像头配置模块(I2C Sensor Configuration)、LED辅助光源模块(LED Driver)、控制寄存器模块(Register Set)、图像数据捕获模块(Camera Data Capture)、图像数据整合模块(Camera Data Assemble)、VGA控制模块(VGA Controller)及SDRAM控制模块(SDRAM Controller)。摄像头接口模块结构图如图2所示。
其中，内部各功能模块简述如下：
（1）、I2C摄像头配置模块：主要负责对摄像头进行参数配置，例如分辨率、帧频、白平衡、曝光补偿、数据输出格式等。
（2）、LED辅助光源模块：通过8个GPIO口驱动外围LED电路作为辅助光源，以测试及调试最佳的光照效果。
（3）、控制寄存器模块：用于配置及控制Camera Interface模块，包括cam_ctrl, KEY, SW三组寄存器，各为32位宽。Cam_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统可以通过APB总线对寄存器进行读写操作，从而配置及控制Camera Interface模块。
（4）、摄像头数据捕获模块：根据摄像头的像素时钟、行同步、场同步信号的激励，采样图像数据，并产生行计数值与场计数值用于后级图像数据整合。
（5）、摄像头数据整合模块：根据预设的摄像头数据输出格式，整合图像数据，特别是重组RGB数据，供给后级的SDRAM控制模块存储及VGA显示模块显示预览。
（6）、VGA显示模块：用于读取图像数据，并推送至VGA显示预览。外围电路使用AD7123芯片作为DA转换芯片。
（7）、SDRAM控制模块：作为Camera Interface的核心模块，主要负责把图像数据保存至SDRAM中预设的存储空间，并接收VGA显示模块的请求从SDRAM中读取图像至VGA显示模块，读写操作按照SDRAM的读写时序交替进行。
数据流控制模块(DSC，Data Stream Controller)：图像数据采集与处理是二维条码解码芯片的主要功能之一。解码芯片内部的数据流控制模块正是控制系统内部图像数据的流向，从而协助系统完成图像数据的采集及处理。
二维条码解码芯片内部图像数据流向简图如图4所示。系统主要从摄像头接口模块中采集图像数据，并根据用户输入，对图像数据进行处理并解码，完成二维条码解码功能。而数据流控制模块主要负责控制图像数据从摄像头接口模块至SDRAM或者从SDRAM至Leon3系统。
当系统处于图像预览状态时，Leon3处于Power Down模式，不对SDRAM进行任何读写操作，此时在DSC控制下，Camera Interface与SDRAM之间的数据通路连通，如图4数据通路1所示，从而实现图像的保存及显示；当用户需要拍照解码时，DSC接收外部按键下降沿信号，从而截断图像数据流，此时在DSC控制下，Leon3系统与SDRAM之间的数据通路连通，如图4数据通路2所示，并由DSC向Leon3系统引起中断，Leon3受理中断后从Power Down模式转回正常工作模式，对图像进行处理并解码。
DSC模块通过硬件描述语言设计实现，其硬件模块设计如附图3所示, DSC模块内部主要由三部分组成：控制寄存器模块、数据流控制状态机模块、数据流切换模块。
（1）控制寄存器：包括dsc_ctrl及key寄存器。dsc_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统可以通过APB总线对寄存器进行读写操作，从而监控DSC的工作状态并接收IRQ信号；key寄存器置于DSC内部，主要采样外部按键值，DSC状态机根据外部按键值的变化，改变工作状态。
（2）数据流控制状态机模块：根据系统设定及用户输入，改变DSC的工作状态，是DSC模块的核心部件。
（3）数据流切换模块：由硬线连接实现，通过SW控制位控制数据流流向方向，例如从Camera流向SDRAM或者从SDRAM流向LEON。
相对于传统的基于嵌入式平台的软件解码方案，本发明所提出的基于Leon3的二维条码解码芯片架构，通过搭建Leon3处理器系统，设计相关模块，使得二维条码解码更高速高效。芯片结构相对于传统的嵌入式平台方案而言，处理速度更快、系统集成度更高、功耗更低、成本更低。用户可以很方便地嵌入到自身的二维条码解码终端产品中，例如数据采集器、检票机、PDA等，为条码技术的应用提供了更为广阔的发展空间。
以上参照附图说明了本发明的各种优选实施案例，但是只要不背离本发明的实质和范围，本领域的技术人员可以对其进行各种形式上的修改和变更，都属于本发明的保护范围。
Claims (5)
1.一种适用于二维条码解码芯片的芯片架构，其包括：
GRLIB库：用于搭建基于Leon3处理器的片上系统，包括以下模块，Leon3处理器、JTAG调试链、调试支持单元、AHB总线控制器、内存控制器、SVGA控制器、AHB/APB总线桥、中断控制器、定时/计数器、串口控制器、通用输入/输出设备；
AMBA总线架构：用于连接及组织芯片内部各模块；
自定义IP内核：包括以下模块，摄像头接口模块、数据流控制模块、QR码解码模块、系统配置寄存器组。
2.根据权利要求1所述的适用于二维条码解码芯片的芯片架构，其特征在于，摄像头接口模块主要负责图像的预览及图像数据的保存，其主要包括：I2C摄像头配置模块、LED辅助光源模块、控制寄存器模块、图像数据捕获模块、图像数据整合模块、VGA控制模块及SDRAM控制模块。
3.根据权利要求2所述的适用于二维条码解码芯片的芯片架构，其特征在于，
I2C摄像头配置模块：主要通过I2C接口对摄像头进行参数配置，包括分辨率、帧频、白平衡、曝光补偿及数据输出格式等；
LED辅助光源模块：通过通用输出接口驱动外围LED电路作为辅助光源，以调整及改善图像光照效果；
控制寄存器模块：用于配置及控制摄像头接口模块，包括cam_ctrl, KEY, SW三组寄存器，Cam_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统通过APB总线对寄存器进行读写操作，从而配置及控制摄像头接口模块；
摄像头数据捕获模块：根据摄像头的像素时钟、行同步、场同步信号的激励，采样图像数据，并产生行计数值与场计数值用于后级图像数据整合；
摄像头数据整合模块：根据预设的摄像头数据输出格式，整合图像数据，特别是重组RGB数据，供给后级的SDRAM控制模块存储及VGA显示模块显示预览；
VGA控制模块：用于读取图像数据，并推送至VGA显示预览，外围电路使用AD7123芯片作为DAC转换芯片；
SDRAM控制模块：主要负责把图像数据保存至SDRAM中预设的存储空间，并接收VGA显示模块的请求从SDRAM中读取图像至VGA显示模块，读写操作按照SDRAM的读写时序交替进行。
4.根据权利要求1所述的适用于二维条码解码芯片的芯片架构，其特征在于，数据流控制模块内部主要由三部分组成：控制寄存器模块、数据流控制状态机模块、数据流切换模块。
5.根据权利要求4所述的适用于二维条码解码芯片的芯片架构，其特征在于，控制寄存器模块：包括dsc_ctrl及key寄存器，dsc_ctrl寄存器置于系统控制寄存器组中，挂载在APB总线上，系统通过APB总线对寄存器进行读写操作，从而监控DSC的工作状态并接收IRQ信号；key寄存器置于数据流控制模块内部，主要采样外部按键值，数据流控制模块状态机根据外部按键值的变化，改变工作状态；
数据流控制状态机模块：根据系统设定及用户输入，改变数据流控制模块的工作状态；
数据流切换模块：由硬线连接实现，通过SW控制位控制数据流流向方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310162318.5A CN103279776B (zh) | 2013-05-06 | 2013-05-06 | 一种适用于二维条码解码芯片的芯片架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310162318.5A CN103279776B (zh) | 2013-05-06 | 2013-05-06 | 一种适用于二维条码解码芯片的芯片架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103279776A true CN103279776A (zh) | 2013-09-04 |
| CN103279776B CN103279776B (zh) | 2016-06-22 |
Family
ID=49062288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310162318.5A Expired - Fee Related CN103279776B (zh) | 2013-05-06 | 2013-05-06 | 一种适用于二维条码解码芯片的芯片架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103279776B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105138941A (zh) * | 2015-08-24 | 2015-12-09 | 北京慧眼智行科技有限公司 | 一种动态配置解码参数的图像识读方法及装置 |
| CN106127093A (zh) * | 2016-06-17 | 2016-11-16 | 广州中大微电子有限公司 | 一种二维码识别芯片及其实现方法 |
| CN106599752A (zh) * | 2016-12-26 | 2017-04-26 | 苏州斯普锐智能系统有限公司 | 一种条码扫描设备及其硬件解码芯片及解码方法 |
| CN109932963A (zh) * | 2019-01-29 | 2019-06-25 | 中国航空无线电电子研究所 | 基于dsp核的ads-b系统级芯片架构 |
| CN113868070A (zh) * | 2021-09-23 | 2021-12-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种sd卡控制器调试方法、系统、存储介质及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101504716A (zh) * | 2009-03-13 | 2009-08-12 | 重庆大学 | 基于现场可编程门阵列的qr二维条码识别方法及系统 |
| CN201946008U (zh) * | 2010-06-01 | 2011-08-24 | 福建新大陆电脑股份有限公司 | 矩阵式二维条码解码芯片 |
| US20110290878A1 (en) * | 2010-06-01 | 2011-12-01 | Fujian Newland Computer Co., Ltd. | Matrix-type two-dimensional barcode decoding chip and decoding method thereof |
| CN102710890A (zh) * | 2012-04-06 | 2012-10-03 | 东莞中山大学研究院 | 双ahb总线的视频处理片上系统 |
-
2013
- 2013-05-06 CN CN201310162318.5A patent/CN103279776B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101504716A (zh) * | 2009-03-13 | 2009-08-12 | 重庆大学 | 基于现场可编程门阵列的qr二维条码识别方法及系统 |
| CN201946008U (zh) * | 2010-06-01 | 2011-08-24 | 福建新大陆电脑股份有限公司 | 矩阵式二维条码解码芯片 |
| US20110290878A1 (en) * | 2010-06-01 | 2011-12-01 | Fujian Newland Computer Co., Ltd. | Matrix-type two-dimensional barcode decoding chip and decoding method thereof |
| CN102710890A (zh) * | 2012-04-06 | 2012-10-03 | 东莞中山大学研究院 | 双ahb总线的视频处理片上系统 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105138941A (zh) * | 2015-08-24 | 2015-12-09 | 北京慧眼智行科技有限公司 | 一种动态配置解码参数的图像识读方法及装置 |
| CN106127093A (zh) * | 2016-06-17 | 2016-11-16 | 广州中大微电子有限公司 | 一种二维码识别芯片及其实现方法 |
| CN106599752A (zh) * | 2016-12-26 | 2017-04-26 | 苏州斯普锐智能系统有限公司 | 一种条码扫描设备及其硬件解码芯片及解码方法 |
| CN109932963A (zh) * | 2019-01-29 | 2019-06-25 | 中国航空无线电电子研究所 | 基于dsp核的ads-b系统级芯片架构 |
| CN109932963B (zh) * | 2019-01-29 | 2022-03-08 | 中国航空无线电电子研究所 | 基于dsp核的ads-b系统级芯片架构 |
| CN113868070A (zh) * | 2021-09-23 | 2021-12-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种sd卡控制器调试方法、系统、存储介质及设备 |
| CN113868070B (zh) * | 2021-09-23 | 2023-08-25 | 山东云海国创云计算装备产业创新中心有限公司 | 一种sd卡控制器调试方法、系统、存储介质及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103279776B (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103279776A (zh) | 一种适用于二维条码解码芯片的芯片架构 | |
| CN101933005B (zh) | 外围模块寄存器访问方法和装置 | |
| CN103699861B (zh) | 具有多个成像组件的编码信息读取终端 | |
| US9747245B2 (en) | Method, apparatus and system for integrating devices in a root complex | |
| CN101504716B (zh) | 基于现场可编程门阵列的qr二维条码识别方法及系统 | |
| CN109213706A (zh) | 用于访问作为存储器的存储设备的系统和方法 | |
| CN109388595A (zh) | 高带宽存储器系统以及逻辑管芯 | |
| CN107408032A (zh) | 互连中的伪随机比特序列 | |
| CN106575249A (zh) | 针对片上系统(soc)和系统的低功率调试架构 | |
| CN105208275B (zh) | 一种支持流数据片内实时处理的系统 | |
| CN106034199A (zh) | 一种模拟数据源的图像采集装置和方法 | |
| CN102831373B (zh) | 多级联编码的数据输出方法 | |
| CN202517853U (zh) | 一种内置于打印机的标签打印转换装置 | |
| Zhang et al. | Research of real-time image acquisition system based on ARM 7 for agricultural environmental monitoring | |
| CN105654004A (zh) | 智能选通条码解码的方法及芯片 | |
| CN108628693B (zh) | 处理器调试方法和系统 | |
| CN203038289U (zh) | 条码识读解码模块和手持电子装置 | |
| CN103955661A (zh) | 一种基于嵌入式系统的移动二维码采集终端 | |
| Ma et al. | Intelligent laboratory management system based on Internet of Things | |
| CN202650029U (zh) | 一种彩票识别系统 | |
| CN103324589A (zh) | Sd卡控制系统 | |
| CN101908130B (zh) | 基于条码解码芯片的便携式电子装置 | |
| CN104102892A (zh) | 一种二维码识别方法及装置 | |
| CN107423249A (zh) | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 | |
| CN209000029U (zh) | 一种图形条码扫描模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160622 Termination date: 20210506 |