CN114428664A - 一种硬件可配置的综合航电机载系统 - Google Patents

Abstract

本发明涉及一种硬件可配置的综合航电机载系统，属于航电机载系统领域，包括CPU、显卡模块、数据链模块、第一FPGA、第二FPGA、CPLD、物理引擎块、总线模块、ADS‑B接收模块、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块和电源模块；其中，显卡模块、第一FPGA、第二FPGA、物理引擎块、CPLD、总线模块、电源模块分别与CPU连接，所述ADS‑B、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块分别与第二FPGA连接。本发明可复用性强，满足了未来航空电力电子复杂性要求，安全性高，实时度高，提供安全监测功能。

Description

一种硬件可配置的综合航电机载系统

技术领域

本发明属于航电机载系统领域，涉及一种硬件可配置的综合航电机载系统。

背景技术

1965年，英特尔联合创始人戈登摩尔预言，集成电路中的器件数量每两年将翻一番。1965年，每芯片50个晶体管能提供最低的每晶体管成本。摩尔预言，到1970年每芯片晶体管数量将达1,000个且每晶体管成本将下降90％以上。摩尔后来把这一预言调整为数量每两年翻一番。这在从1975年到2012年的时间段里基本保持正确。(1)摩尔定律认为每个新的更小的工艺节点能提供更高密度、性能并降低功耗、成本。这一观点被称为“摩尔定律”，并在大约50年的时间里一直适用。摩尔定律原理是IC密度、性能和合理价格不断发展的驱动力。但是随着IC工艺节点达到28nm及以下，摩尔定律开始“失效”。在更小工艺节点上生产的器件不再能轻松降低功耗、成本并提高性能。在日益增长的计算需求和可编程逻辑计算密度之间出现了鸿沟。为满足航空航天新一代机载应用对提高计算密度、降低功耗水平的需求的迅猛增长，在保证航天机载系统可靠性和可维护性的基础上，急需一个新的物理航电架构系统引擎通过集成异构计算平台用以支持并加速航电系统专用、复杂的软件应用。

现有航电机载系统架构包括应用层、操作系统层和模块支持层，应用层位于三层结构最顶层，包括与飞机任务和功能相关的各种软件，与硬件系统无关。该层实现飞机的各种作战和飞行任务，如火控、导航、人机交互等。操作系统层为三层软件结构的中间层，为各种应用软件提供执行平台，与飞机任务及系统硬件皆无关。该层进行机载资源的管理，按照优先级对各种任务进行调度和切换。一般由实时操作系统支撑，能在各种复杂的情况下支持系统的实时处理。模块支持层为三层软件结构的最底层，包括软件中与硬件相关的部分，与飞机任务无关。模块支持层包含硬件的详细情况，并为操作系统层提供对底层资源访问的固定接口。模块支持层利用确定的元器件组合进行数字前端解决方案的实现，大多通过固定的LUT和加法器实现计算单元(如乘法器)，构建DSP功能、FIR滤波器和FFT。该现有技术不能在一个硬件平台上提供多个不同操作系统下的服务。另外，也无法完全隔离各个应用程序间的软件错误，为飞行带来安全隐患。

在《虚拟化技术在综合化航电系统中的应用》一文中，作者提出了基于硬件虚拟化的分区操作系统，采用泛虚拟化技术的虚拟机平台，支持应用程序不经修改即在虚拟机平台运行，可以避免大量现有应用的重新开发工作，且对航电系统硬件平台无过多要求。该虚拟化执行环境对处理器特权级分配、内存管理、设备访问都进行了对应调整。该现有技术中，虚拟化航电系统的前端设备驱动仅仅能对硬件平台进行访问请求，不具备硬件可配置功能。在资源不足的情况下，各个分区中的应用仍然基于公平性原则进行确定性硬件配置，不能按照优先级保证飞行器飞控系统、火控系统等分区必要功能的基本运行，缺少对飞行器可靠性和可维护性这两方面的设计。另外，由于缺少硬件可配置功能，当飞行器正常运行时，机载航电系统中会存在大量冗余、空闲的硬件资源，造成较大的空间资源和硬件浪费。

发明内容

有鉴于此，本发明的目的在于提供一种硬件可配置的综合航电机载系统，实现基于应用层优先级的硬件可配置资源分配。根据用户态下应用的优先级以及运行所需硬件资源，向虚拟控制器提出资源申请，再由虚拟控制器通过物理空间引擎系统对底层硬件中的物理引擎块进行电路编程，使物理引擎块转换为上层应用所需资源，最终实现自上而下的资源申请及再分配。达到系统硬件资源的最优化配置，并能够降低机载系统的功耗。为新一代综合航电机载系统提供即插即用、高可扩展性的硬件物理引擎块。该物理引擎块为航电机载系统提供即插即用的模块化可编程硬件资源，在不改变原有硬件拓扑结构的情况下，可引入一块或多块物理引擎块提高航电系统整体性能。

为达到上述目的，本发明提供如下技术方案：

一种硬件可配置的综合航电机载系统，包括CPU、显卡模块、数据链模块、第一FPGA、第二FPGA、CPLD、物理引擎块、总线模块、ADS-B接收模块、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块和电源模块；其中，显卡模块、第一FPGA、第二FPGA、物理引擎块、CPLD、总线模块、电源模块分别与CPU连接，所述ADS-B、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块分别与第二FPGA连接。

进一步，所述物理引擎块包括程序存储器、指令取出和解码单元、加载并存储地址生成单元、标量RISC单元、矢量单元、标量寄存器文件、矢量寄存器文件、故障处理器、控制调试与追溯模块、累加器流FIFO、数据存储器。

进一步，底层硬件架构包括通信、感知、避撞模块，并将传统的电路发射和接收通道处理路径进行优化处理。

进一步，支持分区复用的硬件虚拟化系统架构，用于隔离应用层操作系统与底层硬件系统，使应用层服务与硬件解耦合；架构支持分区复用的客户端操作系统，使客户端操作系独占资源，用于在保证各个航电功能模块安全性的前提下，支持实现多核多操作系统的复杂功能。

进一步，包括C2数据链，所述C2数据链的数据来源于CPU，由FPGA进行中转处理后送AD9364，AD9364完成C2数据链的收发功能。

进一步，还包括与实施CPU连接的DAA处理机、航电总线处理、航空显示器、雷达数据处理模块、射频信号处理模块、模拟电路处理模块、数字电路处理模块、图像并行信号处理模块、通用型信号处理模块、高级图像功能处理模块、数据计算加速模块。

进一步，通过虚拟监视器实现硬件虚拟化，包括以下步骤：

初始化硬件，打开虚拟化模式；

然后将虚拟客户机运行在虚拟机模式下，并对虚拟客户机的运行提供支持；

实现对各个用户态的分区管理、健康监视、故障管理服务、调度、线程服务、虚拟存储器、文件装载、同步、定时基础服务；

用户态的客户操作系统及其配置的服务应用在无感知情况下安全获取数据并进行独立的飞行器数据处理及响应过程，实现飞行器各个航电功能模块间的隔离；

根据用户态下应用的优先级以及运行所需硬件资源，向虚拟控制器提出资源申请，再由虚拟控制器通过物理空间引擎系统对底层硬件中的物理引擎块进行电路编程，使物理引擎块转换为上层应用所需资源，实现自上而下的资源申请及再分配。

进一步，数据流向为：将用户态下的客户操作系统指令进行动态二进制翻译，转换为内核态下的虚拟监视器操作系统指令集，再通过该指令集实现对硬件平台的实际控制及数据同步。

进一步，CPU和FPGA通过SUB-net完成数据交互，实现地空数据传输、航迹运算。

本发明的有益效果在于：

从应用角度来说：

1、将民用航空的相关技术加以优化、开发，针对无人机本身的限制条件，自主设计本项目中的ADS-B设备以及应答机设备，将其应用到无人机上，使无人机具备空空监视、地空监视的能力；

2、将当前最新的通信数字处理技术应用到航空设备上，使ADS-B设备和应答机设备电路设计较传统的的设计方案更加简单灵活，从而实现了ADS-B设备和应答机设备的小型化；

3、无人机专用ADS-B设备与应答机共同赋予了无人机进入空域航路飞行所需的等同有人机机载设备能力，为进行无人机融入国家空域系统以及无人机空中交通管理系统的实际飞行测试奠定了技术基础。

从理论角度来说：

可复用性：支持硬件跟随物理空间引擎系统的功能复用，实现了硬件级别的多冗余。

复杂性：支持多核架构多操作系统结构，满足了未来航空电力电子复杂性要求。

安全性：该系统具备基于数据和应用程序的分离和控制信息流，可以提供通信加密和二进制验证。

实时性：关键应用程序的硬实时需求，同时还提供调度用于非关键任务的实现。它可以在多个预先配置的时间分区调度方案之间切换，基于所述平台操作模式来优化的CPU使用率。

安全监测：提供安全监测功能，可以根据系统和分区的具体配置截取和处理异常。

本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

图1为实时虚拟化操作系统结构示意图；

图2为硬件可配置的综合航电机载系统结构示意图；

图3为数据流向图；

图4为指令翻译逻辑图。

具体实施方式

本发明提供一种硬件可配置的综合航电机载系统，主要解决两点问题。第一点，实现基于应用层优先级的硬件可配置资源分配。根据用户态下应用的优先级以及运行所需硬件资源，向虚拟控制器提出资源申请，再由虚拟控制器通过物理空间引擎系统对底层硬件中的物理引擎块进行电路编程，使物理引擎块转换为上层应用所需资源，最终实现自上而下的资源申请及再分配。达到系统硬件资源的最优化配置，并能够降低机载系统的功耗。第二点，为新一代综合航电机载系统提供即插即用、高可扩展性的硬件物理引擎块。该物理引擎块为航电机载系统提供即插即用的模块化可编程硬件资源，在不改变原有硬件拓扑结构的情况下，可引入一块或多块物理引擎块提高航电系统整体性能。

考虑到安全性、实时性、可靠性对飞行器的重要作用，再加之飞行器飞行过程中所需的服务环境和架构越发多样复杂，因此本发明选用硬件级混合虚拟化作为综合航电机载系统的系统架构，能够在性能和复杂度上达到较好的平衡。

另外，考虑到无人机、有人机混合运行需求，底层硬件设计方案引入ADS-B接收机、应答机、TCAS、C2数据链、5G通讯服务、DAA处理机、航电总线处理、航空显示器、雷达数据处理等集合射频信号处理、模拟电路处理、数字电路处理、图像并行信号处理、通用型信号处理、高级图像功能处理、数据计算加速等新型设备，能够满足新一代综合航电的底层硬件需求。

如图1所示，本实时虚拟化操作系统通过虚拟监视器实现硬件虚拟化。主要运行流程是初始化硬件，打开虚拟化模式，然后将虚拟客户机运行在虚拟机模式下，并对虚拟客户机的运行提供一定的支持。可以实现对各个用户态的分区管理、健康监视、故障管理服务、调度、线程服务、虚拟存储器、文件装载、同步、定时等基础服务。用户态的客户操作系统及其配置的服务应用可以在无感知情况下安全获取数据并进行独立的飞行器数据处理及响应过程，实现飞行器各个航电功能模块间的隔离。另外，根据用户态下应用的优先级以及运行所需硬件资源，向虚拟控制器提出资源申请，再由虚拟控制器通过物理空间引擎系统对底层硬件中的物理引擎块进行电路编程，使物理引擎块转换为上层应用所需资源，最终实现自上而下的资源申请及再分配。

如图2所示，本发明所述航电系统内部包含显卡模块、数据链模块、FPGA、CPLD、物理引擎块、总线模块、ADS-B接收模块、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块和电源模块组成。

ADS-B接收模块、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块可接入现有成型传感器模块，也可自行设计达到使用功能，最终在将信号在FPGA中进行调制、解调，转换为数据，为上层不同操作系统的应用软件提供数据支持。

C2数据链的数据来源于CPU，由FPGA进行中转处理后送AD9364，AD9364完成C2数据链的收发功能。收发通道完成接收信号的限幅放大和发射信号的驱动输出。

CPU和FPGA通过SUB-net完成数据交互。实现地空数据传输、航迹运算(撞击冲突)。

FPGA型号拟为5CEFA9U19I7N，是Intel的CycloneV系列E类最高规模的A9类型，资源丰富。FPGA完成接收数据的解调、航迹处理、TCAS/ADS-B应答和C2数据链与单片机的中转功能。

物理引擎块接收CPU指令通过硬件编程可以转换为FPGA及CPLD硬件资源，以此来支持当前系统所需的底层运算，使系统达到动态运行中的最佳配置状态。其具备专用的16KB指令存储器和32KB RAM，32位RISC标量处理器，512位定点和512位浮点矢量处理器(带有相关的矢量寄存器)，同步处理器，可以实现追溯与调试。

数据流向如图3-4所示。将用户态下的客户操作系统指令进行动态二进制翻译，转换为内核态下的虚拟监视器操作系统指令集，再通过该指令集实现对硬件平台的实际控制及数据同步。

数字信号核心处理单元可替换其它处理高性能芯片、ADS-B射频信号接收天线可替换为其它满足要求的天线(例如:MD1705)。

本发明支持物理空间引擎块的元器件级别功能复用架构。根据应用层操作系统的服务占用资源情况，物理空间引擎系统对由专用指令存储器、RAM、标量处理器、矢量处理器、同步处理器等搭建的物理空间引擎块进行硬件编程实现元器件功能再分配，满足机载实时操作系统的运行配置需求，为优先级高的服务或模块提供最大化的硬件资源支持。

本发明具备ADS-B接收与发射功能，具备TCAS功能，具备C2数据链功能，具备航迹处理功能的底层硬件架构。该底层硬件架构融入了新一代综合航电发展所必须的通信、感知、避撞模块，并将传统的电路发射和接收通道处理路径进行优化处理，使硬件电路尺寸体积减小，以满足无人机机载航电设备小型化需求，为无人机、有人机融合发展提供了标准化机载设备接口。

本发明支持分区复用的硬件虚拟化系统架构。该软件架构隔离了应用层操作系统与底层硬件系统，使应用层服务与硬件解耦合。该软件架构支持分区复用的客户端操作系统，使客户端操作系统“独占”资源，能够在保证各个航电功能模块安全性的前提下，支持实现多核多操作系统的复杂功能。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种硬件可配置的综合航电机载系统，其特征在于：包括CPU、显卡模块、数据链模块、第一FPGA、第二FPGA、CPLD、物理引擎块、总线模块、ADS-B接收模块、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块和电源模块；其中，显卡模块、第一FPGA、第二FPGA、物理引擎块、CPLD、总线模块、电源模块分别与CPU连接，所述ADS-B、雷达传感器模块、主动监视传感器模块、光电模块、GPS/BD模块分别与第二FPGA连接。

2.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：所述物理引擎块包括程序存储器、指令取出和解码单元、加载并存储地址生成单元、标量RISC单元、矢量单元、标量寄存器文件、矢量寄存器文件、故障处理器、控制调试与追溯模块、累加器流FIFO、数据存储器。

3.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：底层硬件架构包括通信、感知、避撞模块，并将传统的电路发射和接收通道处理路径进行优化处理。

4.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：支持分区复用的硬件虚拟化系统架构，用于隔离应用层操作系统与底层硬件系统，使应用层服务与硬件解耦合；架构支持分区复用的客户端操作系统，使客户端操作系独占资源，用于在保证各个航电功能模块安全性的前提下，支持实现多核多操作系统的复杂功能。

5.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：包括C2数据链，所述C2数据链的数据来源于CPU，由FPGA进行中转处理后送AD9364，AD9364完成C2数据链的收发功能。

6.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：还包括与实施CPU连接的DAA处理机、航电总线处理、航空显示器、雷达数据处理模块、射频信号处理模块、模拟电路处理模块、数字电路处理模块、图像并行信号处理模块、通用型信号处理模块、高级图像功能处理模块、数据计算加速模块。

7.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：通过虚拟监视器实现硬件虚拟化，包括以下步骤：

初始化硬件，打开虚拟化模式；

然后将虚拟客户机运行在虚拟机模式下，并对虚拟客户机的运行提供支持；

实现对各个用户态的分区管理、健康监视、故障管理服务、调度、线程服务、虚拟存储器、文件装载、同步、定时基础服务；

用户态的客户操作系统及其配置的服务应用在无感知情况下安全获取数据并进行独立的飞行器数据处理及响应过程，实现飞行器各个航电功能模块间的隔离；

根据用户态下应用的优先级以及运行所需硬件资源，向虚拟控制器提出资源申请，再由虚拟控制器通过物理空间引擎系统对底层硬件中的物理引擎块进行电路编程，使物理引擎块转换为上层应用所需资源，实现自上而下的资源申请及再分配。

8.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：数据流向为：将用户态下的客户操作系统指令进行动态二进制翻译，转换为内核态下的虚拟监视器操作系统指令集，再通过该指令集实现对硬件平台的实际控制及数据同步。

9.根据权利要求1所述的硬件可配置的综合航电机载系统，其特征在于：CPU和FPGA通过SUB-net完成数据交互，实现地空数据传输、航迹运算。

Images