CN107908591A - 基于SoC_FPGA的ADS‑B芯片 - Google Patents

Abstract

本发明一种基于SoC_FPGA的ADS‑B芯片，包含硬核处理器系统、总线架构和FPGA逻辑块，当工作于ADS‑B IN状态时，FPGA逻辑块对1090ES检波信号进行信号解码，生成ADS‑B原始数据；硬核处理器系统通过总线架构访问ADS‑B原始数据，生成周围飞机的飞行态势信息输出至外部监视终端；当工作于ADS‑B OUT状态时,FPGA逻辑块接收本机的飞行态势信息，以及通过总线架构访问ADS‑B原始数据，形成适合1090ES数据链传输的ADS‑B消息报文，硬核处理器系统通过总线架构访问本机的飞行态势信息，生成ADS‑B原始数据。本发明有效减小了ADS‑B系统的体积，降低了系统的复杂性。

Description

基于SoC_FPGA的ADS-B芯片

技术领域

本发明涉及一种航空技术领域的集成电路技术，尤其涉及一种基于FPGA核的ADS-B系统级SOC(System of Chip)芯片的架构设计。

背景技术

传统的便携式ADS-B终端系统往往由中央处理模块(包含GNSS模块、信号处理模块、S模式和ADS-B协议处理模块等)、发射模块、接收模块、电源模块等一系列分立设备组成，其中中央处理模块将本机的导航信息组成ADS-B信息发送给发射模块对外发射，完成ADS-B OUT功能；对接收模块发送的ADS-B信息、进行解码和报文解析，将解析后的ADS-B信息与本机的导航信息输出至后端装置，完成ADS-B IN功能；电源模块采用内置充电电池，为整机提供电源输入。尽管通过紧凑式结构布局和适当的集成电路综合技术可以实现ADS-B系统的小型化，但是这种手段效果有限，即使不考虑成本因素，完全依赖高性能小封装元器件，产品的小型化程度也无法满足通航飞机，特别是目前发展迅猛的无人机的装机要求。

随着低空空域的逐步开放，通用航空迅速发展，同时也对ADS-B终端设备提出了更进一步的要求，设备低功耗、微小型化、轻型化是ADS-B机载终端的发展趋势，因此，专用芯片是解决通航领域对ADS-B设备微小型化需求的最佳途径。

发明内容

为解决上述技术问题，本发明的目的在于提供一种基于SoC_FPGA的ADS-B芯片，通过半导体工艺集成技术将ADS-B系统设备中的FPGA可编程逻辑、信号处理模块、ADS-B协议处理模块、存储器模块、ADC/DAC前端模块、GNSS接口模块、电源提供和功耗管理模块以及外部接口模块等分立模块集成于一块基于SoC_FPGA的专用SOC芯片中，从而实现ADS-B系统设备的微小型化、低功耗，进而实现监视广播、接收处理、显示控制等多种功能的集成整合。

本发明的发明目的通过以下技术方案实现：

一种基于SoC_FPGA的ADS-B芯片，包含硬核处理器系统、总线架构和FPGA逻辑块，总线架构包含AXI总线、LW HPS2FPGA桥和FPGA2HPS桥；

当ADS-B芯片工作于ADS-B IN状态时，FPGA逻辑块用于对1090ES检波信号进行信号解码，生成ADS-B原始数据供硬核处理器系统访问；硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问ADS-B原始数据，并对ADS-B原始数据进行协议解析、滤波，形成周围飞机的飞行态势信息；

当ADS-B芯片工作于ADS-B OUT状态时,FPGA逻辑块用于生成本机的飞行态势信息供硬核处理器系统访问，以及通过FPGA2HPS桥和AXI总线访问ADS-B原始数据，并对ADS-B原始数据进行编码、组帧，形成适合1090ES数据链传输的ADS-B消息报文；硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问本机的飞行态势信息，并对本机的飞行态势信息进行协议编码、滤波，生成ADS-B原始数据供FPGA逻辑块访问。

依据上述特征，硬核处理器系统包含连接在AXI总线上的DSP硬核处理器，与DSP硬核处理器相匹配的ROM、RAM，IP复用技术实现的外部接口模块，以及DDR控制器，CAT021报文通过外部接口模块输出至外部监视终端。

优选地，外部接口模块包含USB接口、UART接口、I2C接口和SPIC接口。

优选地，FPGA逻辑块包含连接在AXI总线上的ADC模块、DAC模块，1090ES接口模块、信号编解码模块、并行输入/输出接口、数据流控制模块；并行输入/输出接口用于接收外部按键值，并将外部按键值输出数据流控制模块；

当数据流控制模块接收到的外部按键值为要求ADS-B芯片工作于ADS-B IN状态时，1090ES接口模块根据数据流控制模块的控制启动ADC模块接收并采样1090ES检波信号；数据流控制模块控制信号编解码模块对采样后的数据进行解码，生成ADS-B原始数据供硬核处理器系统访问；

当数据流控制模块接收到的外部按键值为要求ADS-B芯片工作于ADS-B OUT状态时，数据流控制模块生成本机飞行态势信息供硬核处理器系统访问；数据流控制模块通过FPGA2HPS桥和AXI总线访问ADS-B原始数据，控制信号编解码模块对ADS-B原始数据进行数据组帧，合成适合1090ES数据链传输的ADS-B消息报文；1090ES接口模块根据数据流控制模块的控制启动DAC模块将ADS-B消息报文送出至外部。

进一步，FPGA逻辑块还包含连接在AXI总线上的WiFi模块、GNSS接口模块、及用户自定义I/O模块，用户自定义I/O模块用于采集本机的气压高度信息并发送给数据流控制模块，GNSS接口模块用于采集本机的经度、纬度、速度、时间、高度并发送给数据流控制模块，数据流控制模块根据本机的气压高度信息、经度、纬度、速度、时间、高度生成本机飞行态势信息；数据流控制模块通过FPGA2HPS桥和AXI总线访问硬核处理器系统上的周围飞机的飞行态势信息，并通过WiFi模块输出至外部监视终端。

依据上述特征，FPGA逻辑块还包含连接在AXI总线上的片上RAM模块，用于完成FPGA逻辑块内部数据存储，

优选地，信号编解码模块包括：第一控制寄存器模块、上行链路解码与分析模块、ES数据产生模块和下行链路组帧模块；

第一控制寄存器模块根据数据流控制模块控制启动上行链路解码与分析模块或启动ES产生模块和下行链路组帧模块；

上行链路解码与分析模块用于对1090ES检波信号进行解码，生成ADS-B原始数据；

ES数据产生模块用于产生ES数据并传输给下行链路组帧模块；

下行链路组帧模块用于对ADS-B原始数据进行数据组帧，合成适合1090ES数据链传输的ADS-B消息报文。

优选地，数据流控制模块包括：第二控制寄存器模块、数据流控制状态机模块和数据流切换模块；

第二控制寄存器模块用于监控数据流控制状态机模块的工作状态并采样外部按键值；

数据流控制状态机模块根据外部按键值的变化改变工作状态，其中，所述工作状态为ADS-B IN功能状态或ADS-B OUT功能状态；

数据流切换模块用于当数据流控制状态机模块为ADS-B IN功能状态时，依次启动1090ES接口模块和信号编解码模块，当数据流控制状态机模块为ADS-B OUT功能状态时，依次启动信号编解码模块和1090ES接口模块。

依据上述特征，基于SoC_FPGA的ADS-B芯片还包含电源管理&复位模块和时钟管理模块。

本发明采用综合化的IC集成技术，采用SoC_FPGA作为系统核心单芯片架构的设计模式，替代原有的FPGA+CPU/DSP的多芯片控制及数据处理设计模式，将便携式ADS-B系统设备中的基带控制模块和ADS-B协议处理模块等核心功能集成于单一芯片中，形成了具备监视信息广播与接收、导航数据处理、模式参数配置、显示控制等多功能的基于SoC_FPGA的专用ADS-B芯片架构，进一步提高了ADS-B系统的集成度，有效减小了系统的体积与设计复杂度，节约了系统成本，降低了系统功耗，提高了系统的性能和可靠性，采用IP复用技术，有效提高了系统设计的灵活性。可广泛适用于轻型通航飞机、尤其是无人机、滑翔伞等机载环境以及机动式车载平台、地面塔台等地面环境，为通用航空提供有效、可靠的飞行态势监视，达到通用航空飞行器安全巡航和地面系统全天候监视的期望，满足先进通用航空发展需求。

附图说明

图1为实施例一所示的基于SoC_FPGA的ADS-B芯片架构总体架构图；

图2为实施例一中所示的硬核处理器系统的内部算法流程示意图；

图3为实施例一中所示的信号编解码模块的结构图；

图4为实施例一中所示的数据流控制模块的结构图；

图5为实施例一所示的基于SoC_FPGA的ADS-B芯片架构在ADS-B IN功能状态下芯片内部数据流向图。

图6为实施例一所示的基于SoC_FPGA的ADS-B芯片架构在ADS-B OUT功能状态下芯片内部数据流向图；

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示和实施例，进一步详细阐述本发明。

实施例一

本实施例所提出的基于SoC_FPGA的ADS-B芯片架构，总体架构如图1所示，主要包括三个部分：硬核处理器系统(hard processor system，简称HPS)、高性能的总线架构、FPGA逻辑块。HPS主要用于实现对ADS-B原始数据进行正向解析和逆向编码，包括DSP硬核处理器及之相匹配的ROM、RAM、外部接口等模块；总线架构用于连接芯片内部各个模块，包括AXI总线、LW HPS2FPGA桥和FPGA2HPS桥；FPGA逻辑块主要用来进行数字逻辑开发，核心内容是利用FPGA架构中的可编程逻辑、RAM模块、WiFi模块等实现飞行态势信息采集、接收、发送，数据流控制，信号编解码等功能。

HPS(hard processor system)部分

DSP硬核处理器：其内部主要用来实现ADS-B原始数据进行正向解析和逆向变换及数据滤波算法，其内部算法实现流程图如图2所示，当其通过外部按键值配置为ADS-B IN工作模式时，通过LW HPS2FPGA和AXI总线访问FPGA逻辑块上的ADS-B原始数据和本机的经度、纬度、高度，并对ADS-B原始数据进行协议解析、滤波，与本机的经度、纬度、高度组帧成包含周围飞机的飞行态势信息的CAT021报文，送至外部接口模块输出，或通过FPGA2HPS桥和AXI总线输出到FPGA逻辑块，由FPGA逻辑块将CAT021报文输出至外部监视终端。当其通过按键采样配置为ADS-B OUT工作模式时，硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问FPGA逻辑块上的本机的飞行态势信息，并对本机的飞行态势信息进行协议编码、滤波，生成ADS-B原始数据供FPGA逻辑块访问。

RAM、ROM：用于存储CAT021报文、ADS-B原始数据等HPS内部数据，以及DSP硬核处理器所执行的算法程序。

外部接口模块：主要用于DSP硬核处理器与外部设备进行数据传输，包括基于IP复用技术的低速外部通用接口USB接口、UART接口、I2C接口、SPIC接口等。

DDR控制器，用于扩展外部DDR存储芯片。

总线架构

AXI总线：面向高性能、高带宽、低延迟的片内总线，通过AXI4、AXI4-Lite接口实现芯片内部高速模块互联和低速外设访问。

LW HPS2FPGA桥：HPS访问FPGA内部资源的匹配和协调。

FPGA2HPS桥：FPGA访问HPS内部资源的匹配和协调

FPGA逻辑块部分

FPGA逻辑块部分主要包括ADC模块、DAC模块，1090ES接口模块、信号编解码模块、并行输入/输出接口、数据流控制模块、片上RAM、WiFi模块、GNSS接口模块、及用户自定义I/O模块。

ADC模块：用于对外部输入的1090ES检波信号进行采样，完成A/D转换。

DAC模块：用于对ADS-B信息完成D/A转换，并输出给外部发射模块。

1090ES接口模块：根据数据流控制模块的控制接收外部1090ES检波信号经ADC模块采样之后的TTL电平信号，以及将FPGA逻辑块内部生成的ADS-B信息送入DAC模块转换之后进行广播发射。

信号编解码模块：根据数据流控制模块的控制负责1090ES数据的正向解码和逆向组帧，其硬件模块主要包括：上行链路解码与分析模块、第一控制寄存器模块、ES产生模块及下行链路组帧模块。信号编解码模块结构图如图3所示。

其中，内部各功能模块简述如下：

(1)上行链路解码与分析模块：主要负责对1090ES报文进行解码，分析，形成包含空域飞机地址、飞机识别码、位置、状态、高度、航向等飞行信息的ADS-B原始数据。

(2)第一控制寄存器模块：根据数据流控制模块控制启动上行链路解码与分析模块或启动ES产生模块和下行链路组帧模块。

(3)ES产生模块：用于产生ES报文单元。

(4)下行链路组帧模块：主要负责将包含本机经度、纬度、速度、时间、高度等信息嵌入到ES报文单元中，通过组帧将一个个ES报文单元合并组成DF18格式的、适合1090ES数据链的ADS-B消息报文。

并行输入/输出接口：主要负责完成将外部按键值输入给数据流控制模块以及将数据流控制模块的工作状态机指令输出显示，包括并行按键接口和并行LCD接口。

数据流控制模块：ADS-B数据收发与处理是ADS-B芯片最主要的功能，ADS-B芯片内部的数据流控制模块正是控制系统内部ADS-B数据的流向，从而协助系统完成ADS-B数据收发与处理，其硬件模块主要包括：第二控制寄存器模块、数据流控制状态机模块、数据流切换模块。数据流控制模块结构图如图4所示。

其中，内部各功能模块简述如下：

(1)第二控制寄存器模块：监控数据流控制模块的工作状态并采样外部按键值，根据外部按键值的变化改变工作状态。

(2)数据流控制状态机模块：根据系统设定及用户输入，改变数据流控制模块的工作状态，是数据流控制模块的核心部件。

(3)数据流切换模块：由硬线连接实现，控制数据流流向方向。

片上RAM模块：用于完成FPGA逻辑块内部数据存储，包含本机的飞行态势信息、周围飞机的飞行态势信息、ADS-B原始数据、ADS-B报文消息等。

GNSS接口模块：模块主要负责接收外部GNSS模块提供的包含本机经度、纬度、速度、时间、高度等内容的GNSS导航信息，并输出给数据流控制模块。

用户自定义I/O模块：采用IP复用技术实现的I/O接口，用于实现本机气压高度信息采集，并输出给数据流控制模块。

WiFi模块：用于将数据流控制模块访问到的周围飞机的态势信息无线传输至外部监视终端。

除此之外，为了提高能量利用率，减少芯片外围电路，同时降低芯片功耗，在芯片内部架构中还包括了电源管理&复位模块和时钟管理模块，可以给内部各模块或外部模块提供电源，并使芯片内部各个模块工作在不同的工作频率。

当芯片工作于ADS-B IN功能状态时，外部接收模块接收到的周围飞机的1090ES检波信号经过FPGA中的ADC模块进行A/D采样，经1090ES接口模块流入，在数据流控制模块的控制下，信号编解码模块对信号进行上行链路解码，生成包含空域飞机地址、飞行识别码、位置、状态、高度、航向等飞行信息的ADS-B原始数据，DSP硬核处理器通过LW HPS2FPGA和AXI总线从FPGA逻辑块中获取周围飞机的ADS-B原始数据，经过内部协议解析，数据滤波后，生成周围飞机的飞行态势信息，由USB接口输出至外部监视终端，或通过FPGA2HPS和AXI总线送至FPGA逻辑块，由FPGA内置的WiFi模块无线传输至外部监视终端，内部数据流向简图如图5所示。

当芯片工作于ADS-B OUT功能状态时，外部GNSS模块接收到GNSS数据(本机经度、纬度、速度、时间、高度等导航信息)经过FPGA逻辑块中的GNSS接口模块流入，外部气压高度模块获取的本机气压高度信息经过FPGA逻辑块中的用户自定义I/O模块流入，数据流控制模块根据本机的气压高度信息、经度、纬度、速度、时间、高度生成本机飞行态势信息，DSP硬核处理器通过LW HPS2FPGA和AXI总线从FPGA逻辑块中获取本机的飞行态势信息，经过内部协议编码、数据滤波，生成包含本机地址、飞行识别码、位置、状态、高度、航向等飞行信息的ADS-B原始数据，通过FPGA2HPS和AXI总线送至FPGA逻辑块，经过信号编解码模块进行数据组帧，合成适合1090ES数据链传输的ADS-B消息报文，由1090ES接口模块送出，经过DAC模块送至外部1090ES发射模块进行广播发射，内部数据流向简图如图6所示

相对于传统的基于分离式器件的ADS-B系统设备，本发明所提出的基于SoC_FPGA的ADS-B芯片架构，采用SoC_FPGA作为系统核心的专用单芯片设计替代了FPGA+CPU/DSP的双芯片设计模式，使得系统的ADS-B功能更加高效、专用，芯片结构相对于传统的分离式器件ADS-B系统而言，处理速度更快、系统集成度更高、体积更小、重量更轻、功耗更低、设计更灵活。用户可以很方便的在芯片的基础上开发出相应的ADS-B微小型化产品，为ADS-B技术的应用提供了更为广阔的发展空间。

以上参照附图说明了本发明的各种优选实施案例，但是只要不背离本发明的实质和范围，本领域的技术人员可以对其进行各种形式上的修改和变更，都属于本发明的保护范围。

Claims (9)

1.一种基于SoC_FPGA的ADS-B芯片，包含硬核处理器系统、总线架构和FPGA逻辑块，其特征在于所述总线架构包含AXI总线、LW HPS2FPGA桥和FPGA2HPS桥；

当ADS-B芯片工作于ADS-B IN状态时，所述FPGA逻辑块用于对1090ES检波信号进行信号解码，生成ADS-B原始数据供硬核处理器系统访问；硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问ADS-B原始数据，并对ADS-B原始数据进行协议解析、滤波，生成周围飞机的飞行态势信息；

当ADS-B芯片工作于ADS-B OUT状态时,所述FPGA逻辑块用于生成本机的飞行态势信息供硬核处理器系统访问，以及通过FPGA2HPS桥和AXI总线访问ADS-B原始数据，并对ADS-B原始数据进行编码、组帧，形成适合1090ES数据链传输的ADS-B消息报文；所述硬核处理器系统通过LW HPS2FPGA桥和AXI总线访问本机态势信息，并对本机的飞行态势信息进行协议编码、滤波，生成ADS-B原始数据供FPGA逻辑块访问。

2.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于所述硬核处理器系统包含连接在AXI总线上的DSP硬核处理器，与DSP硬核处理器相匹配的ROM、RAM，IP复用技术实现的外部接口模块，以及DDR控制器，所述周围飞机的飞行态势信息通过外部接口模块输出至外部监视终端。

3.根据权利要求2所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于所述外部接口模块包含USB接口、UART接口、I2C接口和SPIC接口。

4.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于所述FPGA逻辑块包含连接在AXI总线上的ADC模块、DAC模块，1090ES接口模块、信号编解码模块、并行输入/输出接口、数据流控制模块；所述并行输入/输出接口用于接收外部按键值，并将外部按键值输出数据流控制模块；

当数据流控制模块接收到的外部按键值为要求ADS-B芯片工作于ADS-B IN状态时，1090ES接口模块根据数据流控制模块的控制启动ADC模块接收并采样1090ES检波信号；数据流控制模块控制信号编解码模块对采样后的数据进行解码，生成ADS-B原始数据供硬核处理器系统访问；

当数据流控制模块接收到的外部按键值为要求ADS-B芯片工作于ADS-B OUT状态时，数据流控制模块生成本机的飞行态势信息供硬核处理器系统访问；数据流控制模块通过FPGA2HPS桥和AXI总线访问ADS-B原始数据，控制信号编解码模块对ADS-B原始数据进行数据组帧，合成适合1090ES数据链传输的ADS-B消息报文；1090ES接口模块根据数据流控制模块的控制启动DAC模块将ADS-B消息报文送出至外部。

5.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于所述FPGA逻辑块还包含连接在AXI总线上的WiFi模块、GNSS接口模块、及用户自定义I/O模块，所述用户自定义I/O模块用于采集本机的气压高度信息并发送给数据流控制模块，所述GNSS接口模块用于采集本机的经度、纬度、速度、时间、高度并发送给数据流控制模块，数据流控制模块根据本机的气压高度信息、经度、纬度、速度、时间、高度生成本机的飞行态势信息；数据流控制模块通过FPGA2HPS桥和AXI总线访问硬核处理器系统上的周围飞机的飞行态势信息，并通过WiFi模块输出至外部监视终端。

6.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于所述FPGA逻辑块还包含连接在AXI总线上的片上RAM模块：用于完成FPGA逻辑块内部数据存储。

7.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于信号编解码模块包括：第一控制寄存器模块、上行链路解码与分析模块、ES数据产生模块和下行链路组帧模块；

所述第一控制寄存器模块根据数据流控制模块控制启动上行链路解码与分析模块或启动ES产生模块和下行链路组帧模块；

所述上行链路解码与分析模块用于对1090ES检波信号进行解码，生成ADS-B原始数据；

所述ES数据产生模块用于产生ES数据并传输给下行链路组帧模块；

所述下行链路组帧模块用于对ADS-B原始数据进行数据组帧，合成适合1090ES数据链传输的ADS-B消息报文。

8.根据权利要求1所述的基于SoC_FPGA的ADS-B芯片，其特征在于数据流控制模块包括：第二控制寄存器模块、数据流控制状态机模块和数据流切换模块；

第二控制寄存器模块用于监控数据流控制状态机模块的工作状态并采样外部按键值；

数据流控制状态机模块根据外部按键值的变化改变工作状态，其中，所述工作状态为ADS-B IN功能状态或ADS-B OUT功能状态；

数据流切换模块用于当数据流控制状态机模块为ADS-B IN功能状态时，依次启动1090ES接口模块和信号编解码模块，当数据流控制状态机模块为ADS-B OUT功能状态时，依次启动信号编解码模块和1090ES接口模块。

9.根据权利要求1所述的一种基于SoC_FPGA的ADS-B芯片，其特征在于还包含电源管理&复位模块和时钟管理模块。