CN109921823B - 扩频信号伪码快速捕获装置及捕获方法 - Google Patents

Abstract

本发明公开了一种扩频信号伪码快速捕获装置及捕获方法。该捕获装置包括：N点FFT计算单元、数据缓存单元、伪码频谱存储单元、加权系数存储单元、数据读取单元、数据处理单元、B点IFFT计算单元、以及码相位与多普勒估计单元，该捕获装置采用频域混合降采样联合并行捕获方法，通过各个单元配合完成信号捕获。本发明的扩频信号伪码快速捕获装置及捕获方法采用频域混合降采样联合并行捕获方法，通过对互相关序列对应的频域序列进行混合降采样，能够以较低的计算代价快速估计出相关峰的位置，无需计算所有的互相关结果；且只需一个N点FFT计算单元和一个B点IFFT计算单元，能够以低硬件开销实现对码相位和载波频率的二维并行搜索，显著缩短伪码捕获时间。

Description

扩频信号伪码快速捕获装置及捕获方法

技术领域

本发明涉及通信工程技术领域，具体涉及一种扩频信号伪码快速捕获装置及捕获方法。

背景技术

扩频通信，即扩展频谱通信技术(Spread Spectrum Communication)，是一种将传输信号的频谱打散到较其原始带宽更宽的一种通信技术，由于扩频通信具有隐蔽性强和抗干扰能力强等优点，目前被广泛用于星地低速通信等领域。

目前，在星地低速通信中，由于低轨卫星可见时间有限，且与地面设备之间具有较高的相对速度，低轨卫星与地面设备进行无线通信时会出现多普勒效应，即信号会产生较大的多普勒频移，此时要求星载设备与地面设备能够在高动态条件下快速完成扩频信号的捕获，实现对码相位和多普勒频移的低时延二维搜索。

目前，针对扩频信号伪码快速捕获的问题，采用频域联合并行捕获方法来解决，该频域联合并行捕获方法具体包括如下步骤：1)通过对接收的复基带信号进行N点FFT(FastFourier Transform，快速傅里叶变换)运算，设置p个不同的移位值对计算结果进行循环移位，将移位后产生的p个序列全部缓存在存储器中，其中每个循环移位值对应一个多普勒频移；2)并行读取p个序列的数据，将每个序列分别与本地扩频码序列的N点FFT运算结果共轭相乘，再进行N点IFFT(Inverse Fast Fourier Transform，逆快速傅里叶变换)运算，并对IFFT运算结果取模，其中，N和p均为2的整数次幂，N点IFFT运算结果对应N个不同码相位下接收码序列与本地码序列的互相关值，能够覆盖码相位的整个搜索范围；3)通过比较得到p路IFFT运算结果的最大模值，并将最大模值与预设门限比较，若最大模值超过预设门限，则将最大模值对应的码相位和多普勒频率作为伪码捕获装置的最终输出；否则，返回步骤1，通过调整循环移位数值来搜索新的多普勒频率范围。

当采用上述的频域联合并行捕获方法时，相对应的伪码快速捕获装置需要设置一个N点FFT计算单元和p个N点IFFT计算单元。假定FFT和IFFT运算结果的实部和虚部的定点化数据位宽均为ω_X比特(BIT)，则该捕获装置的存储开销为4pNω_X+2Nω_X比特。同时，倘若要搜索完Q个多普勒频率和N个码相位，则该捕获装置的处理时延为2NQ/p个时钟周期，且为了保证捕获装置具备对接收数据的流处理能力，捕获装置的工作(运算)时钟频率f_proc至少为基带采样时钟频率f_base的2Q/p倍。

目前，在具体的实际应用中，参数N通常为伪码序列长度的数倍，一般设定为2048、4096或者更大的取值，同时由于低轨卫星与地面设备的相对速度较大，多普勒频率搜索需要覆盖较宽的频率范围，对应的待搜索多普勒频率个数Q可达数百个。而当N和Q的数值较大时，会显著增加频域联合并行搜索方法的处理时延；并且要求捕获装置以较高的时钟频率工作，会影响捕获装置的在轨稳定性。当要降低处理时延以实现低时延可靠捕获时，现有的方法是通过提高参数p，即增加并行搜索的多普勒频率个数来降低处理时延，但由于捕获装置设置的IFFT计算单元个数与存储开销均正比于参数p，若提高参数p，将导致计算资源和存储开销成倍提升。

发明内容

为解决上述现有技术中存在的技术问题，本发明提供一种扩频信号伪码快速捕获装置及捕获方法，该捕获装置及捕获方法采用频域混合降采样联合并行捕获，能够以低硬件开销实现对码相位和载波频率的二维并行搜索，缩短伪码捕获时间。

为此，本发明公开了一种扩频信号伪码快速捕获装置。所述捕获装置包括：N点FFT计算单元、数据缓存单元、伪码频谱存储单元、加权系数存储单元、数据读取单元、数据处理单元、B点IFFT计算单元、以及码相位与多普勒估计单元；

所述N点FFT计算单元用于求解接受到的复基带信号所对应的频谱，并将计算结果送至所述数据缓存单元；

所述数据缓存单元用于接收所述N点FFT计算单元连续输出的计算结果及相关变量，并产生多个频谱数值，所述数据缓存单元将多个所述频谱数值送至所述数据处理单元；

所述伪码频谱存储单元用于存储本地伪码的频谱数据；

所述加权系数存储单元用于存储加权系数；

所述数据读取单元用于产生数据缓存单元读地址、伪码频谱存储单元读地址和加权系数存储单元读地址；

所述数据处理单元基于所述数据缓存单元读地址从所述数据缓存单元读取多个所述频谱数值、基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元读取所述本地伪码的频谱数据、以及基于所述加权系数存储单元读地址从所述加权系数存储单元读取所述加权系数，并利用所述频谱数值、所述本地伪码的频谱数据和所述加权系数计算得到所述B点IFFT计算单元的输入序列，并将所述输入序列送至所述B点IFFT计算单元；

所述B点IFFT计算单元用于计算所述输入序列的IFFT变换结果，并将所述变换结果送至所述码相位与多普勒估计单元；

所述码相位与多普勒估计单元用于确定并输出多普勒频率估计值和码相位估计值。

进一步地，在所述扩频信号伪码快速捕获装置中，所述N点FFT计算单元采用单路延迟反馈串行流水线结构，所述单路延迟反馈串行流水线结构包括log₂ N级计算单元，N为2的整数次幂；

所述log₂ N级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器，1≤k＜log₂ N；

所述移位寄存器的长度为N/2^k，所述移位寄存器用于缓存输入所述N点FFT计算单元的输入数据；

所述Radix-2蝶形运算器由复数加法器和复数减法器配合构成，所述Radix-2蝶形运算器用于对所述N点FFT计算单元的输入数据进行蝶形运算；

所述只读存储器用于存储旋转因子；

所述复数乘法器利用所述旋转因子对蝶形运算结果进行旋转因子加权，并将处理后的蝶形运算结果送至下一级计算单元；

所述数据选择器包括两个，两个所述数据选择器中一个用于控制进入所述移位寄存器的输入数据，另一个用于控制进入所述复数乘法器的蝶形运算结果。

进一步地，在所述扩频信号伪码快速捕获装置中，所述数据缓存单元包括存储阵列、地址生成模块、数据差分模块和数据恢复模块；

所述存储阵列包括两组，每组所述存储阵列包括p+1个深度为N的存储器，p+1个所述存储器包括两个基准存储器和p-1个增量存储器，两组所述存储阵列采用乒乓策略进行控制，用于保证两组所述存储阵列处于不同工作模式，以实现对新计算结果缓存和原计算结果处理的并行执行；

所述地址生成模块用于在所述N点FFT计算单元的输出使能的驱动下，产生所述存储阵列的读/写地址和控制信号，以对所述存储阵列进行控制；

所述数据差分模块用于所述N点FFT计算单元的输出数据和所述存储阵列的数据的差分计算；

所述数据恢复模块根据所述存储阵列的并行输出数据，将基准存储器的读取结果叠加不同的差分数据，获取多个所述频谱数值，并将多个所述频谱数值送至所述数据处理单元。

进一步地，在所述扩频信号伪码快速捕获装置中，所述伪码频谱存储单元包括数据位宽为2ω_X、存储深度为N/2的第一存储器，所述伪码频谱存储单元利用所述第一存储器存储所述本地伪码的频谱数据。

进一步地，在所述扩频信号伪码快速捕获装置中，所述加权系数存储单元包括数据位宽为ω_X、存储深度为W的第二存储器，所述加权系数存储单元利用所述第二存储器存储所述加权系数；其中，W为2的整数次幂，且W＜＜N。

进一步地，在所述扩频信号伪码快速捕获装置中，在所述数据读取单元中，所述伪码频谱存储单元读地址和所述加权系数存储单元读地址均利用所述数据缓存单元读地址获取。

进一步地，在所述扩频信号伪码快速捕获装置中，所述B点IFFT计算单元的输入序列采用式12计算获取；

其中，X[a_r,X(i)+mδ],m＝-p/2,…,0,…,p/2-1为所述数据处理单元基于所述数据缓存单元读地址从所述数据缓存单元读取p个并行数据，S[a_r,S(i)]为所述数据处理单元基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元读取的频谱数据，F[a_r,F(i)]为所述数据处理单元基于所述加权系数存储单元读地址从所述加权系数存储单元读取的加权系数，a_r,X(i)为所述数据缓存单元读地址，a_r,S(i)为所述伪码频谱存储单元读地址，a_r,F(i)为所述加权系数存储单元读地址，B为所述B点IFFT计算单元的运算长度，B为2的整数次幂，δ为多普勒频率搜索步进与FFT频率分辨率的比值取整后的结果；

所述输入序列Y_m(k),k＝0,1,…,B-1与m倍多普勒频率搜索步进相对应。

进一步地，在所述扩频信号伪码快速捕获装置中，所述B点IFFT计算单元采用单路延迟反馈结构，所述单路延迟反馈结构包括log₂ B级计算单元，B为2的整数次幂。

进一步地，在所述扩频信号伪码快速捕获装置中，所述码相位与多普勒估计单元按如下方式进行码相位和多普勒频率估计：

Z1)在τ＝τ₀，I＝0条件下，令参数l遍历N/B个取值{0,1,...N/B-1}，计算N/B个码相位候选值(j_max·N/B+l)·τ^-1modN并将其写入集合Λ，并统计各候选值的频数；

Z2)判断当前多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z3；否则，执行步骤Z6；

Z3)选取集合Τ中未被使用的元素作为τ，同时令I＝I+1，重新读取数据执行IFFT运算并确定j_max，利用τ、I和j_max，计算(j_max·N/B+l)·τ^-1modN并将得到的码相位候选值记录在集合Λ中，合并相同候选值并更新频数；

Z4)判断此时多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z5；否则，执行步骤Z6；

Z5)判断多普勒搜索是否已覆盖整个预定频率搜索区间，若是，则将Λ中全部候选值及其频数全部清除，同时切换至所述数据缓存单元的另一组存储阵列，返回步骤Z1利用缓存的新输入数据重新开始捕获；否则，返回步骤Z3；

Z6)将最大峰值对应的多普勒频率作为多普勒估计值输出，保持I不变，选取集合T中未被使用的元素作为τ，重新读取数据完成IFFT计算并确定j_max，在τ与j_max下，计算(j_max·N/B+l)·τ^-1modN并将码相位候选值记入集合Λ，合并Λ中的相同候选值并更新频数；重复执行步骤Z6，直到最大频数唯一或达到给定的数值门限，将最大频数对应的码相位候选值作为码相位估计结果输出。

此外，本发明还公开了一种利用上述的扩频信号伪码快速捕获装置实施的扩频信号伪码快速捕获方法，所述方法包括：

1)所述N点FFT计算单元接收下变频的复基带数据，所述N点FFT计算单元对所述复基带数据进行FFT运算，并将运算结果送至所述数据缓存单元进行存储；

2)待FFT运算结果全部进入所述数据缓存单元缓存完毕后，所述数据读取单元同时读取所述数据缓存单元、所述伪码频谱存储单元和所述加权系数存储单元内的数据，并将读取的数据送至所述数据处理单元，且该过程采用频域混合降采样过程；

3)所述数据处理单元对接收到的数据进行处理，并将处理结果送至B点IFFT计算单元；

4)所述B点IFFT计算单元对所述数据处理单元输出的混合降采样数据进行IFFT变换，以得到等效时域序列；

5)所述码相位与多普勒估计单元基于所述等效时域序列进行码相位与多普勒估计，并根据估计结果调整所述数据读取单元的地址产生方式，使所述数据读取单元重新读取数据以得到新的等效时域序列，通过多次迭代计算，直到码相位与多普勒估计结果达到预设要求。

本发明技术方案的主要优点如下：

本发明的扩频信号伪码快速捕获装置及捕获方法采用频域混合降采样联合并行捕获方法，通过对互相关序列对应的频域序列进行混合降采样，能够以较低的计算代价快速估计出相关峰的位置，无需计算所有的互相关结果；且只需一个N点FFT计算单元和一个B点IFFT计算单元，能够以低硬件开销实现对码相位和载波频率的二维并行搜索，显著缩短伪码捕获时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例的扩频信号伪码快速捕获装置的结构原理图；

图2为图1所示的扩频信号伪码快速捕获装置中N点FFT计算单元的结构原理图；

图3为图1所示的扩频信号伪码快速捕获装置中数据缓存单元的结构原理图；

图4为图3所示的数据缓存单元中信号产生电路的结构原理图；

图5为图1所示的扩频信号伪码快速捕获装置中数据读取单元的电路结构图；

图6为图1所示的扩频信号伪码快速捕获装置中数据处理单元的电路结构图；

图7为图1所示的扩频信号伪码快速捕获装置中B点IFFT计算单元的结构原理图；

图8为图1所示的扩频信号伪码快速捕获装置中码相位与多普勒估计单元的结构原理图。

1-N点FFT计算单元、2-数据缓存单元、3-伪码频谱存储单元、4-加权系数存储单元、5-数据读取单元、6-数据处理单元、7-B点IFFT计算单元、8-码相位与多普勒估计单元。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下结合附图，详细说明本发明实施例提供的技术方案。

如附图所示，本发明实施例提供了一种扩频信号伪码快速捕获装置，该捕获装置包括：N点FFT计算单元1、数据缓存单元2、伪码频谱存储单元3、加权系数存储单元4、数据读取单元5、数据处理单元6、B点IFFT计算单元7、以及码相位与多普勒估计单元8；

N点FFT计算单元1用于求解接受到的复基带信号所对应的频谱，并将计算结果送至数据缓存单元2；数据缓存单元2用于接收N点FFT计算单元1连续输出的计算结果及相关变量，并产生多个频谱数值，数据缓存单元2将多个频谱数值送至数据处理单元6；伪码频谱存储单元3用于存储本地伪码的频谱数据；加权系数存储单元4用于存储加权系数；数据读取单元5用于产生数据缓存单元读地址、伪码频谱存储单元读地址和加权系数存储单元读地址；数据处理单元6基于数据缓存单元读地址从数据缓存单元2读取多个频谱数值、基于伪码频谱存储单元读地址从伪码频谱存储单元3读取本地伪码的频谱数据、以及基于加权系数存储单元读地址从加权系数存储单元读取加权系数，并利用频谱数值、本地伪码的频谱数据和加权系数计算得到B点IFFT计算单元7的输入序列，并将输入序列送至B点IFFT计算单元7；B点IFFT计算单元7用于计算输入序列的IFFT变换结果，并将变换结果送至码相位与多普勒估计单元8；码相位与多普勒估计单元8用于确定并输出多普勒频率估计值和码相位估计值。

以下对本发明实施例提供的扩频信号伪码快速捕获装置中的各个单元的结构及功能进行具体说明。

(1)N点FFT计算单元

本发明实施例中，N点FFT计算单元1用于求解复基带数据x(0),x(1),…,x(N-1)对应的频谱X(0),X(1),…,X(N-1)，N点FFT计算单元1采用单路延迟反馈串行流水线结构，单路延迟反馈串行流水线结构包括log₂ N级计算单元，N为2的整数次幂，N点FFT计算单元1的FFT计算采用Radix-2算法，工作时钟为基带信号采样时钟f_base。

具体地，如附图2所示，log₂ N级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器(MUX)，1≤k＜log₂ N；移位寄存器的长度为N/2^k，移位寄存器用于缓存输入N点FFT计算单元1的输入数据；Radix-2蝶形运算器由复数加法器和复数减法器配合构成，Radix-2蝶形运算器用于对N点FFT计算单元1的输入数据进行蝶形运算；只读存储器用于存储旋转因子；复数乘法器利用旋转因子对蝶形运算结果进行旋转因子加权，并将处理后的蝶形运算结果送至下一级计算单元；数据选择器包括两个，两个数据选择器中一个用于控制进入移位寄存器的输入数据，另一个用于控制进入复数乘法器的蝶形运算结果。

其中，本发明实施例中，数据流在N点FFT计算单元1中某一级计算单元的具体处理流程如下：首先，某一级计算单元的输入数据在数据选择器的控制下进入移位寄存器进行缓存；当输入数据填满移位寄存器后，移位寄存器内的缓存数据开始移出，与当前的输入数据一并送至Radix-2蝶形运算器进行蝶形运算，待完成蝶形运算后，将蝶形运算求和结果进行旋转因子加权后送至下一级计算单元，将蝶形运算相减结果反馈回移位寄存器进行缓存；当蝶形运算相减结果填满移位寄存器后，开始接收新的输入数据作为移位寄存器输入，同时蝶形运算相减结果移出移位寄存器，并送至复数乘法器进行旋转因子加权，而后再送至下一级计算单元。

其中，为了缩短处理时延，本发明实施例中，N点FFT计算单元1采用自然序FFT输入和倒位序FFT输出的方式，即将N点FFT计算单元1中的最后一级计算单元输出的倒序位FFT结果直接送至数据缓存单元2。

(2)数据缓存单元

如附图3所示，本发明实施例中，数据缓存单元2包括存储阵列、地址生成模块、数据差分模块和数据恢复模块；存储阵列包括两组，每组存储阵列包括p+1个深度为N的存储器，p+1个存储器包括两个基准存储器和p-1个增量存储器，两组存储阵列采用乒乓策略进行控制，用于保证两组存储阵列处于不同工作模式，以实现对新计算结果缓存和原计算结果处理的并行执行；地址生成模块用于在N点FFT计算单元1的输出使能的驱动下，产生存储阵列的读/写地址和控制信号，以对存储阵列进行控制；数据差分模块用于N点FFT计算单元1的输出数据和存储阵列的数据的差分计算；数据恢复模块根据存储阵列的并行输出数据，将基准存储器的读取结果叠加不同的差分数据，获取多个频谱数值，并将多个频谱数值送至数据处理单元6。

具体地，每组存储阵列在N·f_base个时钟周期内设定为“数据缓存”模式，以用于接收N点FFT计算单元1连续输出的N个计算结果及相关变量，在接着的N·f_base个时钟周期设定为“数据使用”模式，以接收读地址产生器产生的读地址，从而为后续单元提供待处理数据。

本发明实施例中，将每组存储阵列中的两个基准存储器的标号设置为0⁺和0^-，将p-1个增量存储器的标号设置为-p/2,...,-1,1,...,p/2-1。其中，基准存储器位宽为2ω_X，与N点FFT计算单元1输出位宽保持一致，分别利用ω_X比特存储频谱数值X(i),i＝0,1,…N-1的实部与虚部，且写地址生成方式为w_X(i)＝i；增量存储器位宽为2ω_Δ，以用于存储数据差分模块输出的差分结果Δ(i)，差分结果Δ(i)＝X(i)-X[(i-δ)modN],i＝0,1,…,N-1(式1)，写地址生成方式为

其中，δ为多普勒频率搜索步进与FFT频率分辨率f_res的比值取整后的结果，j＝-p/2,…,-1,1,…,p/2-1为增量存储器标号，i＝0,1,…N-1为Δ(i)的次序标号。

本发明实施例中，地址生成模块、数据差分模块和数据恢复模块均以高速时钟f_proc＝λ·f_base工作，时钟倍频数λ≥2。

进一步地，如附图3所示，本发明实施例中，地址生成模块包括log₂ 2Nλ比特计数器c和信号产生电路，log₂ 2Nλ比特计数器c在FFT输出使能有效(高电平)期间持续计数，信号产生电路基于log₂ 2Nλ比特计数器c的各比特位产生数据读写的地址与使能信号。

具体地，本发明实施例中，信号产生电路的结构如附图4所示，log₂ 2Nλ比特计数器c的最高位[c]_b(1)作为乒乓存储控制信号，当其发生跳变时，存储阵列进行工作模式切换；在FFT输出使能取反后，与第[c]_b(log₂2N+1)位至第[c]_b(log₂2Nλ)位进行逐比特与非运算，作为两个基准存储器的写使能信号e_w,X；第[c]_b(2)位至第[c]_b(log₂2N)位经次序反转后作为两个基准存储器写地址w_X。

同时，为了计算差分结果Δ(i)，需要同时从基准存储器中读取部分已缓存的数据，具体的读地址的产生方式为： 和被先后送至基准存储器，其对应的读使能信号分别为： k_δ表示最低非零比特位的序号，表示由延迟一个时钟周期得到；地址w_X与对应的数据在完成差分运算后，将差分结果并行写入p-1个增量存储器，对应的p-1个写地址为： 对应的写使能信号由信号经一个时钟周期的延迟得到，即地址a_w,X与对应的数据在完成差分运算后，增量存储器写地址的计算方式为： 对应的写使能信号由信号经一个时钟周期的延迟得到，即

(3)伪码频谱存储单元

本发明实施例中，伪码频谱存储单元3包括数据位宽为2ω_X、存储深度为N/2的第一存储器，伪码频谱存储单元3利用第一存储器存储本地伪码的频谱数据S(i),i＝0,1,…,N/2。频谱数据S(i),i＝0,1,…,N/2的实部和虚部位宽均为ω_X比特，具体的获取方式如下：长度为K的伪码序列经倍采样后补零至N点，再进行N点FFT变换；由于实信号的频谱对称特性，前一半和后一半FFT变换结果相同，只将前N/2个变换结果顺次写入第一存储器中。

(4)加权系数存储单元

本发明实施例中，加权系数存储单元4包括数据位宽为ω_X、存储深度为W的第二存储器，加权系数存储单元4利用第二存储器存储加权系数；其中，W个系数构成W-1阶、量化位宽为ω_X、通带截止频率为π/B的数字滤波器，W为2的整数次幂，且W＜＜N；为了保证伪码快速捕获性能，数字滤波器在通带范围内需具备良好增益一致性，并在满足W＜＜N的情况下，减少数字滤波器过渡带宽；其中，通过对序列补零，以保证W取值为2的整数次幂。

(5)数据读取单元

本发明实施例中，在数据读取单元5中，伪码频谱存储单元读地址和加权系数存储单元读地址均利用数据缓存单元读地址获取。

具体地，在数据读取阶段，设定地址用于读取基准存储器0⁺和标号为1至p/2-1的增量存储器，地址用于读取基准存储器0^-和标号为-1至-p/2的增量存储器，则地址计算方式为：

其中，I表示快速捕获装置的迭代计算次数，对应的多普勒搜索范围为：

I的初值设置为0，并随着迭代次数逐渐递增，参数τ为与N互素的正整数。

为了保证系统捕获效果，本发明实施例中，参数τ的生成方式具体如下：

a1：取则τ₀为奇数且与N互素；

a2：取则为奇数且与N互素；

a3：取τ_j＝h_jτ₀，其中h_j＜B/2且h_j与B和N互素，则τ_j与N互素；

a4：取则为奇数且与N互素；

a5：对于以上得到的可加上或减去一个远小于τ₀的偶随机数，来增加τ的候选取值个数。

本发明实施例中，用T表示参数τ所有候选取值构成的集合，由于参数B为B点IFFT计算单元7的运算长度，B为2的整数次幂，故参数h_j只需为小于B/2的奇数即可。

进一步地，本发明实施例中，伪码频谱存储单元读地址a_r,S(i)基于数据缓存单元读地址a_r,X(i)得到，其产生方式为：a_r,S(i)＝min{a_r,X(i),N-a_r,X(i)-1}(式10)，加权系数存储单元读地址产生方式为：

基于上述的地址生产方案，如附图5所示，本发明实施例提供了一种数据读取单元5的具体电路结构，该数据读取单元5的工作时钟f_proc＝λ·f_base，与数据缓存单元2的内部工作时钟相同。具体地，参照附图5，在读地址产生使能信号有效(为高电平)期间，log₂ W比特累加器以1为步进持续累加，log₂ W比特累加器前log₂ B位和其余log₂ W-log₂ B位求和后作为加权系数存储单元读地址a_r,F(i)；同时，log₂ W比特累加器前后两部分数据分别与参数τ相乘，取各自结果的低log₂ N位求和得到数据缓存单元读地址a_r,X(i)；将N-1与a_r,X(i)相减，并通过比较器选取相减结果与a_r,X(i)中的较小值输出，作为伪码频谱存储单元读地址a_r,S(i)。其中，所有的读地址共用同一读使能信号，该信号由读地址产生使能信号经一个时钟周期延迟得到。此外，参数τ的候选集经过离线计算并缓存在FIFO(First Input FirstOutput)存储器中，在读地址产生使能信号上升沿触发下，FIFO依次输出缓存的参数τ用于地址计算，同时输出参数与伪随机数相加后重新写入FIFO，使得FIFO中可用参数个数保持不变。

(6)数据处理单元

本发明实施例中，数据处理单元6用于计算B点IFFT计算单元7的输入序列，具体地，B点IFFT计算单元7的输入序列采用式12计算获取；

其中，X[a_r,X(i)+mδ],m＝-p/2,…,0,…,p/2-1为数据处理单元6基于数据缓存单元读地址从数据缓存单元2读取p个并行数据，S[a_r,S(i)]为数据处理单元6基于伪码频谱存储单元读地址从伪码频谱存储单元3读取的频谱数据，F[a_r,F(i)]为数据处理单元6基于加权系数存储单元读地址从加权系数存储单元读取的加权系数，a_r,X(i)为数据缓存单元读地址，a_r,S(i)为伪码频谱存储单元读地址，a_r,F(i)为加权系数存储单元读地址，B为B点IFFT计算单元7的运算长度，B为2的整数次幂，δ为多普勒频率搜索步进与FFT频率分辨率的比值取整后的结果；输入序列Y_m(k),k＝0,1,…,B-1与m倍多普勒频率搜索步进相对应。

基于上述的获取方案，如附图6所示，本发明实施例提供了一种数据处理单元6的具体电路结构，该数据处理单元6的工作时钟f_proc＝λ·f_base，与数据缓存单元2的内部工作时钟相同。具体地，参照附图6，数据缓存单元2的并行输出数据首先与伪码频谱存储单元3、加权系数存储单元4的输出数据相乘，然后与寄存器中的数据相加并重新写入寄存器；同时，位宽为log₂(W/B)比特的计数器在数据使能有效期间持续计数，当计数器计满时将寄存器清零并输出缓存结果，寄存器的并行输出的p路并行数据经过并串转换后送至B点IFFT计算单元7。其中，并串转换模块以时钟运行，当pB/W＞1时，其工作时钟高于f_proc。

(7)B点IFFT计算单元

本发明实施例中，B点IFFT计算单元7用于计算序列Y_m(0),Y_m(1),…,Y_m(B-1)的B点IFFT变换结果y_m(0),y_m(1),…,y_m(B-1)，其工作时钟与数据处理单元6内的并串转换模块相同，也为通过对输入数据取共轭，再对FFT计算结果取共轭，IFFT运算可通过FFT来实现。

由于序列{Y_m(k)},m＝-p/2,…,0,…,p/2-1在数据处理单元6内并行计算，经过并串转换后p路数据将以时间交织的方式排列，其排列次序为Y_-p/2(0),…,Y_p/2-1(0),Y_-p/2(1),…,Y_p/2-1(1),…,Y_-p/2(B-1),…,Y_p/2-1(B-1)。为了便于处理交织数据，如附图7所示，本发明实施例提供了一种B点IFFT计算单元7的具体电路结构。具体地，参照附图7，B点IFFT计算单元7采用单路延迟反馈结构，单路延迟反馈结构包括log₂ B级计算单元，B为2的整数次幂，log₂ B级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器(MUX)；移位寄存器的长度为Bp/2^k，只读存储器内存储的旋转因子以1/p的时钟速率读取，用于对蝶形运算结果进行加权。

具体地，移位寄存器用于缓存输入计算单元的输入数据；Radix-2蝶形运算器由复数加法器和复数减法器配合构成，Radix-2蝶形运算器用于对计算单元的输入数据进行蝶形运算；只读存储器用于存储旋转因子；复数乘法器利用旋转因子对蝶形运算结果进行旋转因子加权，并将处理后的蝶形运算结果送至下一级计算单元；数据选择器包括两个，两个数据选择器中一个用于控制进入移位寄存器的输入数据，另一个用于控制进入复数乘法器的蝶形运算结果。

其中，数据流在B点IFFT计算单元7中某一级计算单元的具体处理流程如下：首先，某一级计算单元的输入数据在数据选择器的控制下进入移位寄存器进行缓存；当输入数据填满移位寄存器后，移位寄存器内的缓存数据开始移出，与当前的输入数据一并送至Radix-2蝶形运算器进行蝶形运算，待完成蝶形运算后，将蝶形运算求和结果进行旋转因子加权后送至下一级计算单元，将蝶形运算相减结果反馈回移位寄存器进行缓存；当蝶形运算相减结果填满移位寄存器后，开始接收新的输入数据作为移位寄存器输入，同时蝶形运算相减结果移出移位寄存器，并送至复数乘法器进行旋转因子加权，而后再送至下一级计算单元。

本发明实施中，B点IFFT计算单元7的最后一级计算单元的计算结果不进行次序变换，IFFT计算结果{y_m(n)}仍为倒序位，且不同序列的数据仍按时间交织方式排列。

(8)码相位与多普勒估计单元

本发明实施例中，采用如下方式进行码相位与多普勒估计。

首先，B点IFFT计算单元7的串行输出数据取模平方并进行1路至p路的串并转换，完成数据的时间解交织；每条支路的峰值表示固定多普勒频率并遍历所有码相位取值的条件下，接收序列与本地序列所能达到的最大互相关值，且该结果与参数τ无关；则，p条支路最大峰值对应的多普勒频率为当前搜索范围下的最优多普勒估计。

进一步地，在实际系统中，由于伪码速率远大于多普勒频移，故码相位和多普勒频率对互相关峰值的耦合影响可以忽略不计，即两者看作相互独立。由此，多普勒频率的设置不会对码相位估计造成影响，可以任选p条支路中的一路来估计码相位。

具体地，设定j_max∈{0,1,…,B-1}为所选支路的峰值对应的数据序号，τ^-1为参数τ的算术逆，满足τ·τ^-1modN＝1。按如下方式进行码相位和多普勒频率估计：

Z1)在τ＝τ₀，I＝0条件下，令参数l遍历N/B个取值{0,1,…N/B-1}，计算N/B个码相位候选值(j_max·N/B+l)·τ^-1modN并将其写入集合Λ，并统计各候选值的频数；

Z2)判断当前多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z3；否则，执行步骤Z6；

Z3)选取集合Τ中未被使用的元素作为τ，同时令I＝I+1，重新读取数据执行IFFT运算并确定j_max，利用τ、I和j_max，计算(j_max·N/B+l)·τ^-1modN并将得到的码相位候选值记录在集合Λ中，合并相同候选值并更新频数；

Z4)判断此时多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z5；否则，执行步骤Z6；

Z5)判断多普勒搜索是否已覆盖整个预定频率搜索区间，若是，则将Λ中全部候选值及其频数全部清除，同时切换至数据缓存单元2的另一组存储阵列，返回步骤Z1利用缓存的新输入数据重新开始捕获；否则，返回步骤Z3；

Z6)将最大峰值对应的多普勒频率作为多普勒估计值输出，保持I不变，选取集合T中未被使用的元素作为τ，重新读取数据完成IFFT计算并确定j_max，在τ与j_max下，计算(j_max·N/B+l)·τ^-1modN并将码相位候选值记入集合Λ，合并Λ中的相同候选值并更新频数；并重复执行步骤Z6，直到最大频数唯一或达到给定的数值门限，将最大频数对应的码相位候选值作为码相位估计结果输出。

基于上述的码相位与多普勒估计方式，如附图8所示，本发明实施例提供了一种码相位与多普勒估计单元8的具体电路结构，该码相位与多普勒估计单元8中，模平方计算模块和串并转换模块的工作时钟为与B点IFFT计算单元7的工作时钟相同；同时，由于串并转换操作会降低数据速率，该码相位与多普勒估计单元8中的其余电路的工作时钟为f_proc。

参照附图8，在本发明实施例中，p条支路并行搜索最大峰值来估计多普勒频率，并且以第1条支路得到的j_max用于码相位估计。由于每次更新参数τ或I，从开始读取缓存数据到确定j_max需要经历W个时钟周期，且基于原参数会计算得到N/B个码相位候选值。

其中，为了保证新的j_max生成后，原参数对应的码相位候选值全部处理完毕，码相位候选值的计算以条支路并行执行。本发明实施例中，频数存储器组包括个第三存储器，第三存储器的数据位宽为ω_f，其中第三存储器用于记录码相位候选值对应的频数，并行生成的码相位候选值通过低位来从频数存储器组中选定第三存储器，并将其余比特位作为第三存储器的读写地址；当时，且由于N、B和W均为2的整数次幂，第三存储器个数N/BW为偶数。另一方面，由于τ^-1作为参数τ的算术逆始终为奇数，其奇偶性与第三存储器个数不同，则同一时刻生成的个码相位候选值将与个第三存储器构成一一映射关系，能够避免数据访问冲突。

进一步地，在基于码相位候选值转换生成的物理地址，首先读取第三存储器得到的各候选值原先的频数，将其加1后再存回原地址；同时从更新后的频数中选出最大值与记录的频数历史最大值比较，若频数历史最大值小于当前最大值，则将频数历史最大值用当前最大值替换，并更新相应的码相位候选值；最后，将频数历史最大值对应的码相位候选值输出，作为码相位估计结果，从而完成码相位估计。

此外，本发明实施例还提供了一种利用上述的扩频信号伪码快速捕获装置实施的扩频信号伪码快速捕获方法，该方法包括如下步骤：

1)N点FFT计算单元1接收下变频的复基带数据，N点FFT计算单元1对复基带数据进行FFT运算，并将运算结果送至数据缓存单元2进行存储；

2)待FFT运算结果全部进入数据缓存单元2缓存完毕后，数据读取单元5同时读取数据缓存单元2、伪码频谱存储单元3和加权系数存储单元4内的数据，并将读取的数据送至数据处理单元6，且该过程采用频域混合降采样过程；

3)数据处理单元6对接收到的数据进行处理，并将处理结果送至B点IFFT计算单元7；

4)B点IFFT计算单元7对数据处理单元6输出的混合降采样数据进行IFFT变换，以得到等效时域序列；

5)码相位与多普勒估计单元8基于等效时域序列进行码相位与多普勒估计，并根据估计结果调整数据读取单元5的地址产生方式，使数据读取单元5重新读取数据以得到新的等效时域序列，通过多次迭代计算，直到码相位与多普勒估计结果达到预设要求。

可见，本发明实施例提供的扩频信号伪码快速捕获装置及捕获方法采用频域混合降采样联合并行捕获方法，接收的扩频信号与本地伪码的互相关运算结果为能量集中的相关峰，通过对互相关序列对应的频域序列进行混合降采样，能够以较低的计算代价快速估计出相关峰的位置，无需计算所有的互相关结果；且只需一个N点FFT计算单元1和一个B点IFFT计算单元7，能够以低硬件开销实现对码相位和载波频率的二维并行搜索，显著缩短伪码捕获时间。

具体地，本发明实施例提供的扩频信号伪码快速捕获装置及捕获方法只需一个N点FFT计算单元1和一个B点IFFT计算单元7，且B＜＜N，所需的计算资源开销较低；该捕获装置需要消耗存储资源为9Nω_X+4(p-1)Nω_Δ+2Wω_X+Nω_f比特，但由于差分结果的数据位宽ω_Δ、码相位频数的数据位宽ω_Δ均远小于FFT和IFFT计算结果实部和虚部的数据位宽ω_X，且只有差分数据的存储开销正比于p，因而在p＞2的条件下，随着p的增加，存储开销不会成正比倍数增长；进一步地，本发明实施例提供的捕获装置要搜索完Q个多普勒频率和N个码相位，其处理时延为2WQ/p个时钟周期，由于W远小于FFT变换长度N，故处理时延明显缩短；此外，当本发明实施例提供的捕获装置要实现对接收数据的流处理，其所需的处理时钟频率f_proc只需为基带采样时钟频率f_base的2Q/p·W/N倍。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。此外，本文中“前”、“后”、“左”、“右”、“上”、“下”均以附图中表示的放置状态为参照。

最后应说明的是：以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种扩频信号伪码快速捕获装置，其特征在于，所述捕获装置包括：N点FFT计算单元(1)、数据缓存单元(2)、伪码频谱存储单元(3)、加权系数存储单元(4)、数据读取单元(5)、数据处理单元(6)、B点IFFT计算单元(7)、以及码相位与多普勒估计单元(8)；

所述N点FFT计算单元(1)用于求解接受到的复基带信号所对应的频谱，并将计算结果送至所述数据缓存单元(2)；

所述数据缓存单元(2)用于接收所述N点FFT计算单元(1)连续输出的计算结果及相关变量，并产生多个频谱数值，所述数据缓存单元(2)将多个所述频谱数值送至所述数据处理单元(6)；

所述伪码频谱存储单元(3)用于存储本地伪码的频谱数据；

所述加权系数存储单元(4)用于存储加权系数；

所述数据读取单元(5)用于产生数据缓存单元读地址、伪码频谱存储单元读地址和加权系数存储单元读地址；

所述数据处理单元(6)基于所述数据缓存单元读地址从所述数据缓存单元(2)读取多个所述频谱数值、基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元(3)读取所述本地伪码的频谱数据、以及基于所述加权系数存储单元读地址从所述加权系数存储单元读取所述加权系数，并利用所述频谱数值、所述本地伪码的频谱数据和所述加权系数计算得到所述B点IFFT计算单元(7)的输入序列，并将所述输入序列送至所述B点IFFT计算单元(7)；

所述B点IFFT计算单元(7)用于计算所述输入序列的IFFT变换结果，并将所述变换结果送至所述码相位与多普勒估计单元(8)；

所述码相位与多普勒估计单元(8)用于确定并输出多普勒频率估计值和码相位估计值。

2.根据权利要求1所述的扩频信号伪码快速捕获装置，其特征在于，所述N点FFT计算单元(1)采用单路延迟反馈串行流水线结构，所述单路延迟反馈串行流水线结构包括log₂ N级计算单元，N为2的整数次幂；

所述log₂ N级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器，1≤k＜log₂ N；

所述移位寄存器的长度为N/2^k，所述移位寄存器用于缓存输入所述N点FFT计算单元(1)的输入数据；

所述Radix-2蝶形运算器由复数加法器和复数减法器配合构成，所述Radix-2蝶形运算器用于对所述N点FFT计算单元(1)的输入数据进行蝶形运算；

所述只读存储器用于存储旋转因子；

所述复数乘法器利用所述旋转因子对蝶形运算结果进行旋转因子加权，并将处理后的蝶形运算结果送至下一级计算单元；

所述数据选择器包括两个，两个所述数据选择器中一个用于控制进入所述移位寄存器的输入数据，另一个用于控制进入所述复数乘法器的蝶形运算结果。

3.根据权利要求2所述的扩频信号伪码快速捕获装置，其特征在于，所述数据缓存单元(2)包括存储阵列、地址生成模块、数据差分模块和数据恢复模块；

所述存储阵列包括两组，每组所述存储阵列包括p+1个深度为N的存储器，p+1个所述存储器包括两个基准存储器和p-1个增量存储器，两组所述存储阵列采用乒乓策略进行控制，用于保证两组所述存储阵列处于不同工作模式，以实现对新计算结果缓存和原计算结果处理的并行执行；

所述地址生成模块用于在所述N点FFT计算单元(1)的输出使能的驱动下，产生所述存储阵列的读/写地址和控制信号，以对所述存储阵列进行控制；

所述数据差分模块用于所述N点FFT计算单元(1)的输出数据和所述存储阵列的数据的差分计算；

所述数据恢复模块根据所述存储阵列的并行输出数据，将基准存储器的读取结果叠加不同的差分数据，获取多个所述频谱数值，并将多个所述频谱数值送至所述数据处理单元(6)。

4.根据权利要求3所述的扩频信号伪码快速捕获装置，其特征在于，所述伪码频谱存储单元(3)包括数据位宽为2ω_X、存储深度为N/2的第一存储器，所述伪码频谱存储单元(3)利用所述第一存储器存储所述本地伪码的频谱数据。

5.根据权利要求4所述的扩频信号伪码快速捕获装置，其特征在于，所述加权系数存储单元(4)包括数据位宽为ω_X、存储深度为W的第二存储器，所述加权系数存储单元(4)利用所述第二存储器存储所述加权系数；其中，W为2的整数次幂，且W＜＜N。

6.根据权利要求5所述的扩频信号伪码快速捕获装置，其特征在于，在所述数据读取单元(5)中，所述伪码频谱存储单元读地址和所述加权系数存储单元读地址均利用所述数据缓存单元读地址获取。

7.根据权利要求6所述的扩频信号伪码快速捕获装置，其特征在于，所述B点IFFT计算单元(7)的输入序列采用式12计算获取；

其中，X[a_r,X(i)+mδ],m＝-p/2,…,0,…,p/2-1为所述数据处理单元(6)基于所述数据缓存单元读地址从所述数据缓存单元(2)读取p个并行数据，S[a_r,S(i)]为所述数据处理单元(6)基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元(3)读取的频谱数据，F[a_r,F(i)]为所述数据处理单元(6)基于所述加权系数存储单元读地址从所述加权系数存储单元读取的加权系数，a_r,X(i)为所述数据缓存单元读地址，a_r,S(i)为所述伪码频谱存储单元读地址，a_r,F(i)为所述加权系数存储单元读地址，B为所述B点IFFT计算单元(7)的运算长度，B为2的整数次幂，δ为多普勒频率搜索步进与FFT频率分辨率的比值取整后的结果；

所述输入序列Y_m(k),k＝0,1,…,B-1与m倍多普勒频率搜索步进相对应。

8.根据权利要求7所述的扩频信号伪码快速捕获装置，其特征在于，所述B点IFFT计算单元(7)采用单路延迟反馈结构，所述单路延迟反馈结构包括log₂ B级计算单元，B为2的整数次幂。

9.根据权利要求8所述的扩频信号伪码快速捕获装置，其特征在于，所述码相位与多普勒估计单元(8)按如下方式进行码相位和多普勒频率估计：

Z1)在τ＝τ₀，I＝0条件下，令参数l遍历N/B个取值{0,1,…N/B-1}，计算N/B个码相位候选值(j_max·N/B+l)·τ^-1mod N并将其写入集合Λ，并统计各候选值的频数；

Z2)判断当前多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z3；否则，执行步骤Z6；

Z3)选取集合Τ中未被使用的元素作为τ，同时令I＝I+1，重新读取数据执行IFFT运算并确定j_max，利用τ、I和j_max，计算(j_max·N/B+l)·τ^-1mod N并将得到的码相位候选值记录在集合Λ中，合并相同候选值并更新频数；

Z4)判断此时多普勒搜索范围内最大峰值是否超过预设门限，若否，执行步骤Z5；否则，执行步骤Z6；

Z5)判断多普勒搜索是否已覆盖整个预定频率搜索区间，若是，则将Λ中全部候选值及其频数全部清除，同时切换至所述数据缓存单元(2)的另一组存储阵列，返回步骤Z1利用缓存的新输入数据重新开始捕获；否则，返回步骤Z3；

Z6)将最大峰值对应的多普勒频率作为多普勒估计值输出，保持I不变，选取集合T中未被使用的元素作为τ，重新读取数据完成IFFT计算并确定j_max，在τ与j_max下，计算(j_max·N/B+l)·τ^-1mod N并将码相位候选值记入集合Λ，合并Λ中的相同候选值并更新频数；重复执行步骤Z6，直到最大频数唯一或达到给定的数值门限，将最大频数对应的码相位候选值作为码相位估计结果输出；

其中，τ为与N互素的正整数，T表示参数τ所有候选取值构成的集合，j_max∈{0,1,…,B-1}为B点IFFT计算单元(7)的支路的峰值对应的数据序号，τ^-1为参数τ的算术逆，I表示扩频信号伪码快速捕获装置的迭代计算次数。

10.一种利用如权利要求1至9中任一项所述的扩频信号伪码快速捕获装置实施的扩频信号伪码快速捕获方法，其特征在于，所述方法包括：

1)所述N点FFT计算单元(1)接收下变频的复基带数据，所述N点FFT计算单元(1)对所述复基带数据进行FFT运算，并将运算结果送至所述数据缓存单元(2)进行存储；

2)待FFT运算结果全部进入所述数据缓存单元(2)缓存完毕后，所述数据读取单元(5)同时读取所述数据缓存单元(2)、所述伪码频谱存储单元(3)和所述加权系数存储单元(4)内的数据，并将读取的数据送至所述数据处理单元(6)，且数据处理的过程采用频域混合降采样过程；

3)所述数据处理单元(6)对接收到的数据进行处理，并将处理结果送至B点IFFT计算单元(7)；

4)所述B点IFFT计算单元(7)对所述数据处理单元(6)输出的混合降采样数据进行IFFT变换，以得到等效时域序列；

5)所述码相位与多普勒估计单元(8)基于所述等效时域序列进行码相位与多普勒估计，并根据估计结果调整所述数据读取单元(5)的地址产生方式，使所述数据读取单元(5)重新读取数据以得到新的等效时域序列，通过多次迭代计算，直到码相位与多普勒估计结果达到预设要求。