CN109872991A - 静电放电保护电路和包括其的集成电路 - Google Patents

静电放电保护电路和包括其的集成电路 Download PDF

Info

Publication number
CN109872991A
CN109872991A CN201811473112.3A CN201811473112A CN109872991A CN 109872991 A CN109872991 A CN 109872991A CN 201811473112 A CN201811473112 A CN 201811473112A CN 109872991 A CN109872991 A CN 109872991A
Authority
CN
China
Prior art keywords
electric power
power rail
trigger
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811473112.3A
Other languages
English (en)
Other versions
CN109872991B (zh
Inventor
张成必
金昌洙
金汉求
梁文硕
全暻基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109872991A publication Critical patent/CN109872991A/zh
Application granted granted Critical
Publication of CN109872991B publication Critical patent/CN109872991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

提供了一种静电放电(ESD)保护电路和一种集成电路。所述ESD保护电路包括：暂态检测电路，被配置为基于第一电力轨上的电压的电压变化速率生成动态触发信号；电压检测电路，被配置为基于第一电力轨上的电压生成静态触发信号；触发器电路，被配置为基于动态触发信号和静态触发信号生成放电控制信号；以及主放电电路，被配置为基于放电控制信号从第一电力轨向第二电力轨释放电荷。

Description

静电放电保护电路和包括其的集成电路
本申请要求于2017年12月5日提交到韩国知识产权局(KIPO)的第10-2017-0166249号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
与示例实施例一致的方法和设备总体上涉及半导体集成电路，更具体地，涉及静电放电(ESD)保护电路以及包括该ESD保护电路的集成电路。
背景技术
诸如移动装置的电子装置包括各种半导体集成电路。随着半导体集成电路缩小，增强的静电放电(ESD)保护对于半导体集成电路变得越来越重要。ESD保护电路可以用于保护半导体芯片或电路免受与静电引起的放电现象有关的损伤。例如，由于静电，会在电路的分离的部分之间施加比电路的给定的击穿电压高的电压。在这种情况下，电路会被由这样的高静电电压引起的大电流损坏。例如，在包括金属-氧化物-半导体(MOS)晶体管的半导体装置中，如果高静电电压瞬间施加到与输入电路或输出电路连接的输入/输出(I/O)垫(pad，或称为“焊盘”)，则MOS晶体管的栅极绝缘层会被高静电电压损坏或破坏。
发明内容
示例实施例提供了能够通过ESD事件有效地释放电荷的静电放电(ESD)保护电路和包括该ESD保护电路的集成电路。
根据示例实施例的一方面，提供了一种静电放电保护电路(ESD保护电路)，所述ESD保护电路包括：暂态检测电路，被配置为基于第一电力轨上的电压的电压变化速率生成动态触发信号；电压检测电路，被配置为基于第一电力轨上的电压生成静态触发信号；触发器电路，被配置为基于动态触发信号和静态触发信号生成放电控制信号；以及主放电电路，被配置为基于放电控制信号从第一电力轨向第二电力轨释放电荷。
根据另一示例实施例的一方面，提供了一种静电放电保护电路(ESD保护电路)，所述ESD保护电路包括：暂态检测电路，连接在第一电力轨和第二电力轨之间，暂态检测电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率时激活动态触发信号；电压检测电路，连接在第一电力轨和第二电力轨之间，电压检测电路被配置为在第一电力轨上的电压高于参考电压时激活静态触发信号；触发器电路，连接在第一电力轨和第二电力轨之间，触发器电路被配置为在动态触发信号和静态触发信号两者被激活时激活放电控制信号；以及主放电电路，连接在第一电力轨和第二电力轨之间，主放电电路被配置为响应于被激活的放电控制信号从第一电力轨向第二电力轨释放电荷。
根据又一示例实施例的一方面，提供了一种集成电路，所述集成电路包括：内部电路，连接在第一电力轨和第二电力轨之间；以及静电放电保护电路(ESD保护电路)，连接在第一电力轨和第二电力轨之间，ESD保护电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率并且第一电力轨上的电压高于参考电压时从第一电力轨向第二电力轨释放电荷。
附图说明
通过下面结合附图的详细描述，本公开的示例实施例将被更清楚地理解。
图1是示出根据示例实施例的静电放电(ESD)保护电路的框图。
图2是示出根据示例实施例的ESD保护电路的电路图。
图3和图4是用于描述根据示例实施例的图2的ESD保护电路的触发操作的图。
图5和图6是示出根据示例实施例的ESD保护电路的电路图。
图7是示出包括在根据示例实施例的ESD保护电路中的电压检测电路的二极管的特性的图。
图8和图9是包括在根据示例实施例的ESD保护电路中的电压检测电路的二极管的剖视图。
图10和图11是示出根据示例实施例的ESD保护电路的电路图。
图12是示出使用RC触发的ESD保护电路的电路图。
图13是用于描述根据示例实施例的ESD保护电路的放电能力的图。
图14是示出根据示例实施例的集成电路的图。
图15是示出根据示例实施例的ESD保护的方法的流程图。
图16和图17是示出根据示例实施例的半导体封装件的图。
图18是示出根据示例实施例的移动装置的框图。
具体实施方式
在下文中，将参照附图更充分地描述各种示例实施例，在附图中，示出了示例实施例的方面。在附图中，同样的标号始终指示同样的元件。可以省略重复的描述。
图1是示出根据示例实施例的静电放电(ESD)保护电路的框图。
参照图1，ESD保护电路1000包括暂态检测电路(TSDC)100、电压检测电路(VDC)200、触发器电路(TRC)300和主放电电路(MDC)400。
暂态检测电路100连接在第一电力轨PRL1和第二电力轨PRL2之间，暂态检测电路100基于第一电力轨PRL1上的电压的电压变化速率生成动态触发信号DTR。
电压检测电路200连接在第一电力轨PRL1和第二电力轨PRL2之间，电压检测电路200基于第一电力轨上的电压生成静态触发信号STR。
第一电压VDD施加到第一电力轨PRL1，第二电压VSS施加到第二电力轨PRL2。在一些示例实施例中，第一电压VDD可以是电源电压，第二电压VSS可以是地电压。这里，“电压变化速率”指相对于单位时间的电压变化，即，电压对时间的微分。
触发器电路300连接在第一电力轨PRL1和第二电力轨PRL2之间，触发器电路300基于动态触发信号和静态触发信号生成放电控制信号DCS。主放电电路400连接在第一电力轨PRL1和第二电力轨PRL2之间，主放电电路400响应于放电控制信号DCS的激活从第一电力轨PRL1向第二电力轨PRL2释放电荷。
如将在下面描述的，触发器电路300可以在动态触发信号DTR和静态触发信号STR两者被激活时激活放电控制信号DCS。主放电电路400可以响应于放电控制信号DCS的激活从第一电力轨PRL1向第二电力轨PRL2释放电荷。
暂态检测电路100可以在第一电力轨PRL1上的电压的电压变化速率高于参考速率时激活动态触发信号DTR，电压检测电路200可以在第一电力轨PRL1上的电压高于参考电压时激活静态触发信号STR。换言之，暂态检测电路100可以在第一电力轨PRL1上的电压快速升高时激活动态触发信号DTR，电压检测电路200可以在第一电力轨PRL1上的电压高时激活静态触发信号STR。
如此，即使在具有短上升时间和高峰值电流的ESD事件的情况下，根据示例实施例的ESD保护电路和集成电路也可以快速地执行放电操作以保护内部电路。另外，可以通过仅在暂态下执行放电操作来防止由于误触发引起的漏电流，以降低功耗。
图2是示出根据示例实施例的ESD保护电路的电路图。
参照图2，ESD保护电路1001包括暂态检测电路101、电压检测电路201、触发器电路301和主放电电路401。
触发器电路301可以包括第一触发器晶体管TT1、第二触发器晶体管TT2和触发器电阻器RT。第一触发器晶体管TT1连接在第一电力轨PRL1和第一触发器节点NT1之间，第一触发器晶体管TT1具有连接到动态检测节点ND以接收动态触发信号DTR的栅电极。第二触发器晶体管TT2连接在第一触发器节点NT1和对应于放电控制信号DCS的第二触发器节点NT2之间，第二触发器晶体管TT2具有连接到静态检测节点NS以接收静态触发信号STR的栅电极。触发器电阻器RT连接在第二触发器节点NT2和第二电力轨PRL2之间。
如图2中所示，第一触发器晶体管TT1可以实现为p沟道金属氧化物半导体(PMOS)晶体管，第二触发器晶体管TT2可以实现为n沟道金属氧化物半导体(NMOS)晶体管。在这种情况下，暂态检测电路101可以通过如图2中所示的RC组合来检测第一电力轨PRL1的暂态。
暂态检测电路101可以包括动态检测电阻器RD和动态检测电容器CD。动态检测电阻器RD连接在第一电力轨PRL1和对应于动态触发信号DTR的动态检测节点ND之间。动态检测电容器CD连接在动态检测节点ND和第二电力轨PRL2之间。
如果动态检测电容器CD的电压为Vo并且第一电力轨PRL1的电压为V，则动态检测电容器上所充的电荷Q和第一触发器晶体管TT1的栅极-源极电压Vgs1可以由如下所示的表达式1和表达式2来表示，其中，C表示动态检测电容器CD的电容，ID表示流经动态检测电阻器RD的充电电流，RD表示动态检测电阻器RD的电阻。
表达式1
Q＝C×Vo
表达式2
Vgs1＝V-Vo＝ID×RD
从表达式1和表达式2消除Vo，得到下面的表达式3。
表达式3
Q＝C×(V-ID×RD)
将表达式3的两侧相对于时间“t”进行微分，得到下面的表达式4。
表达式4
ID＝dQ/dt＝C×(dV/dt)-C×RD×(dID/dt)
因此，由流经动态检测电阻器RD的充电电流ID引起的电压降ID×RD可以由表达式5表示。
表达式5
ID×RD＝C×RD×(dV/dt)-C×RD×RD×(dID/dt)
可以求解表达式5的微分方程以定量地确定电压降ID×RD，但是可以定性地理解的是，电压降ID×RD随着电压变化速率dV/dt增大而增大。
当第一电力轨PRL1的电压变化速率dV/dt高于参考速率时，可以激活动态触发信号DTR。这里，“激活动态触发信号DTR”可以表示动态触发信号DTR具有可以使第一触发器晶体管TT1导通的电压电平。当第一触发器晶体管TT1的栅极-源极电压Vgs1大于第一触发器晶体管TT1的阈值电压时，第一触发器晶体管TT1可以导通。尽管没有确切求解出第一触发器晶体管TT1的阈值电压与参考速率之间的关系，但是将容易地理解的是，参考速率随着第一触发器晶体管TT1的阈值电压增大而增大。
如图2中所示，当第一触发器晶体管TT1为PMOS晶体管时，第一触发器晶体管可以在由流经动态检测电阻器RD的充电电流ID引起的电压降ID×RD大于第一触发器晶体管TT1的阈值电压时导通。电压降ID×RD对应于第一触发器晶体管TT1的栅极-源极电压。结果，第一触发器晶体管TT1可以在电压变化速率dV/dt高于预定参考速率时导通。
电压检测电路201可以包括二极管电路221和静态检测电阻器RS。二极管电路221连接在第一电力轨PRL1和与静态触发信号STR对应的静态检测节点NS之间。二极管电路221可以包括二极管230，二极管230具有连接到第一电力轨PRL1的阳电极和连接到静态检测节点NS的阴电极。静态检测电阻器RS连接在静态检测节点NS和第二电力轨PRL2之间。
当第一电力轨PRL1上的电压大于参考电压时，可以激活静态触发信号STR。这里，“激活静态触发信号STR”可以表示静态触发信号STR具有可以导通第二触发器晶体管TT2的电压电平。参考电压在二极管电路221中的二极管230两端的电压变为等于二极管230的扩散电压时与第一电力轨PRL1上的电压对应。
当第一电力轨PRL1上的电压大于参考电压时，正向电流IS流经二极管230和静态检测电阻器RS。第二触发器晶体管TT2可以在第二触发器晶体管TT2的栅极-源极电压Vgs2大于第二触发器晶体管TT2的阈值电压时导通。
如图2中所示，当第二触发器晶体管TT2为NMOS晶体管时，第二触发器晶体管TT2的栅极-源极电压Vgs2可以由表达式6表示，其中，RS表示静态检测电阻器RS的电阻，RT表示触发器电阻器RT的电阻，IT表示流经触发器电阻器RT的触发器电流。
表达式6
Vgs2＝IS×RS-IT×RT
第二触发器晶体管TT2可以在第二触发器晶体管TT2的栅极-源极电压Vgs2大于第二触发器晶体管TT2的阈值电压时导通。可以设计电路使得正向电流IS足够高，因此，第二触发器晶体管TT2可以在第一电力轨PRL1上的电压大于参考电压时导通。换言之，第二触发器晶体管TT2可以在电流流经二极管电路221时导通。
主放电电路401可以包括放电晶体管TM。放电晶体管TM连接在第一电力轨PRL1和第二电力轨PRL2之间，放电晶体管TM具有连接到第二触发器节点NT2以接收放电控制信号DCS的栅电极。放电晶体管TM可以具有相对大的尺寸以确保足够的放电能力。
当动态触发信号DTR和静态触发信号STR两者被激活时，可以激活放电控制信号DCS。这里，“激活放电控制信号DCS”可以表示放电控制信号DCS具有可以使放电晶体管TM导通的电压电平。当放电控制信号DCS被激活时，主放电电路401可以从第一电力轨PRL1向第二电力轨PRL2释放电荷。
当动态触发信号DTR和静态触发信号STR两者被激活时，第一触发器晶体管TT1和第二触发器晶体管TT2两者可以导通，并且触发器电流IT可以流经触发器电阻器RT。
如图2中所示，当放电晶体管TM为NMOS晶体管时，放电晶体管TM的栅极-源极电压Vgs3可以由表达式7表示，其中，RT表示触发器电阻器RT的电阻。
表达式7
Vgs3＝IT×RT
放电晶体管TM可以在放电晶体管TM的栅极-源极电压Vgs3大于放电晶体管TM的阈值电压时导通。
在一些示例实施例中，可以设计电路使得与第二触发器晶体管TT2的漏电极对应的第二触发器节点NT2的电容足够大。在这种情况下，即使在第一触发器晶体管TT1截止后，触发器电流IT也可以流动一段时间，这增大了放电晶体管的导通时间以进一步增强ESD保护电路1001的性能。
图3和图4是用于描述根据示例实施例的图2的ESD保护电路的触发操作的图。
图3示出了第一电力轨PRL1上的电压VDD从第一电压电平V1至第二电压电平V2的上升时间tRS1相对短的情况，图4示出了上升时间tRS2相对长的情况。换言之，图3的情况对应于相对高的电压变化速率(V2-V1)/tRS1，图4的情况对应于相对低的电压变化速率(V2-V1)/tRS2。
参照图2和图3，在时间点T11处，第一电力轨PRL1上的电压VDD开始升高，充电电流ID流经动态检测电阻器RD。充电电流ID的大小I1大于与上述参考速率对应的参考电流Ir，因此，第一触发器晶体管TT1可以导通。
在时间点T12处，第一电力轨PRL1上的电压VDD超过上述参考电压Vref，第二触发器晶体管TT2导通，触发器电流IT流经触发器电阻器RT。因此，通过由于触发器电流IT的引起的电压降可以使放电晶体管TM导通，可以从时间点T12执行放电操作。
在时间点T13处，第一电力轨PRL1上的电压VDD从暂态改变为静态，充电电流ID停止流动，第一触发器晶体管截止。这里，“暂态”表示第一电力轨PRL1上的电压变化速率大于参考速率的状态。
如上所述，如果将第二触发器节点NT2的电容设计为足够大，则即使在第一触发器晶体管TT1截止的时间点T13后，触发器电流IT也可以流动达预定的持续时间。
如此，即使在具有短上升时间和高峰值电流的ESD事件的情况下，ESD保护电路1001和包括ESD保护电路1001的集成电路也可以快速地执行放电操作并且稳定地保护内部电路。
参照图2和图4，在时间点T21处，第一电力轨PRL1上的电压VDD开始升高，充电电流ID流经动态检测电阻器RD。充电电流ID的大小I2小于与上述参考速率对应的参考电流Ir，因此，第一触发器晶体管TT1不导通。
在时间点T22处，尽管第一电力轨PRL1上的电压VDD超过上述参考电压Vref，但是由于第一触发器晶体管TT1截止，所以第二触发器晶体管TT2不导通。因此，由于充电电流的大小I2小，所以在时间间隔T21至T23期间不产生触发器电流IT。放电晶体管TM保持截止状态，因此，主放电电路401不执行放电操作。
如此，ESD保护电路1001和包括ESD保护电路1001的集成电路可以通过仅在暂态下执行放电操作来防止由于误触发引起的漏电流以降低功耗。
图5和图6是示出根据示例实施例的ESD保护电路的电路图。图5和图6的构造与图2的构造相似，可以省略重复的描述。
参照图5，ESD保护电路1002包括暂态检测电路102、电压检测电路202、触发器电路302和主放电电路402。
触发器电路302可以包括第一触发器晶体管TT1、第二触发器晶体管TT2和触发器电阻器RT。第一触发器晶体管TT1连接在第一电力轨PRL1和第一触发器节点NT1之间，第一触发器晶体管TT1具有连接到动态检测节点ND以接收动态触发信号DTR的栅电极。第二触发器晶体管TT2连接在第一触发器节点NT1和对应于放电控制信号DCS的第二触发器节点NT2之间，第二触发器晶体管TT2具有连接到静态检测节点NS以接收静态触发信号STR的栅电极。触发器电阻器RT连接在第二触发器节点NT2和第二电力轨PRL2之间。
暂态检测电路102可以包括动态检测电阻器RD和动态检测电容器CD。动态检测电阻器RD连接在第一电力轨PRL1和对应于动态触发信号DTR的动态检测节点ND之间。动态检测电容器CD连接在动态检测节点ND和第二电力轨PRL2之间。
电压检测电路202可以包括二极管电路222和静态检测电阻器RS。二极管电路222连接在第一电力轨PRL1和与静态触发信号STR对应的静态检测节点NS之间。静态检测电阻器RS连接在静态检测节点NS和第二电力轨PRL2之间。
主放电电路402可以包括放电晶体管TM。放电晶体管TM连接在第一电力轨PRL1和第二电力轨PRL2之间，放电晶体管TM具有连接到第二触发器节点NT2以接收放电控制信号DCS的栅电极。
如图5中所示，二极管电路222可以包括正向地串联连接在第一电力轨PRL1和静态检测节点NS之间的多个二极管240和250。为了示出的方便，图2示出两个二极管240和250的非限制性示例，然而，示例实施例不限于此，二极管电路222可以包括串联连接的三个或更多个二极管。可以通过增大串联连接的二极管的数量来增大上述参考电压Vref。
参照图6，ESD保护电路1003包括暂态检测电路103、电压检测电路203、触发器电路303和主放电电路403。
触发器电路303可以包括第一触发器晶体管TT1、第二触发器晶体管TT2和触发器电阻器RT。第一触发器晶体管TT1连接在第一电力轨PRL1和第一触发器节点NT1之间，第一触发器晶体管TT1具有连接到动态检测节点ND以接收动态触发信号DTR的栅电极。第二触发器晶体管TT2连接在第一触发器节点NT1和对应于放电控制信号DCS的第二触发器节点NT2之间，第二触发器晶体管TT2具有连接到静态检测节点NS以接收静态触发信号STR的栅电极。触发器电阻器RT连接在第二触发器节点NT2和第二电力轨PRL2之间。
暂态检测电路103可以包括动态检测电阻器RD和动态检测电容器CD。动态检测电阻器RD连接在第一电力轨PRL1和对应于动态触发信号DTR的动态检测节点ND之间。动态检测电容器CD连接在动态检测节点ND和第二电力轨PRL2之间。
电压检测电路203可以包括二极管电路223和静态检测电阻器RS。二极管电路223连接在第一电力轨PRL1和与静态触发信号STR对应的静态检测节点NS之间。静态检测电阻器RS连接在静态检测节点NS和第二电力轨PRL2之间。
主放电电路403可以包括放电晶体管TM。放电晶体管TM连接在第一电力轨PRL1和第二电力轨PRL2之间，放电晶体管TM具有连接到第二触发器节点NT2以接收放电控制信号DCS的栅电极。
如图6中所示，二极管电路223可以包括齐纳二极管260，齐纳二极管260具有连接到第一电力轨PRL1的阴电极和连接到静态检测节点NS的阳电极。可以通过调节齐纳二极管260的击穿电压来控制上述参考电压Vref。
图7是示出包括在根据示例实施例的ESD保护电路中的电压检测电路的二极管的特性的图。
在图7中，水平轴表示施加到二极管的两端之间的偏压，竖直轴表示流经二极管的电流。通常，二极管是产生正向电流(即，从阳电极到阴电极的电流)的器件。二极管可以由PN结(即，具有空穴的p型半导体和具有电子的n型半导体之间的结)形成。通过空穴和电子的扩散在PN结的边界表面附近引起耗尽层，耗尽层的厚度受耗尽层的电场限制。如果施加正向偏压，则当正向偏压接近扩散电压VDF时，耗尽层逐渐消失并且正向电流突然增大。可以通过调节二极管的数量和二极管中的杂质密度来调节扩散电压VDF。通过调节扩散电压VDF，可以调节与第二触发器晶体管TT2的导通状态相关的上述参考电压。
当施加反向偏压时，在反向方向(即，从阴电极到阳电极的方向)上引起漏电流。如果反向偏压超过击穿电压VBD，则二极管的内部结构被破坏并产生雪崩电流。
齐纳二极管用于使用齐纳效应获得恒定电压，并且可以称为恒压二极管。此外，齐纳二极管由PN结形成，齐纳二极管可以包括比典型的二极管的杂质密度高的杂质密度。齐纳二极管可以提供与由杂质密度调节的击穿电压VBD对应的电流。通过调节击穿电压VBD，可以调节与第二触发器晶体管TT2的导通状态相关的上述参考电压。
在下文中，将参照图8和图9描述可应用到根据示例实施例的ESD保护电路的片上肖特基二极管对的半导体装置。
图8和图9是包括在根据示例实施例的ESD保护电路中的电压检测电路的二极管的示例实施例的剖视图。
作为示例实施例，图8和图9示出了可以包括在图5中的二极管电路222中的第一肖特基二极管240和第二肖特基二极管250。肖特基二极管是包括位于金属和半导体之间的肖特基结的半导体器件。由于多种载流子，肖特基二极管具有可操作特性，肖特基二极管具有快速的开关速度。因为肖特基二极管通过使用肖特基结的隧穿来驱动，所以与PN二极管相比，肖特基二极管可以在导通状态下提供较低的电压降。
参照图8，集成电路501包括电极81、83、91和93、设置在半导体基底(SUB)10上的导电层(CLY)21以及设置在导电层21中的阱区31和33、隔离区41、42、43和44、结区51、53、61、63、71和73。导电层21以及结区51和53对应于N型。结区51和53可以掺杂有N型杂质，以具有比导电层21的杂质浓度高的杂质浓度。阱区31和33以及结区61、63、71和73对应于P型。结区61、63、71和73可以掺杂有P型杂质，以具有比阱区31和33的杂质浓度高的杂质浓度。结果，肖特基电极81和83可以对应于阳极，欧姆电极91和93可以对应于阴极。
垂直接触件VC1、VC2、VC3和VC4可以形成在电极81、83、91和93上，以将电极81、83、91和93电连接到上布线RW1、RW2和RW3。如图8中所示，静态触发信号STR可以在第一肖特基二极管240的阴极处生成，第一肖特基二极管240的阳极可以电连接到上布线RW2。此外，第二肖特基二极管250的阴极可以电连接到上布线RW2，第二肖特基二极管250的阳极可以电连接到电源电压VDD。
参照图9，集成电路502包括电极81、82、91和92、形成在半导体基底(SUB)10上的第一导电层(CLY1)21和第二导电层(CLY2)22以及设置在导电层21和22中的第一阱区31和第二阱区32、隔离区41、42、43、44和45、结区51、52、61、62、71和72。隔离区41和42以及结区51和61设置在导电层21中。隔离区43和44以及结区52和62设置在导电层22中。第一导电层21、第二阱区32以及结区51、62和72对应于N型。结区51、62和72可以掺杂有N型杂质，以具有比第一导电层21和第二阱区32的杂质浓度高的杂质浓度。第二导电层22、第一阱区31以及结区52、61和71对应于P型。结区52、61和71可以掺杂有P型杂质，以具有比第二导电层22和第一阱区31的杂质浓度高的杂质浓度。结果，第一肖特基电极81和第二欧姆电极92可以对应于阳极，第二肖特基电极82和第一欧姆电极91可以对应于阴极。
垂直接触件VC1、VC2、VC3和VC4可以形成在电极81、82、91和92上，以将电极81、82、91和92电连接到上布线RW1、RW2和RW3。如图9中所示，静态触发信号STR可以在第一肖特基二极管240的阴极处生成，第一肖特基二极管240的阳极可以电连接到上布线RW2。此外，第二肖特基二极管250的阴极可以电连接到上布线RW2，第二肖特基二极管250的阳极可以电连接到电源电压VDD。
尽管参照图8和图9描述了电压检测电路中的二极管电路包括两个串联连接的肖特基二极管的示例实施例，但是将容易地理解的是，二极管电路可以包括一个、三个或更多个各种类型的二极管。
图10和图11是示出根据示例实施例的ESD保护电路的电路图。
参照图10，ESD保护电路1004包括暂态检测电路104、电压检测电路204、触发器电路304和主放电电路404。
触发器电路304可以包括第一触发器晶体管TT1、第二触发器晶体管TT2和触发器电阻器RT。第一触发器晶体管TT1连接在第一电力轨PRL1和第一触发器节点NT1之间，第一触发器晶体管TT1具有连接到动态检测节点ND以接收动态触发信号DTR的栅电极。第二触发器晶体管TT2连接在第一触发器节点NT1和对应于放电控制信号DCS的第二触发器节点NT2之间，第二触发器晶体管TT2具有连接到静态检测节点NS以接收静态触发信号STR的栅电极。触发器电阻器RT连接在第二触发器节点NT2和第二电力轨PRL2之间。
如图10中所示，第一触发器晶体管TT1和第二触发器晶体管TT2两者可以实现为NMOS晶体管。在这种情况下，暂态检测电路104可以通过如图10中所示的RC组合来检测第一电力轨PRL1的暂态。
暂态检测电路104可以包括动态检测电容器CD和动态检测电阻器RD。动态检测电容器CD连接在第一电力轨PRL1和对应于动态触发信号DTR的动态检测节点ND之间。动态检测电阻器RD连接在动态检测节点ND和第二电力轨PRL2之间。
当第一电力轨PRL1的电压变化速率dV/dt高于参考速率时，可以激活动态触发信号DTR。这里，“激活动态触发信号DTR”可以表示动态触发信号DTR具有可以使第一触发器晶体管TT1导通的电压电平。
电压检测电路204可以包括二极管电路224和静态检测电阻器RS。二极管电路224连接在第一电力轨PRL1和与静态触发信号STR对应的静态检测节点NS之间。静态检测电阻器RS连接在静态检测节点NS和第二电力轨PRL2之间。
当第一电力轨PRL1上的电压大于参考电压时，可以激活静态触发信号STR。这里，“激活静态触发信号STR”可以表示静态触发信号STR具有可以使第二触发器晶体管TT2导通的电压电平。
主放电电路404可以包括放电晶体管TM。放电晶体管TM连接在第一电力轨PRL1和第二电力轨PRL2之间，放电晶体管TM具有连接到第二触发器节点NT2以接收放电控制信号DCS的栅电极。
当动态触发信号DTR和静态触发信号STR两者被激活时，可以激活放电控制信号DCS。这里，“激活放电控制信号DCS”可以表示放电控制信号DCS具有可以使放电晶体管TM导通的电压电平。当放电控制信号DCS被激活时，主放电电路404可以从第一电力轨PRL1向第二电力轨PRL2释放电荷。
当动态触发信号DTR和静态触发信号STR两者被激活时，第一触发器晶体管TT1和第二触发器晶体管TT2两者可以导通，并且触发器电流IT可以流经触发器电阻器RT。当放电晶体管TM的栅极-源极电压大于放电晶体管TM的阈值电压时，放电晶体管TM可以导通。
参照图11，ESD保护电路1005包括暂态检测电路105、电压检测电路205、触发器电路305、主放电电路405以及一个或更多个反相器INV。
触发器电路305可以包括第一触发器晶体管TT1、第二触发器晶体管TT2和触发器电阻器RT。第一触发器晶体管TT1连接在第一电力轨PRL1和第一触发器节点NT1之间，第一触发器晶体管TT1具有连接到动态检测节点ND以接收动态触发信号DTR的栅电极。第二触发器晶体管TT2连接在第一触发器节点NT1和对应于放电控制信号DCS的第二触发器节点NT2之间，第二触发器晶体管TT2具有连接到静态检测节点NS以接收静态触发信号STR的栅电极。触发器电阻器RT连接在第二触发器节点NT2和第二电力轨PRL2之间。
暂态检测电路105可以包括动态检测电容器CD和动态检测电阻器RD。动态检测电容器CD连接在第一电力轨PRL1和对应于动态触发信号DTR的动态检测节点ND之间。动态检测电阻器RD连接在动态检测节点ND和第二电力轨PRL2之间。
电压检测电路205可以包括二极管电路225和静态检测电阻器RS。二极管电路225连接在第一电力轨PRL1和与静态触发信号STR对应的静态检测节点NS之间。静态检测电阻器RS连接在静态检测节点NS和第二电力轨PRL2之间。
主放电电路405可以包括放电晶体管TM。放电晶体管TM连接在第一电力轨PRL1和第二电力轨PRL2之间，放电晶体管TM具有连接到第二触发器节点NT2以接收放电控制信号DCS的栅电极。
与图2的ESD保护电路1001相比，图11的ESD保护电路1005还包括连接在第二触发器节点NT2和放电晶体管TM的栅电极之间的反相器INV。可以使用反相器INV放大放电控制信号DCS，可以通过将放大的信号施加到放电晶体管TM的栅电极来增强放电晶体管TM的放电能力。
图12是示出使用RC触发的ESD保护电路的电路图。
参照图12，ESD保护电路1500使用连接在第一电力轨PRL1和第二电力轨PRL2之间的电容器C和电阻器R生成放电控制信号DCS，并且将放电控制信号DCS直接施加到放电晶体管TM的栅电极。可以比较纯暂态触发方案的ESD保护电路1500与根据示例实施例的ESD保护电路之间的放电能力。
图13是用于描述根据示例实施例的ESD保护电路的放电能力的图。
在图13中，第一种情况CASE1表示当将大约1纳秒(ns)的电流波形IDD施加到根据示例实施例的图2的ESD保护电路1001时的模拟结果，第二种情况CASE2表示当将相同的电流波形IDD施加到纯暂态触发方案的图12的ESD保护电路时的模拟结果。
可以使用RC触发电路或电压触发电路来提供放电晶体管的栅极信号。在具有几纳秒的短上升时间的ESD事件的情况下，RC触发方案不能执行充分的充电和放电。因为电压触发方案提供快速放电操作，所以电压触发方案可以适合于保护内部电路。然而，即使在内部电路的正常操作期间，电压触发方案也会通过由于误触发而引起漏电流而增大功耗。
如图13中所示，当充电后的电容器C放电时，放电控制信号DCS的电压电平在第二种情况CASE2下逐渐降低，而放电控制信号DCS的电压电平在第一种情况CASE1下保持不变。因此，第一电力轨PRL1的电压VDD可以在第一种情况CASE1下通过放电操作而充分降低，但在第二种情况CASE2下放电不充分。如此，与图12中的纯暂态触发方案的ESD保护电路1500相比，图2中的ESD保护电路1001可以具有增强的放电能力并且适合于保护内部电路。
如此，即使在具有短上升时间和高峰值电流的ESD事件的情况下，根据示例实施例的ESD保护电路和集成电路也可以快速地执行放电操作并且稳定地保护内部电路。另外，可以通过仅在暂态下执行放电操作来防止由于误触发引起的漏电流以降低功耗。
图14是示出根据示例实施例的集成电路的图。
参照图14，集成电路2000包括ESD保护电路(ESDPC)1000、内部电路(INTC)3000以及第一钳位二极管DD1和第二钳位二极管DD2。
第一钳位二极管DD1具有与内部电路3000的输入-输出垫IOPD连接的阳电极以及与第一电力轨PRL1连接的阴电极。第二钳位二极管DD2具有与第二电力轨PRL2连接的阳电极以及与输入-输出垫IOPD连接的阴电极。
如果在输入-输出垫IOPD处引起正ESD电涌或正ESD事件，则输入-输出垫IOPD的电压电平升高，第一钳位二极管DD1可以正向导通，正ESD电涌可以向第一电力轨PRL1放电。结果，内部电路3000可以受正ESD电涌保护。
相反，如果在输入-输出垫IOPD处引起负ESD电涌或负ESD事件，则输入-输出垫IOPD的电压电平降低，第二钳位二极管DD2可以正向导通，负ESD电涌可以向第二电力轨PRL2放电。结果，内部电路3000可以受负ESD电涌保护。
如果正ESD电涌发生在第一电力轨PRL1处，则ESD保护电路1000可以执行放电操作，以从第一电力轨PRL1向第二电力轨PRL2释放正电涌。结果，内部电路3000可以受正ESD电涌保护。
ESD保护电路1000可以包括如上所述的暂态检测电路、电压检测电路、触发器电路和主放电电路。暂态检测电路可以基于第一电力轨上的电压的电压变化速率来生成动态触发信号。电压检测电路可以基于第一电力轨上的电压来生成静态触发信号。触发器电路可以基于动态触发信号和静态触发信号来生成放电控制信号。主放电电路可以基于放电控制信号从第一电力轨向第二电力轨释放电荷。
图15是示出根据示例实施例的ESD保护的方法的流程图。
参照图15，可以生成当第一电力轨上的电压的电压变化速率高于参考速率时而被激活的动态触发信号(S100)。另外，可以生成当第一电力轨上的电压高于参考电压时而被激活的静态触发信号(S200)。可以生成当动态触发信号和静态触发信号两者被激活时而被激活的放电控制信号(S300)。可以响应于放电控制信号的激活将电荷从第一电力轨释放到第二电力轨(S400)。
如此，即使在具有短上升时间和高峰值电流的ESD事件的情况下，根据示例实施例的ESD保护方法也可以快速地执行放电操作并且稳定地保护内部电路。另外，可以通过仅在暂态下执行放电操作来防止由于误触发引起的漏电流，以降低功耗。
图16和图17是示出根据示例实施例的半导体封装件的图。
参照图16，半导体封装件4000包括基体基底(BASE)4010、设置在基体基底4010上的控制器芯片(CTRL)4020以及设置在控制器芯片4020上的至少一个半导体存储器芯片(MEM)4100。基体基底4010可以是印刷电路板，控制器芯片4020可以包括微处理器单元(MPU)。在芯片4010、4020和4100彼此堆叠后，用树脂4070覆盖半导体封装件4000的上部。
半导体存储器芯片4100和控制器芯片4020通过形成在半导体存储器芯片4100上的输入-输出凸块4021来彼此电连接。控制器芯片4020和基体基底4010使用引线4060彼此电连接。用于电连接到外部装置的凸块4011形成在基体基底4010的底表面下方。
半导体存储器芯片4100和/或控制器芯片4020包括如这里公开的ESD保护电路。ESD保护电路保护内部电路不受会通过被暴露的凸块4011发生的ESD事件的影响。
参照图17，半导体封装件5000包括基体基底(BASE)5010、设置在基体基底5010上的控制器芯片(CTRL)5020以及设置在控制器芯片5020上的至少一个半导体存储器芯片(MEM)5100。基体基底5010可以是印刷电路板，控制器芯片5020可以包括微处理器单元(MPU)。在芯片5010、5020和5100彼此堆叠后，用树脂5070覆盖半导体封装件5000的上部。
半导体存储器芯片5100和控制器芯片5020通过形成在半导体存储器芯片5100上的输入-输出凸块5022来彼此电连接。控制器芯片5020和基体基底5010使用形成在控制器芯片5020的底表面下方的凸块5021来彼此电连接。与图16的引线键合相比，控制器芯片5020包括硅通路5060，以减小基体基底5010和控制器芯片5020之间的接口电阻。用于电连接到外部装置的凸块5011形成在基体基底5010的底表面下方。
半导体存储器芯片5100和/或控制器芯片5020包括如这里公开的ESD保护电路。ESD保护电路保护内部电路不受会通过被暴露的凸块5011发生的ESD事件的影响。
图18是示出根据示例实施例的移动装置的框图。
参照图18，移动装置6000包括应用处理器(AP)6100、连接接口6200、易失性存储器装置(VM)6300、非易失性存储器装置(NVM)6400、用户界面6500和电源6600。在一些示例实施例中，移动装置6000可以是电子装置，诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏机、导航系统或其它类型的电子装置。
应用处理器6100可以执行诸如网络浏览器、游戏应用、视频播放器等的应用。连接接口6200可以执行与外部装置的有线通信或无线通信。易失性存储器装置6300可以存储由应用处理器6100处理的数据，或者可以作为工作存储器进行操作。非易失性存储器装置6400可以存储用于引导移动装置6000的引导镜像。用户界面6500可以包括至少一个输入装置(诸如键盘、触摸屏等)以及至少一个输出装置(诸如扬声器、显示装置等)。电源6600可以向移动装置6000提供电源电压。
移动装置6000可以包括如上所述的根据示例实施例的至少一个ESD保护电路(例如，ESD保护电路1000-1005)。ESD保护电路可以包括暂态检测电路、电压检测电路、触发器电路和主放电电路。暂态检测电路可以基于第一电力轨上的电压的电压变化速率来生成动态触发信号。电压检测电路可以基于第一电力轨上的电压来生成静态触发信号。触发器电路可以基于动态触发信号和静态触发信号来生成放电控制信号。主放电电路可以基于放电控制信号从第一电力轨向第二电力轨释放电荷。
如此，即使在具有短上升时间和高峰值电流的ESD事件的情况下，根据示例实施例的ESD保护电路、包括ESD保护电路的集成电路和ESD保护方法也可以快速地执行放电操作并且稳定地保护内部电路。另外，可以通过仅在暂态下执行放电操作来防止由于误触发引起的漏电流，以降低功耗。
示例实施例可以应用于需要ESD保护的任何装置和系统。例如，示例实施例可以应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(IoT)装置、万物互联网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置等的系统。
上述是对示例实施例的举例说明，而不被解释为对其进行限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易领会的是，在实质上不脱离本公开的情况下，可以在示例实施例中进行许多修改。

Claims (20)

1.一种静电放电保护电路，所述静电放电保护电路包括：
暂态检测电路，被配置为基于第一电力轨上的电压的电压变化速率生成动态触发信号；
电压检测电路，被配置为基于第一电力轨上的电压生成静态触发信号；
触发器电路，被配置为基于动态触发信号和静态触发信号生成放电控制信号；以及
主放电电路，被配置为基于放电控制信号从第一电力轨向第二电力轨释放电荷。
2.根据权利要求1所述的静电放电保护电路，其中，触发器电路还被配置为在动态触发信号和静态触发信号两者被激活时激活放电控制信号，以及
其中，主放电电路还被配置为响应于放电控制信号的激活从第一电力轨向第二电力轨释放电荷。
3.根据权利要求1所述的静电放电保护电路，其中，暂态检测电路还被配置为在电压变化速率高于参考速率时激活动态触发信号。
4.根据权利要求1所述的静电放电保护电路，其中，电压检测电路还被配置为在所述电压高于参考电压时激活静态触发信号。
5.根据权利要求1所述的静电放电保护电路，其中，触发器电路包括：
第一触发器晶体管，连接在第一电力轨和第一触发器节点之间，第一触发器晶体管具有被配置为接收动态触发信号的第一触发器晶体管栅电极；
第二触发器晶体管，连接在第一触发器节点和第二触发器节点之间，第二触发器节点提供放电控制信号，第二触发器晶体管具有被配置为接收静态触发信号的第二触发器晶体管栅电极；以及
触发器电阻器，连接在第二触发器节点和第二电力轨之间。
6.根据权利要求5所述的静电放电保护电路，其中，第一触发器晶体管为p沟道金属氧化物半导体晶体管，第二触发器晶体管为n沟道金属氧化物半导体晶体管。
7.根据权利要求6所述的静电放电保护电路，其中，暂态检测电路包括：
动态检测电阻器，连接在第一电力轨和动态检测节点之间，动态检测节点提供动态触发信号；以及
动态检测电容器，连接在动态检测节点和第二电力轨之间。
8.根据权利要求7所述的静电放电保护电路，其中，第一触发器晶体管被配置为在由流经动态检测电阻器的充电电流引起的电压降大于第一触发器晶体管的阈值电压时导通。
9.根据权利要求5所述的静电放电保护电路，其中，第一触发器晶体管和第二触发器晶体管两者均为n沟道金属氧化物半导体晶体管。
10.根据权利要求9所述的静电放电保护电路，其中，暂态检测电路包括：
动态检测电容器，连接在第一电力轨和动态检测节点之间，动态检测节点提供动态触发信号；以及
动态检测电阻器，连接在动态检测节点和第二电力轨之间。
11.根据权利要求5所述的静电放电保护电路，其中，电压检测电路包括：
二极管电路，连接在第一电力轨和静态检测节点之间，二极管电路被配置为在静态检测节点处生成静态触发信号；以及
静态检测电阻器，连接在静态检测节点和第二电力轨之间。
12.根据权利要求11所述的静电放电保护电路，其中，第二触发器晶体管被配置为在电流流经二极管电路时导通。
13.根据权利要求11所述的静电放电保护电路，其中，二极管电路包括二极管，所述二极管具有连接到第一电力轨的阳电极和连接到静态检测节点的阴电极。
14.根据权利要求11所述的静电放电保护电路，其中，二极管电路包括正向地串联连接在第一电力轨和静态检测节点之间的多个二极管。
15.根据权利要求11所述的静电放电保护电路，其中，二极管电路包括齐纳二极管，齐纳二极管具有连接到第一电力轨的阴电极和连接到静态检测节点的阳电极。
16.根据权利要求5所述的静电放电保护电路，其中，主放电电路包括放电晶体管，放电晶体管连接在第一电力轨和第二电力轨之间，放电晶体管具有被配置为接收放电控制信号的放电晶体管栅电极。
17.根据权利要求16所述的静电放电保护电路，所述静电放电保护电路还包括连接在第二触发器节点和放电晶体管栅电极之间的反相器。
18.一种静电放电保护电路，所述静电放电保护电路包括：
暂态检测电路，连接在第一电力轨和第二电力轨之间，暂态检测电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率时激活动态触发信号；
电压检测电路，连接在第一电力轨和第二电力轨之间，电压检测电路被配置为在第一电力轨上的电压高于参考电压时激活静态触发信号；
触发器电路，连接在第一电力轨和第二电力轨之间，触发器电路被配置为在动态触发信号和静态触发信号两者被激活时激活放电控制信号；以及
主放电电路，连接在第一电力轨和第二电力轨之间，主放电电路被配置为响应于被激活的放电控制信号从第一电力轨向第二电力轨释放电荷。
19.一种集成电路，所述集成电路包括：
内部电路，连接在第一电力轨和第二电力轨之间；以及
静电放电保护电路，连接在第一电力轨和第二电力轨之间，静电放电保护电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率并且第一电力轨上的电压高于参考电压时从第一电力轨向第二电力轨释放电荷。
20.根据权利要求19所述的集成电路，所述集成电路还包括：
第一钳位二极管，第一钳位二极管阳电极连接到内部电路的输入-输出垫，第一钳位二极管阴电极连接到第一电力轨；以及
第二钳位二极管，第二钳位二极管阳电极连接到第二电力轨，第二钳位二极管阴电极连接到输入-输出垫。
CN201811473112.3A 2017-12-05 2018-12-04 静电放电保护电路和包括其的集成电路 Active CN109872991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170166249A KR102435672B1 (ko) 2017-12-05 2017-12-05 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
KR10-2017-0166249 2017-12-05

Publications (2)

Publication Number Publication Date
CN109872991A true CN109872991A (zh) 2019-06-11
CN109872991B CN109872991B (zh) 2024-04-02

Family

ID=66659531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811473112.3A Active CN109872991B (zh) 2017-12-05 2018-12-04 静电放电保护电路和包括其的集成电路

Country Status (4)

Country Link
US (1) US11108229B2 (zh)
KR (1) KR102435672B1 (zh)
CN (1) CN109872991B (zh)
TW (1) TW201926837A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111431156A (zh) * 2020-03-31 2020-07-17 无锡飞翎电子有限公司 母线电容放电控制方法、控制装置、家电设备、存储介质
TWI716939B (zh) * 2019-07-23 2021-01-21 世界先進積體電路股份有限公司 操作電路
US11387649B2 (en) 2019-09-11 2022-07-12 Vanguard International Semiconductor Corporation Operating circuit having ESD protection function

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208045498U (zh) 2017-03-29 2018-11-02 意法半导体国际有限公司 用于提供静电放电(esd)保护的电路
US11063429B2 (en) * 2018-04-12 2021-07-13 Stmicroelectronics International N.V. Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
US20190363077A1 (en) * 2018-05-25 2019-11-28 Getac Technology Corporation Electrostatic discharge protection circuit
US10784252B2 (en) * 2018-09-20 2020-09-22 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit
KR20210103040A (ko) 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치
KR20220021639A (ko) * 2020-08-14 2022-02-22 주식회사 엘엑스세미콘 Esd 프로텍션 회로
CN114172137A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法
TWI784502B (zh) * 2021-04-29 2022-11-21 華邦電子股份有限公司 靜電放電防護電路
CN114123147B (zh) * 2021-10-11 2022-08-09 杭州傲芯科技有限公司 一种用于芯片的静电放电保护模块及其装置
US11848278B2 (en) * 2021-10-14 2023-12-19 Nanya Technology Corporation Package device comprising electrostatic discharge protection element

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628385A (zh) * 2002-08-09 2005-06-15 自由度半导体公司 静电放电保护电路及工作方法
KR20080034227A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 이에스디 및 이오에스 보호 회로
JP2008227003A (ja) * 2007-03-09 2008-09-25 Kawasaki Microelectronics Kk 静電気放電保護回路
US20110102246A1 (en) * 2009-11-02 2011-05-05 Moulton Grant E Noise-canceling down-converting detector
CN102792540A (zh) * 2010-03-25 2012-11-21 美国亚德诺半导体公司 用于电子电路保护的装置和方法
US20140029146A1 (en) * 2009-07-28 2014-01-30 Stmicroelectronics (Rousset) Sas Electronic Device for Protecting Against a Polarity Reversal of a DC Power Supply Voltage, and its Application to Motor Vehicles
CN103872670A (zh) * 2012-12-07 2014-06-18 创杰科技股份有限公司 静电放电保护电路、偏压电路与电子装置
US20160020603A1 (en) * 2014-07-18 2016-01-21 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
CN105633072A (zh) * 2014-11-25 2016-06-01 精工爱普生株式会社 静电保护电路以及半导体集成电路装置
US20160268798A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Electrostatic protection circuit
US20160352098A1 (en) * 2015-05-29 2016-12-01 Rf Micro Devices, Inc. Trigger circuitry for electrostatic discharge (esd) protection
CN106877303A (zh) * 2017-04-01 2017-06-20 唯捷创芯(天津)电子技术股份有限公司 可调触发电压的电源钳位静电放电电路、芯片及通信终端
CN107026434A (zh) * 2016-01-29 2017-08-08 联发科技股份有限公司 静电放电保护电路及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002568A (en) 1998-06-29 1999-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection scheme for mixed-voltage CMOS integrated circuits
US7209332B2 (en) 2002-12-10 2007-04-24 Freescale Semiconductor, Inc. Transient detection circuit
US7242561B2 (en) 2005-01-12 2007-07-10 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
JP2008048515A (ja) * 2006-08-11 2008-02-28 Sharp Corp スイッチング電源装置
US8922960B2 (en) 2008-07-08 2014-12-30 Sofics Bvba Electrostatic discharge device with adjustable trigger voltage
US8400742B2 (en) 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
KR20110130811A (ko) * 2010-05-28 2011-12-06 주식회사 하이닉스반도체 정전기 방전 회로
US8373956B2 (en) 2010-11-11 2013-02-12 International Business Machines Corporation Low leakage electrostatic discharge protection circuit
CN103248033B (zh) 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
TW201929182A (zh) * 2017-12-27 2019-07-16 晨星半導體股份有限公司 靜電放電保護裝置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628385A (zh) * 2002-08-09 2005-06-15 自由度半导体公司 静电放电保护电路及工作方法
KR20080034227A (ko) * 2006-10-16 2008-04-21 삼성전자주식회사 이에스디 및 이오에스 보호 회로
JP2008227003A (ja) * 2007-03-09 2008-09-25 Kawasaki Microelectronics Kk 静電気放電保護回路
US20140029146A1 (en) * 2009-07-28 2014-01-30 Stmicroelectronics (Rousset) Sas Electronic Device for Protecting Against a Polarity Reversal of a DC Power Supply Voltage, and its Application to Motor Vehicles
US20110102246A1 (en) * 2009-11-02 2011-05-05 Moulton Grant E Noise-canceling down-converting detector
CN102792540A (zh) * 2010-03-25 2012-11-21 美国亚德诺半导体公司 用于电子电路保护的装置和方法
CN103872670A (zh) * 2012-12-07 2014-06-18 创杰科技股份有限公司 静电放电保护电路、偏压电路与电子装置
US20160020603A1 (en) * 2014-07-18 2016-01-21 Analog Devices, Inc. Apparatus and methods for transient overstress protection with active feedback
CN105281307A (zh) * 2014-07-18 2016-01-27 美国亚德诺半导体公司 用于具有正反馈的瞬态过载保护的装置和方法
CN105633072A (zh) * 2014-11-25 2016-06-01 精工爱普生株式会社 静电保护电路以及半导体集成电路装置
US20160268798A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Electrostatic protection circuit
CN105957863A (zh) * 2015-03-09 2016-09-21 株式会社东芝 静电保护电路
US20160352098A1 (en) * 2015-05-29 2016-12-01 Rf Micro Devices, Inc. Trigger circuitry for electrostatic discharge (esd) protection
CN107026434A (zh) * 2016-01-29 2017-08-08 联发科技股份有限公司 静电放电保护电路及方法
CN106877303A (zh) * 2017-04-01 2017-06-20 唯捷创芯(天津)电子技术股份有限公司 可调触发电压的电源钳位静电放电电路、芯片及通信终端

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716939B (zh) * 2019-07-23 2021-01-21 世界先進積體電路股份有限公司 操作電路
US11387649B2 (en) 2019-09-11 2022-07-12 Vanguard International Semiconductor Corporation Operating circuit having ESD protection function
CN111431156A (zh) * 2020-03-31 2020-07-17 无锡飞翎电子有限公司 母线电容放电控制方法、控制装置、家电设备、存储介质
CN111431156B (zh) * 2020-03-31 2022-02-01 无锡飞翎电子有限公司 母线电容放电控制方法、控制装置、家电设备、存储介质

Also Published As

Publication number Publication date
US11108229B2 (en) 2021-08-31
TW201926837A (zh) 2019-07-01
CN109872991B (zh) 2024-04-02
KR102435672B1 (ko) 2022-08-24
KR20190066498A (ko) 2019-06-13
US20190173278A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN109872991A (zh) 静电放电保护电路和包括其的集成电路
US10134723B2 (en) Electrostatic discharge protection device and electronic device having the same
US7915638B2 (en) Symmetric bidirectional silicon-controlled rectifier
KR100914790B1 (ko) 반도체 집적 회로를 보호하기 위한 회로 장치 및 보호 방법
CN101877351B (zh) 具有防esd和eos的保护电路的半导体集成电路
US6479872B1 (en) Dynamic substrate-coupled electrostatic discharging protection circuit
JPH0855958A (ja) 静電破壊保護回路
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
KR101043737B1 (ko) 정전기 방전 보호 소자
US9812437B2 (en) Semiconductor integrated circuit device, and electronic appliance using the same
KR20080062575A (ko) 정전기 보호 장치
US6323523B1 (en) N-type structure for n-type pull-up and down I/O protection circuit
US9991253B2 (en) Protection element, protection circuit, and semiconductor integrated circuit
US8008727B2 (en) Semiconductor integrated circuit device including a pad and first mosfet
KR20120061118A (ko) 방전 회로
TWI406385B (zh) 靜電放電保護裝置
CN101394081A (zh) 低电容的静电放电保护设计
Ker et al. ESD protection design for mixed-voltage I/O buffer with substrate-triggered circuit
Kang et al. SCR-based ESD protection for high bandwidth DRAMs
Saxena et al. ESD SHIELD FOR ICS: A REVIEW
KR100790448B1 (ko) 정전기 방전 보호 장치
Koo et al. The design of high holding voltage SCR for whole-chip ESD protection
KR20070070966A (ko) 정전기 방전 보호 회로
Koo et al. ESD protection circuit with low triggering voltage and fast turn-on using substrate-triggered technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant