CN109860279B - 一种薄膜晶体管及其修复方法 - Google Patents

一种薄膜晶体管及其修复方法 Download PDF

Info

Publication number
CN109860279B
CN109860279B CN201910066032.4A CN201910066032A CN109860279B CN 109860279 B CN109860279 B CN 109860279B CN 201910066032 A CN201910066032 A CN 201910066032A CN 109860279 B CN109860279 B CN 109860279B
Authority
CN
China
Prior art keywords
grid
thin film
film transistor
source
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910066032.4A
Other languages
English (en)
Other versions
CN109860279A (zh
Inventor
戴超
史碧玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda FPD Technology Co Ltd
Original Assignee
Nanjing Boe Display Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Boe Display Technology Co ltd filed Critical Nanjing Boe Display Technology Co ltd
Priority to CN201910066032.4A priority Critical patent/CN109860279B/zh
Publication of CN109860279A publication Critical patent/CN109860279A/zh
Application granted granted Critical
Publication of CN109860279B publication Critical patent/CN109860279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其修复方法,涉及液晶显示技术领域;该薄膜晶体管包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;栅极金属层包括位于功能区内的第一栅极、分别位于两个牺牲区内的第二栅极和第三栅极、连接第一栅极和第二栅极的第一栅极连接部和连接第一栅极和第三栅极的第二栅极连接部;牺牲区负责承受静电导致的半导体层欠损,避免栅极‑源漏极短接对功能区产生影响,解决氧化物半导体层欠损导致的栅极‑源漏极短接的问题。

Description

一种薄膜晶体管及其修复方法
技术领域
本发明涉及液晶显示技术领域,尤其涉及一种薄膜晶体管及其修复方法。
背景技术
传统刻蚀保护型(ESL)的氧化物薄膜晶体管(TFT)结构如图1所示,其包括由下至上依次形成的栅极金属层(GE)01、栅极绝缘层(GI)02、氧化物半导体层(OS)03、刻蚀阻挡层(ES)04和源漏极金属层(SD,图未示)。刻蚀阻挡层04需图案化形成位于TFT区域的源漏极接触孔041,栅极绝缘层02需进行TFT以外区域的图案化。在制程上刻蚀阻挡层04和栅极绝缘层02可以采用一道光罩进行图案化和刻蚀,这样TFT区域源漏极接触孔041下方的氧化物半导体层03若出现如图1所示的镂孔031,栅极绝缘层02也会被刻蚀出小孔,后续源漏极金属层(SD层)沉积就会导致源漏极金属层和栅极金属层01短接到一起,这种现象通常称为S-Gleak,也称为半导体层欠损。
大型的薄膜晶体管(TFT)器件常用于显示面板的周边驱动电路,例如栅极扫描驱动电路,或者多路复用电路。如图2所示为一种刻蚀阻挡结构的大型薄膜晶体管的俯视图,图中未画出源漏极金属层,刻蚀阻挡层04图案化形成多个平行排布的细长型源漏极接触孔041,使得刻蚀阻挡层04呈栅状。上述半导体层欠损最容易发生在大型的薄膜晶体管器件中,而统计发现这种半导体层欠损集中发生在源漏极接触孔041的两端(如图3所示)。
发明内容
为了解决上述问题,本发明提供了一种薄膜晶体管及其修复方法,解决氧化物半导体层欠损导致的栅极-源漏极短接的问题。
本发明提供的技术方案如下:
根据本发明的第一方面,本发明提供了一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极、分别位于两个牺牲区内的第二栅极和第三栅极、连接第一栅极和第二栅极的第一栅极连接部以及连接第一栅极和第三栅极的第二栅极连接部;
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布,源漏极接触孔的长边的两端分别位于两个牺牲区内;
所述源漏极金属层通过源漏极接触孔与半导体层相连。
优选地,所述第一栅极连接部和第二栅极连接部位于半导体层和刻蚀阻挡层的覆盖区域之外。
优选地,所述半导体层为氧化物半导体层。
本发明还提供了一种薄膜晶体管的修复方法,适用于上述任一种薄膜晶体管,该修复方法包括以下步骤:
当半导体层在第二栅极上方发生镂孔时,镭射切断第一栅极连接部,断开第一栅极和第二栅极;
当半导体层在第三栅极上方发生镂孔时,镭射切断第二栅极连接部,断开第一栅极和第三栅极。
根据本发明的第二方面,本发明提供了一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极、分别位于两个牺牲区内的第二栅极组和第三栅极组;
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布,源漏极接触孔的长边的两端分别位于两个牺牲区内;
多个第二子栅极分别与多个源漏极接触孔一一对应,第二子栅极在垂直方向的投影与对应的源漏极接触孔在垂直方向的投影至少部分交叠;第三栅极组包括多个分立的第三子栅极,多个第三子栅极分别与多个源漏极接触孔一一对应,第三子栅极的投影与对应的源漏极接触孔的投影至少部分交叠;
所述源漏极金属层通过源漏极接触孔与半导体层相连。
优选地,每个第二子栅极和第三子栅极单独分离浮接。
优选地,薄膜晶体管还包括第一引线和第二引线,
多个第一子栅极通过第一引线连接并输出恒压低电平,多个第二子栅极通过第二引线连接并输入恒压低电平。
优选地,所述第一引线和第二引线均位于半导体层的覆盖区域之外。
本发明还提供了一种薄膜晶体管的修复方法,适用于上述任一种薄膜晶体管,该修复方法包括以下步骤:
当半导体层在第二子栅极上方发生镂孔时,在该第二子栅极和第一引线的连接处进行镭射切断;
当半导体层在第三子栅极上方发生镂孔时,在该第三子栅极和第二引线的连接处进行镭射切断。
根据本发明的第三方面,本发明提供了一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极;
所述半导体层包括位于功能区内的第一半导体、分别位于两个牺牲区内的第二半导体和第三半导体,
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布;第二半导体在垂直方向的投影与源漏极接触孔在垂直方向的投影至少部分重叠,第三半导体在垂直方向的投影与源漏极接触孔在垂直方向的投影至少部分重叠;
所述源漏极金属层通过源漏极接触孔与半导体层相连。
与现有技术相比,本发明能够带来以下至少一项有益效果:
1、牺牲区负责承受静电导致的半导体层欠损,避免S-G leak对功能区产生影响;
2、根据本发明的部分实施例,不需要镭射切割即可在发生半导体层欠损的情况下保证薄膜晶体管的正常作用。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本发明予以进一步说明。
图1为一种现有的刻蚀保护型氧化物薄膜晶体管的结构示意图;
图2为一种现有的刻蚀保护型氧化物薄膜晶体管的俯视图;
图3为一种现有的发生半导体层欠损的氧化物薄膜晶体管的俯视图;
图4为根据本发明实施例一的薄膜晶体管的俯视图;
图5为图4所示薄膜晶体管A-A’位置的剖面示意图;
图6为根据本发明实施例二的薄膜晶体管的俯视图;
图7为根据本发明实施例三的薄膜晶体管的俯视图;
图8为根据本发明实施例四的薄膜晶体管的俯视图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
实施例一:
图4为根据本实施例的一种薄膜晶体管100的俯视图,图中未示出栅极绝缘层和源漏极金属层。薄膜晶体管100包括功能区和分别位于功能区两侧的两个牺牲区,薄膜晶体管100包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层13、刻蚀阻挡层14和源漏极金属层。
栅极金属层包括位于功能区内的第一栅极111、分别位于两个牺牲区内的第二栅极112和第三栅极113、连接第一栅极111和第二栅极112的第一栅极连接部114和连接第一栅极111和第三栅极113的第二栅极连接部115。
如图4所示,第一栅极111和第二栅极112间形成有长条型的第一分隔槽,第一栅极连接部114包括位于第一分隔槽两端的两个部分;第一栅极111和第三栅极113间形成有长条型的第二分隔槽,第二栅极连接部115包括位于第二分隔槽两端的两个部分。因此,只需切断第一栅极连接部114就可以分隔开第一栅极111和第二栅极112,只需切断第二栅极连接部115就可以分隔开第一栅极111和第三栅极113。
栅极绝缘层覆盖栅极金属层。
半导体层13位于栅极绝缘层上方,其投影(以下所称的投影均为垂直方向的投影)与第一栅极111、第二栅极112、第三栅极113、第一分隔槽和第二分隔槽的投影至少部分交叠。第一栅极连接部114和第二栅极连接部115可位于半导体层13的覆盖区域之外,便于镭射切断。优选地,半导体层13为氧化物半导体层,如铟镓锌氧化物(IGZO)
刻蚀阻挡层14位于半导体层13上方,其投影与第一栅极111、第二栅极112、第三栅极113、第一分隔槽和第二分隔槽的投影至少部分交叠。刻蚀阻挡层14上通过刻蚀形成有多个长条型的源漏极接触孔141,多个源漏极接触孔141平行排布,长条型的源漏极接触孔141的长边沿[牺牲区-功能区-牺牲区]的方向延伸,其两端分别位于两个牺牲区内,使得刻蚀阻挡层14整体呈栅状。
源漏极金属层通过源漏极接触孔141与半导体层13相连。
图5为图4所示薄膜晶体管100的A-A’位置的剖面示意图,图中示意了源漏极金属层15。如图5所示,在非第一栅极连接部位置,第一栅极111和第二栅极112被第一分隔槽隔离开。源漏极接触孔141的刻蚀制程可能导致半导体层13出现镂孔131,进而导致栅极绝缘层12被刻蚀,使得后续源漏极金属层15沉积时源漏极金属层15和栅极金属层短接到一起,这种现象通常称为S-G leak,也称为半导体层欠损。统计表明镂孔13常发生在源漏极接触孔141两端的下方。
本发明提供一种薄膜晶体管100的修复方法,适用于上述薄膜晶体管100,该修复方法包括以下步骤:
当半导体层13上的镂孔131发生在第二栅极112上方时,在图5所示第一切断点116的位置镭射切断第一栅极连接部114,断开第一栅极111和第二栅极112的连接;
当半导体层13上的镂孔131发生在第三栅极113上方时,在图5所示第二切断点117的位置镭射切断第二栅极连接部115,断开第一栅极111和第三栅极113的连接。
本实施中薄膜晶体管100的牺牲区负责承受静电导致的半导体层欠损,避免S-Gleak对功能区产生影响。镭射切断后,功能区内的第一栅极111及其上方膜层仍可正常起到薄膜晶体管的作用。
实施例二:
图6为根据本实施例的一种薄膜晶体管200的俯视图,图中未示出栅极绝缘层和源漏极金属层。实施例二在实施例一的基础上进行改进,其改进点在于:栅极金属层包括位于功能区内的第一栅极111、分别位于两个牺牲区内的第二栅极组和第三栅极组。
由于实施例一中多个源漏极接触孔141下方的第二栅极112或第三栅极113均为一个整体,因此实施例一仅适用于单个牺牲区内只发生一个半导体层镂孔131的情况。
本实施例中的第二栅极组包括多个分立的第二子栅极212,多个第二子栅极212分别与多个源漏极接触孔141一一对应,第二子栅极212的投影与对应的源漏极接触孔141的投影至少部分交叠。第三栅极组包括多个分立的第三子栅极213,多个第三子栅极213分别与多个源漏极接触孔141一一对应,第三子栅极213的投影与对应的源漏极接触孔141的投影至少部分交叠。每个第二子栅极212和第三子栅极213单独分离浮接,即其不与其他讯号线连接而处于悬空状态。
本实施例的薄膜晶体管200可以实现多点自修复,牺牲区内任意位置出现半导体层13上镂孔131均不需要进行镭射切割,第一栅极111、未发生S-G leak的第二子栅极212和第三子栅极213及其上方膜层仍可正常起到薄膜晶体管的作用。
实施例三:
图7为根据本实施例的一种薄膜晶体管300的俯视图,图中未示出栅极绝缘层和源漏极金属层。实施例三在实施例二的基础上进行改进,其改进点在于:薄膜晶体管300还包括第一引线214和第二引线215,多个第二子栅极212通过第一引线214连接并输入恒压低电平VSS,多个第三子栅极213通过第二引线215连接并输入恒压低电平VSS。
第一引线214和第二引线215可与第一栅极111、第二栅极组和第三栅极组由同一金属层图案化形成。需要注意的是,第一引线214和第二引线215均位于半导体层13的覆盖区域之外。
本实施例的薄膜晶体管中,第二子栅极212和第三子栅极213的电位恒定处于恒压低电平VSS,可以避免浮接的栅极所导致的浮栅效应,从而避免薄膜晶体管300误打开。
本发明还公开了一种薄膜晶体管300的修复方法,适用于上述薄膜晶体管300,该修复方法包括以下步骤:
当半导体层13上的镂孔131发生在某一第二子栅极212上方时,在该第二子栅极212和第一引线214的连接处进行镭射切断;
当半导体层13上的镂孔131发生在某一第三子栅极213上方时,在该第三子栅极213和第二引线215的连接处进行镭射切断。
本实施例的薄膜晶体管300可适用于牺牲区内出现任意个半导体层13的镂孔131的情况。镭射切割后,第一栅极111、未发生S-G leak的第二子栅极212和第三子栅极213及其上方膜层仍可正常起到薄膜晶体管300的作用。
实施例四:
图8为根据本实施例的一种薄膜晶体管400的俯视图,图中未示出栅极绝缘层和源漏极金属层。实施例四在实施例一的基础上进行改进,其改进点在于:栅极金属层仅包括功能区内的第一栅极111,半导体层包括位于功能区内的第一半导体431、分别位于两个牺牲区内的第二半导体432和第三半导体433。
刻蚀阻挡层设有多个长条型的源漏极接触孔141,多个源漏极接触孔141平行排布;第二半导体432在垂直方向的投影与源漏极接触孔141在垂直方向的投影至少部分重叠,第三半导体433在垂直方向的投影与源漏极接触孔141在垂直方向的投影至少部分重叠。
牺牲区内不设置栅极,这样长条型的源漏极接触孔的两端(即半导体层的镂孔常发生的区域)下方并不存在栅极金属层,即使发生半导体层13上的镂孔131,也不会导致源漏极金属层和栅极金属层间发生短路。
以上详细描述了本发明的优选实施方式,但是本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等),这些等同变换均属于本发明的保护范围。

Claims (10)

1.一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,其特征在于,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极、分别位于两个牺牲区内的第二栅极和第三栅极、连接第一栅极和第二栅极的第一栅极连接部以及连接第一栅极和第三栅极的第二栅极连接部;
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布,源漏极接触孔的长边的两端分别位于两个牺牲区内;
所述源漏极金属层通过源漏极接触孔与半导体层相连。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述第一栅极连接部和第二栅极连接部位于半导体层和刻蚀阻挡层的覆盖区域之外。
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述半导体层为氧化物半导体层。
4.一种薄膜晶体管的修复方法,适用于如权利要求1-3任一项所述的薄膜晶体管,其特征在于,包括以下步骤:
当半导体层在第二栅极上方发生镂孔时,镭射切断第一栅极连接部,断开第一栅极和第二栅极;
当半导体层在第三栅极上方发生镂孔时,镭射切断第二栅极连接部,断开第一栅极和第三栅极。
5.一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,其特征在于,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极、分别位于两个牺牲区内的第二栅极组和第三栅极组;
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布,源漏极接触孔的长边的两端分别位于两个牺牲区内;
所述第二栅极组包括多个分立的第二子栅极,多个第二子栅极分别与多个源漏极接触孔一一对应,第二子栅极在垂直方向的投影与对应的源漏极接触孔在垂直方向的投影至少部分交叠;第三栅极组包括多个分立的第三子栅极,多个第三子栅极分别与多个源漏极接触孔一一对应,第三子栅极的投影与对应的源漏极接触孔的投影至少部分交叠;
所述源漏极金属层通过源漏极接触孔与半导体层相连。
6.根据权利要求5所述的薄膜晶体管,其特征在于,
每个第二子栅极和第三子栅极单独分离浮接。
7.根据权利要求5所述的薄膜晶体管,其特征在于,还包括第一引线和第二引线,
多个第二子栅极通过第一引线连接并输出恒压低电平,多个第三子栅极通过第二引线连接并输入恒压低电平。
8.根据权利要求7所述的薄膜晶体管,其特征在于,
所述第一引线和第二引线均位于半导体层的覆盖区域之外。
9.一种薄膜晶体管的修复方法,适用于如权利要求7-8任一项所述的薄膜晶体管,其特征在于,包括以下步骤:
当半导体层在第二子栅极上方发生镂孔时,在该第二子栅极和第一引线的连接处进行镭射切断;
当半导体层在第三子栅极上方发生镂孔时,在该第三子栅极和第二引线的连接处进行镭射切断。
10.一种薄膜晶体管,包括由下至上依次形成的栅极金属层、栅极绝缘层、半导体层、刻蚀阻挡层和源漏极金属层,其特征在于,
该薄膜晶体管包括功能区和分别位于功能区两侧的两个牺牲区;
所述栅极金属层包括位于功能区内的第一栅极;
所述半导体层包括位于功能区内的第一半导体、分别位于两个牺牲区内的第二半导体和第三半导体,
所述刻蚀阻挡层设有多个长条型的源漏极接触孔,多个源漏极接触孔平行排布;第二半导体在垂直方向的投影与源漏极接触孔在垂直方向的投影至少部分重叠,第三半导体在垂直方向的投影与源漏极接触孔在垂直方向的投影至少部分重叠;
所述源漏极金属层通过源漏极接触孔与半导体层相连;
其中,所述牺牲区内不设置栅极。
CN201910066032.4A 2019-01-24 2019-01-24 一种薄膜晶体管及其修复方法 Active CN109860279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910066032.4A CN109860279B (zh) 2019-01-24 2019-01-24 一种薄膜晶体管及其修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910066032.4A CN109860279B (zh) 2019-01-24 2019-01-24 一种薄膜晶体管及其修复方法

Publications (2)

Publication Number Publication Date
CN109860279A CN109860279A (zh) 2019-06-07
CN109860279B true CN109860279B (zh) 2022-03-18

Family

ID=66895744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910066032.4A Active CN109860279B (zh) 2019-01-24 2019-01-24 一种薄膜晶体管及其修复方法

Country Status (1)

Country Link
CN (1) CN109860279B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US6580132B1 (en) * 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102061643B1 (ko) * 2013-04-29 2020-01-02 엘지디스플레이 주식회사 액정표시장치
CN104218095B (zh) * 2014-09-01 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
CN109860279A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
US10074328B2 (en) Active matrix substrate
KR102415807B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US6081307A (en) Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
KR20080093853A (ko) 액정 디스플레이, 그 제조방법 및 복원방법
US20130083280A1 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
JP4410912B2 (ja) 静電保護回路
CN111403420A (zh) 像素阵列基板及其驱动方法
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
US9595545B2 (en) Semiconductor device
CN104460154A (zh) 阵列基板及其制备方法、显示装置
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US20160064423A1 (en) Semiconductor device and manufacturing method for semiconductor device
CN109860279B (zh) 一种薄膜晶体管及其修复方法
US8625040B2 (en) Array substrate for use in displays, and method of manufacturing the same
US5466620A (en) Method for fabricating a liquid crystal display device
CN108122926B (zh) 阵列基板及其制作方法、显示面板和显示装置
US11508761B2 (en) Inverter circuit structure, gate driving circuit and display panel
CN104465784A (zh) 薄膜晶体管及显示面板
CN110854113B (zh) 静电防护结构、制造方法以及阵列基板母板
JP2003043523A (ja) 薄膜トランジスタパネル
US10872829B2 (en) Method for repairing a display substrate
US10976627B2 (en) Active matrix substrate and liquid crystal display panel comprising same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200827

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant after: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7

Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd.

Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant after: Nanjing BOE Display Technology Co.,Ltd.

Address before: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province

Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant