CN109841728A - 磁存储器件 - Google Patents

磁存储器件 Download PDF

Info

Publication number
CN109841728A
CN109841728A CN201811432213.6A CN201811432213A CN109841728A CN 109841728 A CN109841728 A CN 109841728A CN 201811432213 A CN201811432213 A CN 201811432213A CN 109841728 A CN109841728 A CN 109841728A
Authority
CN
China
Prior art keywords
substrate
sunk area
top surface
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811432213.6A
Other languages
English (en)
Other versions
CN109841728B (zh
Inventor
李愚铉
金相局
权五益
金仁皓
朴钟撤
吴光永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109841728A publication Critical patent/CN109841728A/zh
Application granted granted Critical
Publication of CN109841728B publication Critical patent/CN109841728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁存储器件包括在衬底上的下部层间绝缘层、以及多个磁隧道结图案，所述多个磁隧道结图案在下部层间绝缘层上并在平行于衬底的顶表面延伸的方向上彼此隔离。下部层间绝缘层包括上表面，该上表面包括凹入表面和顶表面，凹入表面至少部分地限定相邻磁隧道结图案之间的凹陷区域的内侧壁和底表面，使得凹入表面至少部分地限定该凹陷区域。所述内侧壁相对于衬底的顶表面以锐角倾斜，并且所述底表面具有在垂直于衬底的顶表面延伸的方向上朝向衬底的顶表面凸起的形状。

Description

磁存储器件
技术领域
本发明构思的示例实施方式涉及磁存储器件，更具体地，涉及包括磁隧道结的磁存储器件。
背景技术
由于对高速和/或低功耗电子设备有相对高的需求，对其中使用的高速和/或低电压半导体存储器件也有需求。已经开发了磁存储器件作为能够满足这种需求的半导体存储器件。磁存储器件可以由于其高速和/或非易失性的特性而作为下一代半导体存储器件出现。
通常，磁存储器件可以包括磁隧道结(MTJ)图案。磁隧道结图案可以包括两个磁层和在这两个磁层之间的绝缘层。磁隧道结图案的电阻值的大小可以取决于这两个磁层的磁化方向而改变。例如，当这两个磁层的磁化方向彼此反平行时，磁隧道结图案可以具有相对高(“大”)的电阻值。当这两个磁层的磁化方向彼此平行时，磁隧道结图案可以具有相对低(“小”)的电阻值。磁存储器件可以利用磁隧道结图案的电阻值之间的差异来读取/写入数据。
随着电子工业的发展，已日益需要高集成和/或低功率磁存储器件。因此，正在寻求各种研究途径来满足这些需求。
发明内容
本发明构思的一些示例实施方式可以提供具有改善的电特性的磁存储器件。
在一些示例实施方式中，一种磁存储器件可以包括在衬底上的下部层间绝缘层、以及在下部层间绝缘层上的多个磁隧道结图案。所述多个磁隧道结图案可以在平行于衬底的顶表面延伸的第一平面中彼此隔离。下部层间绝缘层可以包括上表面，下部层间绝缘层的上表面包括凹入表面和顶表面，该凹入表面至少部分地限定所述多个磁隧道结图案中的相邻磁隧道结图案之间的下部层间绝缘层中的凹陷区域的内侧壁和底表面，使得该凹入表面至少部分地限定该凹陷区域。凹陷区域的内侧壁可以相对于衬底的顶表面以锐角倾斜，并且凹陷区域的底表面可以在垂直于衬底的顶表面延伸的平面中具有朝向衬底的顶表面凸起的形状，。
在一些示例实施方式中，一种磁存储器件可以包括在衬底上的下部层间绝缘层、以及在下部层间绝缘层上的多个数据存储结构。所述多个数据存储结构可以在平行于衬底的顶表面延伸的第一平面中彼此隔离。所述多个数据存储结构的每个数据存储结构可以包括在下部层间绝缘层上的底电极图案、在底电极图案上的磁隧道结图案、以及在磁隧道结图案上的顶电极图案。下部层间绝缘层可以包括上表面，下部层间绝缘层的上表面包括凹入表面和顶表面，该凹入表面至少部分地限定所述多个数据存储结构中的相邻数据存储结构之间的下部层间绝缘层中的凹陷区域的内侧壁和底表面，使得该凹入表面至少部分地限定该凹陷区域。凹陷区域的内侧壁可以相对于衬底的顶表面以锐角倾斜，并且凹陷区域的底表面可以在垂直于衬底的顶表面延伸的平面中具有朝向衬底的顶表面凸起的形状。
附图说明
本发明构思将由附图和随附的详细描述变得更加明显。
图1是示出根据本发明构思的一些示例实施方式的磁存储器件的存储单元阵列的电路图。
图2是示出根据本发明构思的一些示例实施方式的磁存储器件的单位存储单元的电路图。
图3是示出根据本发明构思的一些示例实施方式的磁存储器件的俯视图。
图4是沿图3的线I-I'截取的剖视图。
图5是图4的部分“A”的放大图。
图6和7是示出根据本发明构思的一些示例实施方式的磁存储器件的磁隧道结图案的示例的剖视图。
图8是与图3的线I-I'对应的剖视图，以示出根据本发明构思的一些示例实施方式的磁存储器件。
图9是图8的部分“B”的放大图。
图10、11和14是与图3的线I-I'对应的剖视图，以示出根据本发明构思的一些示例实施方式的制造磁存储器件的方法。
图12和13是图11的部分“C”的放大图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的示例实施方式。
图1是示出根据本发明构思的一些示例实施方式的磁存储器件的存储单元阵列的电路图，图2是示出根据本发明构思的一些示例实施方式的磁存储器件的单位存储单元的电路图。
参照图1，存储单元阵列10可以包括多个字线WL0至WL3、多个位线BL0至BL3、以及单位存储单元MC。单位存储单元MC可以二维地或三维地布置。位线BL0至BL3可以与字线WL0至WL3交叉。每个单位存储单元MC可以连接到字线WL0至WL3中的对应一个和位线BL0至BL3中的对应一个。字线WL0至WL3的每个可以连接到多个单位存储单元MC。连接到字线WL0至WL3之一的单位存储单元MC可以分别连接到位线BL0至BL3，连接到位线BL0至BL3之一的单位存储单元MC可以分别连接到字线WL0至WL3。连接到字线WL0至WL3之一的每个单位存储单元MC可以通过每个位线BL0至BL3连接到读写电路。
参照图2，每个单位存储单元MC可以包括存储元件ME和选择元件SE。存储元件ME可以连接在位线BL与选择元件SE之间，并且选择元件SE可以连接在存储元件ME与字线WL之间。存储元件ME可以是可变电阻元件，其电阻状态通过施加于其的电脉冲在两个不同的电阻状态之间是可切换的。存储元件ME可以具有薄层结构，其电阻利用经过其的编程电流的电子的自旋转移矩是可改变的。存储元件ME可以具有显示磁阻特性的薄层结构，并且可以包括至少一种铁磁材料和/或至少一种反铁磁材料。选择元件SE可以选择性地控制经过存储元件ME的电荷的流动。例如，选择元件SE可以是二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管或PMOS场效应晶体管。当选择元件SE是三端子元件(例如双极晶体管或MOS场效应晶体管)时，额外互连线(未示出)可以连接到选择元件SE。
存储元件ME可以包括磁隧道结MTJ。磁隧道结MTJ可以包括第一磁性图案112、第二磁性图案132以及设置在第一磁性图案112与第二磁性图案132之间的隧道势垒图案122。第一磁性图案112和第二磁性图案132的每个可以包括由磁性材料形成的至少一个磁层。存储元件ME还可以包括设置在磁隧道结MTJ与选择元件SE之间的底电极BE、以及设置在磁隧道结MTJ与位线BL之间的顶电极TE。
图3是示出根据本发明构思的一些示例实施方式的磁存储器件的俯视图。图4是沿图3的线I-I'截取的剖视图，图5是图4的部分“A”的放大图。图6和7是示出根据本发明构思的一些示例实施方式的磁存储器件的磁隧道结图案的示例的剖视图。
参照图3和4，下部层间绝缘层102可以提供在衬底100上(“可以位于”衬底100“上”，“可以在”衬底100“上”等)。衬底100可以是包括硅(Si)、绝缘体上的硅(SOI)、硅锗(SiGe)、锗(Ge)或镓砷(GaAs)的半导体衬底。选择元件(未示出)可以提供在衬底100上。选择元件可以是场效应晶体管或二极管。下部层间绝缘层102可以覆盖选择元件。下部层间绝缘层102可以包括氧化物、氮化物和氮氧化物中的至少一种。
下接触插塞104可以提供在下部层间绝缘层102中(“可以位于”下部层间绝缘层102“中”，“可以在”下部层间绝缘层102“中”等)，并且可以延伸穿过下部层间绝缘层102以连接到衬底100。每个下接触插塞104可以穿透(“延伸穿过”)下部层间绝缘层102，从而电连接到选择元件中的对应一个的一个端子。下接触插塞104可以包括掺杂半导体材料(例如掺杂硅)、金属(例如钨、钛或钽)、导电金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属-半导体化合物(例如金属硅化物)中的至少一种。每个下接触插塞104的顶表面104U可以与下部层间绝缘层102的顶表面102U1基本上共面(例如，在制造公差和/或材料公差内共面)。
数据存储结构DS可以提供在下部层间绝缘层102上。数据存储结构DS可以在平行于衬底100的顶表面100U的方向(“平行于”衬底100的顶表面100U“延伸的方向”)上彼此间隔开(“彼此隔离”)。当在俯视图中观察时，数据存储结构DS可以沿第一方向D1和交叉第一方向D1的第二方向D2二维地布置。数据存储结构DS可以分别提供在下接触插塞104上，并且可以分别连接到下接触插塞104。每个数据存储结构DS可以包括底电极图案BE、磁隧道结图案MTJ和顶电极图案TE。因此，在磁存储器件包括多个磁隧道结图案MTJ的情况下，如图4所示，例如，底电极图案BE可以在每个磁隧道结图案MTJ与下部层间绝缘层102之间，并且每个下接触插塞104的顶表面104U可以与底电极图案BE接触。底电极图案BE可以提供在磁隧道结图案MTJ与下接触插塞104中的对应一个之间，顶电极图案TE可以与底电极图案BE间隔开且磁隧道结图案MTJ插置在它们之间。磁隧道结图案MTJ可以提供在底电极图案BE与顶电极图案TE之间。因此，如至少图3-4所示，磁存储器件可以包括在下部层间绝缘层102上的多个磁隧道结图案MTJ，其中所述多个磁隧道结图案MTJ在平行于衬底100的顶表面100U延伸的方向(例如“第一平面”)上彼此隔离。底电极图案BE可以与对应的下接触插塞104的顶表面104U接触。因此，多个下接触插塞104可以连接到多个磁隧道结图案MTJ中单独的、相应的磁隧道结图案MTJ。底电极图案BE可以包括导电金属氮化物(例如钛氮化物或钽氮化物)，顶电极图案TE可以包括金属(例如Ta、W、Ru或Ir)和导电金属氮化物(例如TiN)中的至少一种。
当在此提及时，平行于衬底100的顶表面100U延伸的方向可以在此被可互换地称为平行于衬底100的顶表面100U延伸的平面(例如“第一平面”、“第二平面”等)。类似地，垂直于衬底100的顶表面100U延伸的方向可以在此被可互换地称为垂直于衬底100的顶表面100U延伸的平面。
磁隧道结图案MTJ可以包括第一磁性图案112、第二磁性图案132以及设置在第一磁性图案112与第二磁性图案132之间的隧道势垒图案122。第一磁性图案112可以提供在底电极图案BE与隧道势垒图案122之间，第二磁性图案132可以提供在顶电极图案TE与隧道势垒图案122之间。例如，隧道势垒图案122可以包括镁氧化物(MgO)层、钛氧化物(TiO)层、铝氧化物(AlO)层、镁锌氧化物(MgZnO)层和镁硼氧化物(MgBO)层中的至少一个。第一磁性图案和第二磁性图案的每个可以包括至少一个磁层。
参照图6和7，第一磁性图案112可以包括具有固定在一个方向上的磁化方向112m的参考层，第二磁性图案132可以包括具有可改变为与参考层的磁化方向112m平行或反平行的磁化方向132m的自由层。图6和7示出第一磁性图案112包括参考层并且第二磁性图案132包括自由层的示例。然而，本发明构思的实施方式不限于此。与图6和7不同，第一磁性图案112可以包括自由层，并且第二磁性图案132可以包括参考层。
在一些示例实施方式中，如图6所示，磁化方向112m和132m可以与隧道势垒图案122和第一磁性图案112之间的界面基本上平行(例如在制造公差和/或材料公差内平行)。在这种情况下，参考层和自由层的每个可以包括铁磁材料。参考层还可以包括用于固定或钉扎铁磁材料的磁化方向的反铁磁材料。
在某些实施方式中，如图7所示，磁化方向112m和132m可以与隧道势垒图案122和第一磁性图案112之间的界面基本上垂直(例如，在制造公差和/或材料公差内垂直)。在这种情况下，参考层和自由层的每个可以包括垂直磁性材料(例如CoFeTb、CoFeGd或CoFeDy)、具有L10晶格结构的垂直磁性材料、具有六方密堆积(HCP)晶格结构的CoPt合金、和垂直磁性结构中的至少一种。具有L10晶格结构的垂直磁性材料可以包括具有L10晶格结构的FePt、具有L10晶格结构的FePd、具有L10晶格结构的CoPd和具有L10晶格结构的CoPt中的至少一种。垂直磁性结构可以包括交替地且重复地堆叠的磁层和非磁层。例如，垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少一种，其中“n”表示双层的数量。这里，参考层可以比自由层厚，和/或参考层的矫顽力可以大于自由层的矫顽力。
参照图4和5，下部层间绝缘层102可以包括其中磁隧道结图案MTJ之间的下部层间绝缘层102的上部凹入的凹陷区域200。换言之，并且如至少图4所示，下部层间绝缘层102可以包括其中下部层间绝缘层102的上表面102U在相邻的数据存储结构之间凹入的区域，因而下部层间绝缘层102在垂直于衬底100的顶表面100U延伸的方向(例如“平面”)上的厚度在相邻的数据存储结构DS之间减小，使得下部层间绝缘层102的上表面102U至少部分地限定下部层间绝缘层102中的凹陷。这样的凹陷在这里被称为凹陷区域200。如至少图4所示，下部层间绝缘层102的上表面102U包括在单独的、相应的磁隧道结图案MTJ上(例如上方、下方等)的非凹入表面(顶表面102U1)以及在相邻的磁隧道结图案MTJ之间的凹入上表面(凹入表面102U2)。如图4进一步所示，下部层间绝缘层102的每个凹入表面102U2(其是下部层间绝缘层102的上表面102U的至少部分地限定凹陷区域200的部分)可以至少部分地限定凹陷区域200的内侧壁200S和底表面200B。凹陷区域200可以在平行于衬底100的顶表面100U延伸的方向(例如“第二平面”)上具有宽度W。当在此提及时，“第一平面”和“第二平面”可以是不同的平行平面。凹陷区域200的宽度W可以随着在垂直于衬底的顶表面100U延伸的方向(“平面”)上离衬底100的距离减小而变小(即，凹陷区域200的宽度W可以朝向衬底100变窄，凹陷区域200在平行于顶表面100U延伸的平面中的宽度的大小可以与该平面离顶表面100U的距离成比例)。
在剖视图中，凹陷区域200的内侧壁200S可以相对于衬底100的顶表面100U以第一角度θ1倾斜，第一角度θ1可以是锐角。换言之，第一角度θ1可以大于0度且小于90度。如至少图4所示，凹陷区域200的内侧壁200S可以是朝向下部层间绝缘层102的内部圆化的弯曲表面，使得内侧壁200S的曲率中心在下部层间绝缘层102外部(例如，在下部层间绝缘层102上方)(例如，在上部层间绝缘层160内)。在这种情况下，凹陷区域200的内侧壁200S相对于衬底100的顶表面100U的梯度P(重述，内侧壁200S的一部分的坡度与衬底100的顶表面100U的坡度之间的角度差)可以随着离衬底100的距离减小而减小(重述，角度差可以与内侧壁200S的该部分在垂直于顶表面100U延伸的方向(“平面”)上离衬底100的顶表面100U的距离成比例)。换言之，凹陷区域200的内侧壁200S的第一角度θ1可以随着离衬底100的距离减小而减小。凹陷区域200的底表面200B可以在垂直于衬底100的顶表面100U的方向(“平面”)上朝向衬底100的顶表面100U凸起。凹陷区域200的底表面200B可以是朝向下部层间绝缘层102的内部圆化的弯曲表面。
当在此提及时，对垂直于衬底的顶表面100U或垂直于衬底的顶表面100U延伸的“平面”的多个和单独的引用可以是对公共平面的引用。公共平面可以在与多个数据存储结构DS和/或磁隧道结图案MTJ延伸的方向平行的方向上延伸穿过多个数据存储结构DS和/或磁隧道结图案MTJ的每个。
每个数据存储结构DS的侧壁DS_S可以与衬底100的顶表面100U成第二角度θ2。第二角度θ2可以大于第一角度θ1。换言之，每个数据存储结构DS的侧壁DS_S相对于衬底100的顶表面100U的梯度可以大于凹陷区域200的内侧壁200S的梯度P。第二角度θ2可以是例如90度。每个数据存储结构DS的侧壁DS_S可以基本上垂直于衬底100的顶表面100U。
在一些示例实施方式包括图4所示的示例实施方式中，每个数据存储结构DS的侧壁DS_S可以连续地连接到凹陷区域200的内侧壁200S。换言之，底电极图案BE的侧壁可以连续地连接到凹陷区域200的内侧壁200S。重述，底电极图案BE的侧壁和内侧壁200S可以共同限定连续表面，该连续表面在该表面离衬底100的顶表面100U任何给定距离处的位置中省略了瞬时“台阶变化”，但是可以包括该表面的坡度上的瞬时变化。在一些示例实施方式中，内侧壁200S的与底电极图案BE相邻的部分的坡度可以等于或基本上等于(例如，在制造公差和/或材料公差内等于)底电极图案BE的侧壁的坡度。例如，内侧壁200S的与底电极图案BE相邻的部分可以垂直于衬底100的顶表面100U延伸。凹陷区域200的底表面200B可以位于离衬底100的顶表面100U的第一高度H1处。凹陷区域200的底表面200B可以包括离衬底100最近的最下表面，第一高度H1可以是从衬底100的顶表面100U到该最下表面的距离。每个下接触插塞104的顶表面104U可以位于离衬底100的顶表面100U的第二高度H2处，第二高度H2可以大于第一高度H1。换言之，每个下接触插塞104的顶表面104U离衬底100的顶表面100U的高度可以高于凹陷区域200的底表面200B离衬底100的顶表面100U的高度。重述，每个下接触插塞104的顶表面104U可以相对于凹陷区域200的底表面200B远离衬底100的顶表面100U。
再次参照图3和4，保护层150可以提供在每个数据存储结构DS的侧壁DS_S上。当在俯视图中观察时，保护层150可以围绕每个数据存储结构DS的侧壁DS_S。重述，并且如图3-4所示，保护层150可以在平行于衬底的顶表面100U延伸的平面中围绕每个数据存储结构的侧壁DS_S。在俯视图中观察时，保护层150可以覆盖底电极图案BE、磁隧道结图案MTJ和顶电极图案TE的侧壁，并且可以围绕底电极图案BE、磁隧道结图案MTJ和顶电极图案TE的侧壁。保护层150可以沿着凹陷区域200的内侧壁200S和底表面200B(“在”凹陷区域200的内侧壁200S和底表面200B“之上”、“上”等)延伸，并且可以部分地填充凹陷区域200。保护层150可以包括氮化物(例如硅氮化物)。
上部层间绝缘层160可以提供在下部层间绝缘层102上以覆盖数据存储结构DS。上部层间绝缘层160可以覆盖每个数据存储结构DS的底电极图案BE、磁隧道结图案MTJ和顶电极图案TE。因此，上部层间绝缘层160可以覆盖多个磁隧道结图案MTJ。如至少图4所示，上部层间绝缘层160可以填充凹陷区域200的未被保护层150填充的剩余区域。保护层150可以设置在上部层间绝缘层160与每个数据存储结构DS的侧壁DS_S之间(“可以在”上部层间绝缘层160与每个数据存储结构DS的侧壁DS_S之间“延伸”)(并且可以在上部层间绝缘层160与每个磁隧道结图案MTJ的侧壁之间延伸)，并且可以在上部层间绝缘层160与凹陷区域200的内表面之间延伸(例如，可以在凹陷区域200的内侧壁200S与上部层间绝缘层160之间延伸，并且还可以在凹陷区域200的底表面200B与上部层间绝缘层160之间延伸)。凹陷区域200的内侧壁200S和底表面200B可以被统称为凹陷区域200的内表面。上部层间绝缘层160可以包括氧化物、氮化物和氮氧化物中的至少一种。
导电接触170可以分别提供在数据存储结构DS上。每个导电接触170可以穿透上部层间绝缘层160的至少一部分，从而连接到每个数据存储结构DS的顶电极图案TE。每个导电接触170可以与每个数据存储结构DS的顶电极图案TE直接接触。导电接触170可以包括金属(例如铜)和导电金属氮化物中的至少一种。
导电线180可以提供在上部层间绝缘层160上。导电线180可以沿第一方向D1延伸，并且可以共同连接到在第一方向D1上布置的数据存储结构DS。导电线180可以被提供为多个，并且多个导电线180可以在第二方向D2上彼此间隔开。每个数据存储结构DS可以通过导电接触170中的对应一个连接到导电线180中的对应一个。导电线180可以包括金属(例如铜)和导电金属氮化物中的至少一种。导电线180可以用作位线。
图8是与图3的线I-I'对应的剖视图，示出根据本发明构思的一些示例实施方式的磁存储器件。图9是图8的部分“B”的放大图。在下文中，为了说明的容易和方便，将省略或者简要地描述与以上实施方式中相同的部件的描述。
参照图8和9，下部层间绝缘层102可以包括其中在数据存储结构DS之间的下部层间绝缘层102的上部凹入的凹陷区域200。凹陷区域200可以在平行于衬底100的顶表面100U延伸的方向(“第二平面”)上具有宽度W。凹陷区域200的宽度W可以随着离衬底100的距离减小而变小(即，凹陷区域200的宽度W可以朝向衬底100变窄)。凹陷区域200可以具有朝向衬底100逐渐变细的形状。
在剖视图中，凹陷区域200的内侧壁200S可以相对于衬底100的顶表面100U以第一角度θ1倾斜。在一些示例实施方式中，凹陷区域200的内侧壁200S可以是相对于衬底100的顶表面100U以第一角度θ1倾斜的平直表面。然而，本发明构思的实施方式不限于此。凹陷区域200的内侧壁200S可以是朝向下部层间绝缘层102的内部圆化的弯曲表面，如参照图5所述。在这种情况下，凹陷区域200的内侧壁200S相对于衬底100的顶表面100U的梯度P可以随着离衬底100的距离减小而减小。换言之，凹陷区域200的内侧壁200S的第一角度θ1可以随着离衬底100的距离减小而减小。凹陷区域200的底表面200B可以朝向衬底100的顶表面100U凸起。凹陷区域200的底表面200B可以具有朝向下部层间绝缘层102的内部逐渐变细的形状。
每个数据存储结构DS的侧壁DS_S可以与衬底100的顶表面100U成第二角度θ2。第二角度θ2可以大于第一角度θ1。换言之，每个数据存储结构DS的侧壁DS_S相对于衬底100的顶表面100U的梯度可以大于凹陷区域200的内侧壁200S的梯度P。例如，如至少图4和8所示，每个数据存储结构DS的侧壁DS_S可以基本上垂直于衬底100的顶表面100U(例如，可以相对于顶表面100U具有90度的固定梯度)，并且内侧壁200S可以相对于顶表面100U具有固定在小于90度的大小的梯度，或者相对于顶表面100U在0度与小于90度的大小之间变化。因此，如至少图4和8所示，每个数据存储结构DS的侧壁DS_S相对于衬底100的顶表面100U的梯度可以大于凹陷区域200的内侧壁200S相对于衬底100的顶表面100U的最大梯度。
每个数据存储结构DS的侧壁DS_S可以连续地连接到凹陷区域200的内侧壁200S。凹陷区域200的底表面200B可以位于离衬底100的顶表面100U的第一高度H1处。当凹陷区域200的底表面200B具有锥形形状时，凹陷区域200的底表面200B可以包括离衬底100最近的最低点，第一高度H1可以是从衬底100的顶表面100U到最低点的距离。每个下接触插塞104的顶表面104U可以位于离衬底100的顶表面100U的第二高度H2处，第二高度H2可以大于第一高度H1。换言之，每个下接触插塞104的顶表面104U离衬底100的顶表面100U的高度可以高于凹陷区域200的底表面200B离衬底100的顶表面100U的高度。
除了上述特征之外，根据一些示例实施方式的磁存储器件的其它特征可以与参照图3至7描述的磁存储器件的对应特征基本相同(例如，在制造公差和/或材料公差内相同)。
图10、11和14是与图3的线I-I'对应的剖视图，示出根据本发明构思的一些示例实施方式的制造磁存储器件的方法。图12和13是图11的部分“C”的放大图。
参照图10，下部层间绝缘层102可以在衬底100上形成。选择元件(未示出)可以在衬底100上形成，并且下部层间绝缘层102可以形成为覆盖选择元件。下接触插塞104可以在下部层间绝缘层102中形成。在一些示例实施方式中，下接触插塞104的形成可以包括形成穿透下部层间绝缘层102的下接触孔、以及分别在下接触孔中形成下接触插塞104。每个下接触插塞104可以连接到选择元件中的对应一个的一个端子。
底电极层BEL和磁隧道结层MTJL可以在下部层间绝缘层102上顺序地形成。例如，底电极层BEL可以包括导电金属氮化物(例如钛氮化物或钽氮化物)。底电极层BEL可以通过溅射工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。磁隧道结层MTJL可以包括顺序地堆叠在底电极层BEL上的第一磁层110、隧道势垒层120和第二磁层130。第一磁层110和第二磁层130的每个可以包括至少一个磁层。隧道势垒层120可以包括镁氧化物(MgO)层、钛氧化物(TiO)层、铝氧化物(AlO)层、镁锌氧化物(MgZnO)层和镁硼氧化物(MgBO)层中的至少一种。第一磁层110、隧道势垒层120和第二磁层130的每个可以通过物理气相沉积(PVD)工艺(例如溅射工艺)或CVD工艺形成。
导电掩模图案140可以在磁隧道结层MTJL上形成。导电掩模图案140可以限定其中将形成磁隧道结图案的区域。例如，导电掩模图案140可以包括金属(例如Ta、W、Ru或Ir)和导电金属氮化物(例如TiN)中的至少一种。此后，可以使用导电掩模图案140作为蚀刻掩模来执行离子束蚀刻工艺。离子束蚀刻工艺可以通过将离子束IB照射到衬底100上来执行。离子束IB可以被照射为相对于衬底100的顶表面100U以特定的(或者，预定的)角度θi倾斜。离子束IB可以包括惰性离子(例如氩正离子(Ar+))。在离子束蚀刻工艺期间，衬底100可以在垂直于衬底100的顶表面100U的旋转轴线上旋转。
参照图11，磁隧道结层MTJL和底电极层BEL可以通过使用导电掩模图案140作为蚀刻掩模的离子束蚀刻工艺而被顺序地图案化。因此，磁隧道结图案MTJ和底电极图案BE可以在下部层间绝缘层102上形成。底电极图案BE可以提供在下部层间绝缘层102上，并且可以分别连接到下接触插塞104。磁隧道结图案MTJ可以分别形成在底电极图案BE上。每个磁隧道结图案MTJ可以包括顺序地堆叠在每个底电极图案BE上的第一磁性图案112、隧道势垒图案122和第二磁性图案132。第一磁性图案112和第二磁性图案132可以彼此间隔开且隧道势垒图案122插置在它们之间。
参照图11、12和13，可以执行离子束蚀刻工艺以使在磁隧道结图案MTJ之间的下部层间绝缘层102的上部凹入。因此，凹陷区域200可以在下部层间绝缘层102中形成。凹陷区域200可以形成为具有随着离衬底100的距离减小而减小的宽度W。在某些实施方式中，凹陷区域200可以形成为具有朝向衬底100逐渐变细的形状。
凹陷区域200可以被形成使得，当在剖视图中观察时，凹陷区域200的内侧壁200S相对于衬底100的顶表面100U以第一角度θ1倾斜。第一角度θ1可以大于0度且小于90度。在一些示例实施方式中，如图12所示，凹陷区域200的内侧壁200S可以形成为朝向下部层间绝缘层102的内部圆化。在这种情况下，凹陷区域200的内侧壁200S相对于衬底100的顶表面100U的梯度P可以随着离衬底100的距离减小而减小。换言之，凹陷区域200的内侧壁200S的第一角度θ1可以随着离衬底100的距离减小而减小。在某些实施方式中，如图13所示，凹陷区域200的内侧壁200S可以形成为相对于衬底100的顶表面100U以第一角度θ1倾斜的平直表面形状。
凹陷区域200可以被形成使得，当在剖视图中观察时，凹陷区域200的底表面200B朝向衬底100的顶表面100U凸起。在一些示例实施方式中，凹陷区域200的底表面200B可以形成为朝向下部层间绝缘层102的内部圆化。在某些实施方式中，如参照图8所述，凹陷区域200的底表面200B可以形成为朝向下部层间绝缘层102的内部逐渐变细。
在离子束蚀刻工艺期间可能产生导电蚀刻副产物。如果凹陷区域200未在磁隧道结图案MTJ之间的下部层间绝缘层102中形成，则导电蚀刻副产物会沉积在磁隧道结图案MTJ之间的下部层间绝缘层102的顶表面102U1上。在这种情况下，下部层间绝缘层102的顶表面102U1可以基本上平行于衬底100的顶表面100U。在离子束蚀刻工艺期间，离子束IB可以被照射为相对于下部层间绝缘层102的顶表面102U1倾斜。在这种情况下，下部层间绝缘层102的顶表面102U1上的导电蚀刻副产物可以通过离子束IB再溅射，并且再溅射的导电蚀刻副产物可以朝向磁隧道结图案MTJ扩散(见附图标记DF1)。因此，再溅射的导电蚀刻副产物可以再沉积于每个磁隧道结图案MTJ的侧壁上。再沉积的导电蚀刻副产物可能导致第一磁性图案112与第二磁性图案132之间的电短路。
根据本发明构思，凹陷区域200可以形成在磁隧道结图案MTJ之间的下部层间绝缘层102中。当在剖视图中观察时，凹陷区域200的内侧壁200S可以相对于衬底100的顶表面100U以第一角度θ1倾斜。导电蚀刻副产物可以沉积在凹陷区域200的内侧壁200S上。在这种情况下，凹陷区域200的内侧壁200S上的导电蚀刻副产物可以通过离子束IB再溅射。然而，因为凹陷区域200的内侧壁200S相对于衬底100的顶表面100U倾斜，所以再溅射的导电蚀刻副产物可以在远离磁隧道结图案MTJ的方向上扩散(见附图标记DF2)。因此，可以抑制或防止再溅射的导电蚀刻副产物再沉积于每个磁隧道结图案MTJ的侧壁上。结果，可以抑制或防止第一磁性图案112与第二磁性图案132之间的电短路。
再次参照图11，在离子束蚀刻工艺之后，每个导电掩模图案140的至少一部分可以留在每个磁隧道结图案MTJ上。留下的导电掩模图案140可以用作顶电极。在下文中，留下的导电掩模图案140被称为顶电极图案TE。底电极图案BE、磁隧道结图案MTJ和顶电极图案TE可以构成数据存储结构DS，该底电极图案BE、磁隧道结图案MTJ和顶电极图案TE顺序地堆叠使得底电极图案BE在下部层间绝缘层102上、磁隧道结图案MTJ在底电极图案BE上并且顶电极图案TE在磁隧道结图案MTJ上。
参照图14，通过离子束蚀刻工艺，数据存储结构DS的侧壁DS_S可以形成为基本上垂直于衬底100的顶表面100U。保护层150可以在下部层间绝缘层102上形成，以覆盖多个数据存储结构DS。保护层150可以形成为共形地覆盖数据存储结构DS的侧壁DS_S，并且可以延伸到数据存储结构DS的顶表面上。保护层150可以形成为部分地填充数据存储结构DS之间的凹陷区域200。保护层150可以沿着凹陷区域200的内侧壁200S和底表面200B延伸。
上部层间绝缘层160可以在下部层间绝缘层102上形成，以覆盖数据存储结构DS和保护层150。上部层间绝缘层160可以形成为填充在数据存储结构DS之间的凹陷区域200的剩余区域。保护层150可以设置在数据存储结构DS的侧壁DS_S与上部层间绝缘层160之间以及数据存储结构DS的顶表面与上部层间绝缘层160之间。保护层150可以在凹陷区域200的内表面与上部层间绝缘层160之间延伸。凹陷区域200的内侧壁200S和底表面200B可以被称为凹陷区域200的内表面。
参照图4，导电接触170可以在上部层间绝缘层160中形成。每个导电接触170可以穿透上部层间绝缘层160的一部分和保护层150的一部分，从而连接到每个顶电极图案TE。导电接触170的形成可以包括形成穿透上部层间绝缘层160和保护层150以分别暴露顶电极图案TE的接触孔、在上部层间绝缘层160上形成填充接触孔的导电层、以及平坦化该导电层直到暴露上部层间绝缘层160。导电线180可以在上部层间绝缘层160上形成。数据存储结构DS可以通过导电接触170中的对应一个连接到导电线180。
根据本发明构思，凹陷区域200可以形成在磁隧道结图案MTJ之间的下部层间绝缘层102中，并且当在剖视图中观察时，凹陷区域200的内侧壁200S可以形成为相对于衬底100的顶表面100U以第一角度θ1倾斜。因此，当凹陷区域200的内侧壁200S上的导电蚀刻副产物在离子束蚀刻工艺中再溅射时，再溅射的导电蚀刻副产物可以在远离磁隧道结图案MTJ的方向上扩散。结果，可以抑制或防止磁隧道结图案MTJ的电短路，因而可以改善包括磁隧道结图案MTJ的磁存储器件的电特性。
虽然已经参照示例实施方式描述了本发明构思，但是对本领域技术人员将明显的是，可以进行各种改变和修改而不背离本发明构思的精神和范围。因此，应理解，上述实施方式不是限制性的，而是说明性的。因此，本发明构思的范围将由所附权利要求及其等同物的最宽可允许的解释来确定，并且不应受前面描述的约束或限制。
本申请要求享有2017年11月29日向韩国知识产权局提交的韩国专利申请第10-2017-0161931号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种磁存储器件，包括：
在衬底上的下部层间绝缘层；以及
在所述下部层间绝缘层上的多个磁隧道结图案，所述多个磁隧道结图案在平行于所述衬底的顶表面延伸的第一平面中彼此隔离，
其中所述下部层间绝缘层包括上表面，所述下部层间绝缘层的所述上表面包括凹入表面和顶表面，所述凹入表面至少部分地限定所述多个磁隧道结图案中的相邻磁隧道结图案之间的所述下部层间绝缘层的凹陷区域的内侧壁和底表面，使得所述凹入表面至少部分地限定所述凹陷区域，
其中所述凹陷区域的所述内侧壁相对于所述衬底的所述顶表面以锐角倾斜，并且所述凹陷区域的所述底表面在垂直于所述衬底的所述顶表面延伸的平面中具有朝向所述衬底的所述顶表面凸起的形状。
2.根据权利要求1所述的磁存储器件，其中所述凹陷区域在平行于所述衬底的所述顶表面延伸的第二平面中具有宽度，并且所述凹陷区域的所述宽度的大小与所述第二平面离所述衬底的距离成比例。
3.根据权利要求1所述的磁存储器件，其中所述凹陷区域的所述内侧壁是朝向所述下部层间绝缘层的内部圆化的弯曲表面，使得所述内侧壁的曲率中心在所述下部层间绝缘层外部。
4.根据权利要求1所述的磁存储器件，其中所述凹陷区域的所述内侧壁相对于所述衬底的所述顶表面的梯度与所述内侧壁和所述衬底的所述顶表面之间在垂直于所述衬底的所述顶表面延伸的所述平面中的距离成比例。
5.根据权利要求1所述的磁存储器件，还包括：
在所述多个磁隧道结图案的每个磁隧道结图案与所述下部层间绝缘层之间的底电极图案，
其中所述底电极图案的侧壁连续地连接到所述凹陷区域的所述内侧壁。
6.根据权利要求1所述的磁存储器件，还包括：
在所述多个磁隧道结图案的每个磁隧道结图案的侧壁上的保护层，
其中所述保护层在所述凹陷区域的所述内侧壁和所述底表面上延伸并且部分地填充所述凹陷区域。
7.根据权利要求6所述的磁存储器件，其中所述保护层在平行于所述衬底的所述顶表面延伸的所述第一平面中围绕所述多个磁隧道结图案的每个磁隧道结图案的所述侧壁。
8.根据权利要求6所述的磁存储器件，还包括：
在所述下部层间绝缘层上的上部层间绝缘层，所述上部层间绝缘层覆盖所述多个磁隧道结图案，
其中所述上部层间绝缘层填充所述凹陷区域的未被所述保护层填充的剩余区域，以及
其中所述保护层在所述多个磁隧道结图案的每个磁隧道结图案的所述侧壁与所述上部层间绝缘层之间延伸，所述保护层还在所述凹陷区域的所述内侧壁与所述上部层间绝缘层之间延伸，并且所述保护层还在所述凹陷区域的所述底表面与所述上部层间绝缘层之间延伸。
9.根据权利要求1所述的磁存储器件，其中所述凹陷区域的所述底表面的所述形状朝向所述衬底的所述顶表面逐渐变细。
10.根据权利要求1所述的磁存储器件，还包括：
在所述下部层间绝缘层中的多个下接触插塞，所述多个下接触插塞连接到所述多个磁隧道结图案的单独的相应的磁隧道结图案，
其中所述多个下接触插塞的每个下接触插塞延伸穿过所述下部层间绝缘层以连接到所述衬底，以及
其中所述多个下接触插塞的每个下接触插塞的顶表面相对于所述凹陷区域的所述底表面远离所述衬底的所述顶表面。
11.根据权利要求10所述的磁存储器件，还包括：
在所述多个磁隧道结图案的每个磁隧道结图案与所述下部层间绝缘层之间的底电极图案，
其中所述多个下接触插塞的每个下接触插塞的所述顶表面与所述下电极图案接触。
12.一种磁存储器件，包括：
在衬底上的下部层间绝缘层；以及
在所述下部层间绝缘层上的多个数据存储结构，所述多个数据存储结构在平行于所述衬底的顶表面延伸的第一平面中彼此隔离，
其中所述多个数据存储结构的每个数据存储结构包括在所述下部层间绝缘层上的下电极图案、在所述下电极图案上的磁隧道结图案和在所述磁隧道结图案上的顶电极图案，
其中所述下部层间绝缘层包括上表面，所述下部层间绝缘层的所述上表面包括凹入表面和顶表面，所述凹入表面至少部分地限定所述多个数据存储结构中的相邻数据存储结构之间的所述下部层间绝缘层中的凹陷区域的内侧壁和底表面，使得所述凹入表面至少部分地限定所述凹陷区域，
其中所述凹陷区域的所述内侧壁相对于所述衬底的所述顶表面以锐角倾斜，并且所述凹陷区域的所述底表面在垂直于所述衬底的所述顶表面延伸的平面中具有朝向所述衬底的所述顶表面凸起的形状。
13.根据权利要求12所述的磁存储器件，其中所述多个数据存储结构的每个数据存储结构的侧壁连续地连接到所述凹陷区域的所述内侧壁。
14.根据权利要求13所述的磁存储器件，其中所述凹陷区域的所述内侧壁是朝向所述下部层间绝缘层的内侧圆化的弯曲表面，使得所述内侧壁的曲率中心在所述下部层间绝缘层外部。
15.根据权利要求13所述的磁存储器件，其中所述凹陷区域的所述内侧壁相对于所述衬底的所述顶表面的梯度与所述内侧壁和所述衬底的所述顶表面之间在垂直于所述衬底的所述顶表面延伸的所述平面中的距离成比例。
16.根据权利要求13所述的磁存储器件，其中所述凹陷区域的所述底表面的所述形状朝向所述衬底的所述顶表面逐渐变细。
17.根据权利要求13所述的磁存储器件，还包括：
在所述多个数据存储结构的每个数据存储结构的所述侧壁上的保护层，
其中所述保护层在所述凹陷区域的所述内侧壁和所述底表面上延伸并且部分地填充所述凹陷区域。
18.根据权利要求17所述的磁存储器件，还包括：
在所述下部层间绝缘层上的上部层间绝缘层，所述上部层间绝缘层覆盖所述多个数据存储结构，
其中所述上部层间绝缘层填充所述凹陷区域的未被所述保护层填充的剩余区域，以及
其中所述保护层在所述多个数据存储结构的每个数据存储结构的所述侧壁与所述上部层间绝缘层之间延伸，所述保护层还在所述凹陷区域的所述内侧壁与所述上部层间绝缘层之间延伸，所述保护层还在所述凹陷区域的所述底表面与所述上部层间绝缘层之间延伸。
19.根据权利要求12所述的磁存储器件，其中所述凹陷区域在平行于所述衬底的所述顶表面延伸的第二平面中具有宽度，并且所述凹陷区域的所述宽度的大小与所述平面离所述衬底的距离成比例。
20.根据权利要求19所述的磁存储器件，其中，在垂直于所述衬底的所述顶表面延伸的所述平面中，所述多个数据存储结构的每个数据存储结构的侧壁相对于所述衬底的所述顶表面的梯度大于所述凹陷区域的所述内侧壁相对于所述衬底的所述顶表面的最大梯度。
CN201811432213.6A 2017-11-29 2018-11-28 磁存储器件 Active CN109841728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170161931A KR102365117B1 (ko) 2017-11-29 2017-11-29 자기 기억 소자
KR10-2017-0161931 2017-11-29

Publications (2)

Publication Number Publication Date
CN109841728A true CN109841728A (zh) 2019-06-04
CN109841728B CN109841728B (zh) 2023-05-19

Family

ID=66633614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811432213.6A Active CN109841728B (zh) 2017-11-29 2018-11-28 磁存储器件

Country Status (3)

Country Link
US (1) US10396277B2 (zh)
KR (1) KR102365117B1 (zh)
CN (1) CN109841728B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477738B (zh) * 2019-01-23 2023-05-12 联华电子股份有限公司 一种制作半导体元件的方法
US10892403B2 (en) * 2019-01-29 2021-01-12 International Business Machines Corporation Structured bottom electrode for MTJ containing devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
US20140042508A1 (en) * 2012-08-13 2014-02-13 Kilho Lee Semiconductor memory devices
CN103794716A (zh) * 2012-10-31 2014-05-14 三星电子株式会社 磁存储器件及其制造方法
US20150069480A1 (en) * 2013-09-09 2015-03-12 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
CN108288670A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 磁存储器装置
CN109037433A (zh) * 2017-06-09 2018-12-18 三星电子株式会社 磁存储器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198608B1 (en) 1999-03-18 2001-03-06 Read-Rite Corporation MR sensor with blunt contiguous junction and slow-milling-rate read gap
JP4666775B2 (ja) 2001-01-11 2011-04-06 キヤノン株式会社 磁気薄膜メモリ素子、磁気薄膜メモリおよび情報記録方法
JP2003196807A (ja) 2001-12-25 2003-07-11 Hitachi Ltd 磁気抵抗効果ヘッドおよびその製造方法
JP2005183826A (ja) 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
JP4915626B2 (ja) 2009-03-18 2012-04-11 株式会社東芝 磁気抵抗効果素子および磁気ランダムアクセスメモリ
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102212558B1 (ko) 2014-12-22 2021-02-08 삼성전자주식회사 자기 메모리 소자의 제조 방법
KR102354468B1 (ko) * 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
KR102399342B1 (ko) 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
JP6200471B2 (ja) 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
KR102406722B1 (ko) 2015-09-25 2022-06-09 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR102520682B1 (ko) * 2016-05-27 2023-04-12 삼성전자주식회사 정보 저장 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
US20140042508A1 (en) * 2012-08-13 2014-02-13 Kilho Lee Semiconductor memory devices
CN103794716A (zh) * 2012-10-31 2014-05-14 三星电子株式会社 磁存储器件及其制造方法
US20150069480A1 (en) * 2013-09-09 2015-03-12 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
CN108288670A (zh) * 2017-01-10 2018-07-17 三星电子株式会社 磁存储器装置
CN109037433A (zh) * 2017-06-09 2018-12-18 三星电子株式会社 磁存储器件及其制造方法

Also Published As

Publication number Publication date
US10396277B2 (en) 2019-08-27
CN109841728B (zh) 2023-05-19
KR102365117B1 (ko) 2022-02-21
US20190165257A1 (en) 2019-05-30
KR20190063094A (ko) 2019-06-07

Similar Documents

Publication Publication Date Title
US11631806B2 (en) Method of integration of a magnetoresistive structure
US20200066791A1 (en) Simplified double magnetic tunnel junctions
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
US20170345869A1 (en) Data storage devices
CN108288670A (zh) 磁存储器装置
KR20200093720A (ko) 자기 기억 소자
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
US20230040768A1 (en) Stacked spin-orbit-torque magnetoresistive random-access memory
CN109935683A (zh) 半导体器件
US11152561B2 (en) Magnetic memory device
US20220310906A1 (en) Memory cell with magnetic access selector apparatus
CN109841728A (zh) 磁存储器件
US20170263860A1 (en) Method of manufacturing magnetoresistive memory device
KR102566954B1 (ko) 자기 메모리 소자 및 그 제조 방법
US7473641B2 (en) Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof
US10692925B2 (en) Dielectric fill for memory pillar elements
US11887641B2 (en) Simultaneous electrodes for magneto-resistive random access memory devices
CN110911550A (zh) 磁性存储器装置、其制造方法以及衬底处理设备
KR20230064702A (ko) 반도체 소자
CN115207209A (zh) 磁存储器装置
KR102577238B1 (ko) 반도체 소자 제조 방법
US20230031478A1 (en) In-array magnetic shield for spin-transfer torque magneto-resistive random access memory
US20240090338A1 (en) Magnetic memory devices
US20230200086A1 (en) Magneto-resistive random access memory with substitutional bottom electrode
US20230031589A1 (en) HIGH RETENTION eMRAM USING VCMA-ASSISTED WRITING

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant