CN109841675A - 垂直纳米线晶体管及其形成方法 - Google Patents
垂直纳米线晶体管及其形成方法 Download PDFInfo
- Publication number
- CN109841675A CN109841675A CN201910271828.3A CN201910271828A CN109841675A CN 109841675 A CN109841675 A CN 109841675A CN 201910271828 A CN201910271828 A CN 201910271828A CN 109841675 A CN109841675 A CN 109841675A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- drain area
- grid
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种垂直纳米线晶体管的形成方法，包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成栅堆叠，环绕第二源漏区形成第二隔离层，如此，通过先隔离再形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管性能，并且，该方法能在垂直方向大规模集成，有利于减小版图面积，提高垂直纳米线晶体管的集成度。本申请还公开了对应的垂直纳米线晶体管。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种垂直纳米线晶体管及其形成方法。
背景技术
随着科学技术的发展，集成电路技术尺寸持续微缩，横向的鳍式场效应晶体管(Fin Field-Effect Transistor，Fin FET)和环栅纳米线晶体管(Gate-All-Around，GAA)的微缩在5纳米以下受到限制。但是，垂直纳米线器件可以继续延续摩尔定律，其器件尺寸可继续微缩，从而带来更高的集成度。然而，如何提高垂直纳米线器件的性能以及如何产业化，是仍需解决的问题。
发明内容
有鉴于此，本申请提供了一种垂直纳米线晶体管的形成方法，该方法通过先形成隔离层，再形成沟道的方式形成器件层，一方面具有较好的隔离效果，减轻了漏电、寄生效应对器件性能的影响，另一方面，能够在垂直方向上逐层堆叠器件层，有利于提高器件集成度。
本申请第一方面提供了一种垂直纳米线晶体管的形成方法，所述方法包括：
在衬底上沿垂直方向依次堆叠形成至少一个器件层；
每个所述器件层的形成方法包括：
形成具有通孔的第一隔离层；
在所述通孔中形成第一源漏区；
在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及
环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。
可选的，所述在所述第一源漏区上形成沟道区；在所述沟道区上形成第二源漏区包括：
外延生长沟道层；
在所述沟道层上形成外延源漏层；
在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层；
其中，刻蚀后的沟道层为沟道区，刻蚀后的外延源漏层为第二源漏区。
可选的，所述在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层包括：
生长第一覆盖层；
在所述通孔之上的第一覆盖层中形成开口；
在所述开口中形成掩膜层；
以所述掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。
可选的，形成所述开口所采用的掩膜版为形成所述通孔的掩膜版。
可选的，所述栅堆叠的形成方法包括：
生长栅堆叠，所述栅堆叠包括栅介质层和栅极；
去除所述掩膜层之上的栅堆叠；
以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐；
去除所述掩膜层。
本申请第二方面形成了一种垂直纳米线晶体管，包括：
衬底和位于所述衬底之上沿垂直方向堆叠的至少一个器件层；
该至少一个器件层包括：
第一隔离层，以及嵌入于其中的第一源漏区；
位于所述第一源漏区之上的沟道区；
位于所述沟道区之上的第二源漏区；
环绕所述第二源漏区的第二隔离层；
环绕所述沟道区的栅堆叠，所述栅堆叠包括栅介质层和栅极，嵌入于所述第一隔离层和所述第二隔离层之间。
可选的，所述栅介质层在所述沟道区的侧壁和所述第一隔离层的底部形成，其形貌为“L”型。
可选的，所述栅极包括依次层叠的功函数层和栅导体层，所述功函数层覆盖所述栅介质层。
可选的，所述第一源漏区、所述沟道区和所述第二源漏区的外壁在垂直于所述衬底方向上基本平齐。
可选的，所述器件层为多个，所述器件层中相邻的器件层分别为P型器件和N型器件。
可选的，所述器件层为多个，所述器件层中相邻器件层的第一源漏区和第二源漏区依次相接。
可选的，还包括：在所述至少一个器件层中位于顶部的器件层之上的接触塞。
可选的，所述器件层为多个，所述器件层中相邻器件层之间以第三隔离层隔离。
可选的，还包括：在所述至少一个器件层中每个器件层的顶部或侧壁形成的接触塞。
可选的，通过三五族元素对应的化合物中的至少一种形成所述沟道区。
从以上技术方案可以看出，本申请实施例具有以下优点：
本申请实施例提供了一种垂直纳米线晶体管的形成方法，具体地，在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成有栅堆叠，环绕第二源漏区形成有第二隔离层，如此，通过先隔离再形成沟道区的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管的性能。并且，该方法能够在垂直方向逐层堆叠器件层，有利于大规模集成，减小版图面积，提高垂直纳米线晶体管的集成度，如此使得该方法可以在产业上推广应用。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为本申请实施例中垂直纳米线晶体管的形成方法的流程图；
图1B为本申请实施例中垂直纳米线晶体管的一个结构示意图；
图2A至图2I为本申请实施例提供的形成方法中用于形成器件层的一系列制程对应的结构示意图；
图2J至图2L为本申请实施例提供的形成方法中用于形成漏引出的一系列制程对应的结构示意图；
图3为本申请实施例中垂直纳米线晶体管的一个结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
针对如何提高垂直纳米线器件的性能以及如何产业化这一技术问题，本申请提供了一种垂直纳米线晶体管的形成方法，包括在衬底上沿垂直方向依次堆叠形成至少一个器件层，每个器件层的形成方法包括形成具有通孔的第一隔离层，在所述通孔中形成第一源漏区，在所述第一源漏区上形成沟道，以及在所述沟道区上形成第二源漏区，其中，环绕所述沟道形成有栅堆叠，环绕所述第二源漏区形成有第二隔离层，如此，通过先隔离后形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管的性能。并且，该方法能够在垂直方向上逐层堆叠器件层，有利于大规模集成，减小版图面积，提高垂直纳米线晶体管的集成度，进而使得能够在产业上推广应用。
在该方法中，器件层可以是一层，也可以是多层。当器件层为多个时，相邻器件层可以共用电极，具体地，多个器件层中相邻器件层的第一源漏区和第二源漏区依次相接，也即源极和漏极依次相接，如此，可以节省形成垂直纳米线晶体管的工序。当然，在本申请实施例其他可能的实现方式中，相邻器件层也可以不共用电极，即每个器件层具有独立的源极和漏极，在具体实现时，多个器件层中相邻器件层之间通过第三隔离层进行隔离，如此，每个器件层相互独立，当存在一个器件层故障时，并不影响其他器件层正常工作，使得通过该实现方式生成的垂直纳米线晶体管具有较高的可靠性。
为了便于理解，下面将分别对中间源漏区共用电极和中间源漏区不共用电极两种情况下的垂直纳米线晶体管的形成方法进行说明，其中，中间源漏区是指器件层为多个时，两层器件层相邻处位于下方的器件层的第二源漏区与位于上方的器件层的第一源漏区所形成的区域。
首先，结合图1A和图1B对共用电极情况下的垂直纳米线晶体管的形成方法进行介绍。
图1A是本申请实施例提供的用于垂直纳米线晶体管的形成方法的流程示意图，图1B是本申请实施例提供的形成方法所形成的垂直纳米线晶体管的结构示意图，参见图1A和图1B，该方法包括：
S101：在衬底100上沿垂直方向依次堆叠形成多个器件层200，所述多个器件层200中相邻器件层的第一源漏区和第二源漏区依次相接。
S102：在所述多个器件层200中位于顶部的器件层200之上形成漏引出405。
针对S101，每个器件层200可以通过如下方法形成：
S1011：形成具有通孔的第一隔离层。
在具体实现时，可以先在衬底100上先沉积第一隔离层，然后通过掩膜板刻蚀第一隔离层形成通孔。其中，第一隔离层具体可以是二氧化硅SiO2等。
S1012：在所述通孔中形成第一源漏区。
在一个器件层200中，源极和漏极成对出现。具体地，当第一源漏区为源极时，则第二源漏区为漏极，当第一源漏区为漏极时，则第二源漏区为源极。
第一源漏区具体可以通过先外延再掺杂的方式形成。具体地，在所述通孔中形成外延层，然后对所述外延层进行掺杂，以形成第一源漏区。作为一种实现方式，可以通过离子注入的方式进行掺杂。所谓离子注入是为了使施主或受主杂质原子能够进入到晶体中去，首先把杂质原子电离成离子，并用强电场加速、让这些离子获得很高的动能，然后再直接轰击晶体、并“挤”进到晶体中去。当然，采用离子注入技术掺杂时，会产生晶格缺陷，同时也会有一些原子处在间隙中。所以，在经过离子注入以后，还可以进行退火处理，以消除这些缺陷和使杂质“激活"。
S1013：在所述第一源漏区上形成沟道区，以及在所述沟道区上形成第二源漏区。
在一些可能的实现方式中，可以通过三五族元素对应的化合物中的至少一种形成所述沟道区。该三五族元素是指元素周期表中三族元素和五族元素，三五族元素对应的化合物是指至少包含三五族元素中一种元素的化合物。作为本申请的一个示例，三五族元素对应的化合物包括硅锗化合物Si1-xGex、砷化铟镓In1-xGaxAs和砷化铟铝In1-xAlxAs等二元或三元复合材料。
其中，所述沟道区可以通过以下任意一种方式形成：外延、金属有机化合物化学气相淀积(Metal-organic Chemical Vapor Deposition，MOCVD)和原子层沉积(Atomiclayer deposition，ALD)。外延具体可以是分子束外延(Molecular Beam Epitaxy，MBE)，减压化学气相沉积(Reduced Pressure Chemical Vapor Deposition,RPCVD)等。
在具体实现时，可以通过先外延后刻蚀的方式形成上述沟道区和第二源漏区。具体地，可以先外延生成沟道层，然后在所述沟道层上外延形成外延源漏层，接着在该外延源漏层之上形成掩膜层，并以该掩膜层为保护，刻蚀掩膜层下方的沟道层和外延源漏层，其中，刻蚀后的沟道层即形成沟道区，刻蚀后的外延源漏层即形成第二源漏区。
当然，在形成所述沟道层和所述外延源漏层时，可以通过外延方式生成一层薄膜，然后对该层薄膜的上部进行掺杂，如此该薄膜上部通过掺杂形成外延源漏层，未掺杂部分形成沟道层，减少了薄膜生长工序的次数。当然，在实际应用时，也可以通过两次生长工序分别形成沟道层和外延源漏层，本实施例对此不作限定。
其中，形成第二源漏区的掺杂过程，可以参见第一源漏区形成过程，在此不再赘述。需要说明的是，在实际应用时，还可以对沟道层也进行掺杂，例如对所述沟道层进行阱掺杂。
进一步地，在外延源漏层上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层还可以通过如下方式实现：生长第一覆盖层，在所述通孔之上的第一覆盖层中形成开口，然后在开口中形成掩膜层，以该掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。
其中，第一覆盖层可以是具有不同选择比两种材料形成的复合层，如此，可以通过掩膜板刻蚀复合层的上部，形成开口。在实际应用中，掩膜层所采用的材料和第一覆盖层所采用的材料具有不同的选择比，基于此，可以以掩膜层为掩蔽，刻蚀第一覆盖层以及外延源漏层、沟道层。作为本申请的一个示例，掩膜层可以是氮化硅Si3N4,第一覆盖层可以是非晶硅a-Si和氧化硅SiO2的复合层，其中，SiO2在下，如此，通过刻蚀上述复合层中的SiO2可以形成开口，然后在所述开口中形成Si3N4。
还需要说明的是，在所述通孔之上的第一覆盖层形成开口时，可以采用与形成所述通孔的掩膜版相同的掩膜版，换言之，形成开口所采用的掩膜版即为形成所述通孔的掩膜版，如此可以减少掩膜版的数量，从而减少制造成本。此外，采用相同的掩模版可以使得上述第一源漏区、沟道区和第二源漏区的外壁在垂直于所述衬底方向上基本平齐。所谓“基本”，是指允许的工艺误差范围内大致相同。
S1014：环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。
在本实施例中，可以通过如下方式形成栅堆叠，具体地，生长栅堆叠，该栅堆叠具体可以包括栅介质层和栅极，然后去除所述掩膜层之上的栅堆叠，在具体实现时，可以通过机械化学研磨(chemical mechanical polishing，CMP)方式，去除掩膜层之上的栅堆叠，该方式具有较高的去除效率，接着，以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐，最后去除所述掩膜层以形成环绕所述沟道区的栅堆叠。
在具体实现时，栅介质层可以是通过高介电常数材料形成，具体地，栅介质层可以包括二氧化铪HfO2、二氧化锆ZrO2、氧化铝Al2O3和氧化镧La2O3中的至少一种。栅极包括依次层叠的功函数层和栅导体层，该功函数层覆盖栅介质层。功函数层可以是氮化钛TiN、氮化钽TaN、TaNx、硅氮化钛TiNSi、铝Al、铝化钛TiAl、碳铝化钛TiAlCx、碳化钛TiCx或碳化钽TaCx等或其中的复合层。栅导体层可以是钨W、钴Co和铂Pt中的至少一种形成的金属层，也即栅导体层可以是由上述金属单质形成，也可以是W、Co和Pt中的至少两种材料形成的复合层。
在一些可能的实现方式中，栅介质层在所述沟道区的侧壁和所述第一隔离层的底部形成，其形貌为“L”型。进一步地，在所述栅介质层上一次层叠形成功函数层和栅导体层，如此，所述功函数层和所述栅导体层的形貌也可以是“L”型。
需要说明的是，在形成上述栅堆叠时，还可以在形成功函数层之前，还可以在栅介质层上形成第一阻挡层，该第一阻挡层一般可以设置为较薄的一层，例如可以设置厚度为几埃，该第一阻挡层可以钛Ti、TiN或者二者的复合层，当然第一阻挡层也可以是钽TA、TaN或者二者的复合层。第一阻挡层在图中未示出，其仅为本申请的一个示例，不构成对本申请技术方案的限定。
在形成栅堆叠之后，还可以在所述栅堆叠之上形成环绕所述第二源漏区的第二隔离层，如此，栅堆叠可以嵌入于所述第一隔离层和所述第二隔离层之间。其中，该第二隔离层具体可以通过外延等方式形成，第二隔离层材料与第一隔离层类似，可以是SiO2。
需要说明的是，上述S1013和S1014的执行顺序可以根据实际需求而设置，例如可以先形成沟道区和第二源漏区，再形成环绕所述沟道区的栅堆叠和环绕所述第二源漏区的第二隔离层，也可以先形成所述栅堆叠和第二隔离层，然后再形成所述沟道区和第二源漏区，本实施例对此不作限定。
上述S1011至S1014示出了一个器件层的形成方式，当需要形成集成度较高的垂直纳米线器件时，可以按照S1011至S1014沿垂直方向依次堆叠形成多个器件层。所述器件层中每个器件层的类型可以根据实际需求而设置，例如，可以将器件统一设置为相同类型器件，如P型器件或者N型器件，当然，在实际应用时，也可以设置相邻的器件层分别为P型器件和N型器件。
针对上述S102，由于各个器件层中相邻器件层的第一源漏区和第二源漏区依次相接，各个器件层200是相互连接的，因此，可以仅对其中的一个器件层形成接触塞，当该接触塞形成在源极时，其作为源引出，当该接触塞形成在漏极时，其作为漏引出。作为本申请的一种实现方式，可以在多个器件层200中位于顶部的器件层200之上形成源引出或者漏引出。
针对上述接触塞，本申请实施例以漏引出作为示例，提供了一种具体实现方式。在具体实现时，可以沉积第四隔离层，然后刻蚀位于所述通孔之上的第四隔离层形成漏孔，在所述漏孔中依次生长第二阻挡层和填充金属层，作为漏电极，然后刻蚀位于第四隔离层之上的部分第二阻挡层和填充金属层，使得剩余的第二阻挡层和填充金属层与第四隔离层连接，作为接触塞。
其中，所述第二阻挡层可以是钛Ti、TiN或者二者形成的复合层，填充金属层可以是W、Co或Pt等金属材料中的至少一种形成的。
上述图1B是以在衬底上沿垂直方向堆叠两个器件层200作为示例进行说明的，在实际应用时可以根据实际需求仅形成一个器件层，也可以堆叠两个以上的器件层，本申请实施例提供的上述方法形成的垂直纳米线晶体管包括衬底和位于衬底之上的沿垂直方向堆叠的至少一个器件层，该至少一个器件层包括第一隔离层，以及嵌入于其中的第一源漏区，位于第一源漏区之上的沟道区，位于沟道区之上的第二源漏区，以及环绕第二源漏区的第二隔离层，环绕沟道去的栅堆叠，该栅堆叠包括栅介质层和栅极，嵌入于第一隔离层和第二隔离层之间，图1B并不构成对本申请技术方案的限定。
由上可知，本申请实施例提供了一种垂直纳米线晶体管的形成方法，具体地，在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成有栅堆叠，环绕第二源漏区形成有第二隔离层，如此，通过先隔离再形成沟道区的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管的性能。并且，该方法能够在垂直方向逐层堆叠器件层，有利于大规模集成，减小版图面积，提高垂直纳米线晶体管的集成度。
为了使得本申请的技术方案更加清楚、易于理解，本申请还提供了上述器件层的形成方法对应的更为具体的实施例，下面结合附图进行详细说明。
图2A至图2I为本申请实施例提供的器件层形成方法一系列制程对应的结构示意图，该方法包括：
第一步：形成第一隔离层201。
具体地，若该器件层200为多个器件层中由下之上的第一个器件层，则在衬底100上形成该第一隔离层201，若该器件层200为多个器件层中除第一个器件层之外的隔离层，则在第二源漏区之上该第一隔离层201。
如图2A所示，其以第一个器件层作为示例，示出了在衬底100上形成第一隔离层201的结构示意图。
第二步：通过掩膜版刻蚀所述第一隔离层201形成通孔202。
具体地，掩膜版上具有图案，通过该掩膜板可以确定第一隔离层201中需要刻蚀的部分，然后基于此进行刻蚀形成通孔202。
如图2B所示，其示出了以在第一隔离层201上刻蚀形成通孔202的结构示意图。
第三步：在所述通孔202中形成第一源漏区203，然后在所述第一源漏区203上形成沟道层204和外延源漏层205。
其中，第一源漏区203是通过先外延再掺杂的方式形成的，沟道层204和外延源漏层205是经过一次外延工序以及外延工序生成的外延层上部进行掺杂形成的，其中，掺杂部分形成外延源漏层205，未掺杂部分形成沟道层204。
如图2C所示，其示出了形成第一源漏区203、沟道层204以及外延源漏层205的结构示意图。
第四步：生长第一覆盖层206，在所述通孔202之上的第一覆盖层206中形成开口207。
第一覆盖层206可以是SiO2和a-Si的复合层，其中，a-Si在上，SiO2在下，则此种情形下，在所述通孔202之上的第一覆盖层206中形成开口207具体可以为刻蚀通孔202之上的a-Si层，形成开口207。
如图2D所示，其示出了生长第一覆盖层206，并在其上形成开口207的结构示意图。
第五步：在开口207中填充掩膜层208。
掩膜层208具体可以是氮化硅，如Si3N4等等，其形成方式具体可以为先填满整个开口，如此，部分氮化硅会覆盖第一覆盖层206，此时可以通过CMP方式去除第一覆盖层206之上的掩膜层208。
如图2E所示，其示出了填充掩膜层208的结构示意图。
第六步：以掩膜层208为掩蔽，刻蚀去除掩膜层208之外的第一覆盖层206以及外延源漏层205、沟道层204，以形成第二源漏区210及沟道区209。
如图2F所示，其示出了形成第二源漏区210及沟道区209的结构示意图。
第七步：依次生成栅介质层211、功函数层212和栅导体层213，以形成栅堆叠214。
如图2G所示，其示出了形成栅堆叠214后的结构示意图。
第八步：通过CMP去除掩膜层208之上的的栅堆叠214，然后以所述掩膜层208为掩蔽，回刻所述栅堆叠214直至所述栅堆叠214高度与所述沟道区209平齐。
如图2H所示，其示出了回刻所述栅堆叠214后的结构示意图。
第九步：腐蚀所述掩膜层208，环绕所述第二源漏区210形成第二隔离层215。
如图2I所示，其示出了腐蚀掩膜层208，在第二源漏区210周围形成第二隔离层215的结构示意图，其中，该第二隔离层可以是SiO2。
在上述实施例第一步至第九步的基础上，本申请实施例还提供了形成漏引出一系列制程的结构示意图，下面对其进行详细说明。
第十步：沉积第四隔离层400，刻蚀位于所述通孔202之上的第四隔离层形成漏孔401。
其中，第四隔离层可以是SiO2，在刻蚀所述第四隔离层400形成漏孔401时，可以采用与形成通孔202相同的掩膜版，如此，通过相同的图案，如此使得漏孔401形状与通孔202形状相同。
如图2J所示，其示出了形成漏孔的结构示意图。
第十一步：在所述漏孔401中依次生长第二阻挡层402和填充金属层403，所述第二阻挡层402和所述填充金属层403作为漏电极404。
其中，第二阻挡层402和填充金属层403可以覆盖第四隔离层400。
如图2K所示，其示出了形成漏电极404的结构示意图。
第十二步：刻蚀所述位于第四隔离层400之上的部分第二阻挡层402和填充金属层403，剩余的第二阻挡层402和填充金属层403形成漏引出405。
如图2L所示，其示出了形成漏引出的结构示意图。
需要说明的是，上述图2J至图2L是以第一源漏区203为源极，第二源漏区210为漏极，在第一个器件层200上形成漏引出作为示例进行说明的，在实际应用时，可以在多个器件层200中位于顶部的器件层之上形成漏引出。当然，第一源漏区203为漏极，第二源漏区203为源极时，可以采用与上述方法类似的方法形成源引出。由于多个器件层200中相邻器件层的第一源漏区203和第二源漏区依次连接，任意一个器件层200的第二源漏区210作为位于其上的相邻器件层200的第一源漏区203，因此，在对其中一个器件层200进行源引出或漏引出后，相当于对各个器件层200均进行源引出或漏引出。
以上对共用电极情况下的垂直纳米线晶体管的形成方法进行介绍，接下来对不共用电极情况下的垂直纳米线晶体管的形成方法进行介绍。
具体实现时，在衬底上沿垂直方向依次堆叠形成至少一个器件层，每个器件层的形成方法与共用电极情况下器件层的形成方法相同，具体可以参见图1A至图2I所示实施例相关内容描述，其中，相邻的器件层之间以第三隔离层进行隔离。
在此种情形下，由于各个器件层具有独立的电极，因此，可以对上述器件层分别形成接触塞，从而实现源引出/漏引出。在此种情形下，可以在所述至少一个器件层中每个器件层的顶部或侧壁形成的接触塞，也即在对器件层进行源引出/漏引出时，可以从器件层的顶部进行源引出/漏引出，也可以从侧壁进行源引出/漏引出。针对从器件层的顶部进行漏引出的情况，可以参见上述图2J至图2L相关内容描述。
图3示出了本申请实施例提供的一种不共用电极情况下垂直纳米线晶体管的结构示意图，如图3所示，该垂直纳米线晶体管包括衬底100，位于衬底之上的多个器件层200，其中，相邻的器件层200之间通过第三隔离层300进行隔离，在多个器件层200的最顶部器件层之上形成有具有漏孔401的第四隔离层400，该漏孔401中形成有漏引出405，其他器件层200可以从第二源漏区210的侧壁形成漏引出405，由于图3为剖面图，从侧壁形成的漏引出一般是从后面向上引出，使得漏引出在一个平面，故图3中未示出除了最顶部器件层以外的器件层的漏引出，其漏引出形成方式与顶部漏引出类似，在此不再赘述。
需要说明的是，图3是以堆叠两个器件层作为示例进行说明的，在实际应用时可以仅堆叠一个器件层，也可以堆叠两个以上器件层，各个器件层200的源引出/漏引出可以根据实际需求而设置，图3仅为本申请的一个示例，不构成对本申请技术方案的限定。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (15)
1.一种垂直纳米线晶体管的形成方法，其特征在于，所述方法包括：
在衬底上沿垂直方向依次堆叠形成至少一个器件层；
每个所述器件层的形成方法包括：
形成具有通孔的第一隔离层；
在所述通孔中形成第一源漏区；
在所述第一源漏区上形成沟道区，在所述沟道区上形成第二源漏区；以及环绕所述沟道区形成栅堆叠，环绕所述第二源漏区形成第二隔离层。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一源漏区上形成沟道区；在所述沟道区上形成第二源漏区包括：
外延生长沟道层；
在所述沟道层上形成外延源漏层；
在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层；
其中，刻蚀后的沟道层为沟道区，刻蚀后的外延源漏层为第二源漏区。
3.根据权利要求2所述的方法，其特征在于，
所述在外延源漏层之上形成掩膜层，并以所述掩膜层为保护，刻蚀下方的沟道层和外延源漏层包括：
生长第一覆盖层；
在所述通孔之上的第一覆盖层中形成开口；
在所述开口中形成掩膜层；
以所述掩膜层为隐蔽，刻蚀去除所述掩膜层之外的第一覆盖层以及外延源漏层、沟道层，以形成第二源漏区和沟道区。
4.根据权利要求3所述的方法，其特征在于，形成所述开口所采用的掩膜版为形成所述通孔的掩膜版。
5.根据权利要求3所述的方法，其特征在于，所述栅堆叠的形成方法包括：
生长栅堆叠，所述栅堆叠包括栅介质层和栅极；
去除所述掩膜层之上的栅堆叠；
以所述掩膜层为掩蔽，回刻所述栅堆叠直至所述栅堆叠高度与所述沟道区基本平齐；
去除所述掩膜层。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述器件层为多个，所述至少一个器件层中相邻器件层的第一源漏区和第二源漏区依次相接。
7.根据权利要求1至5任一项所述的方法，其特征在于，所述器件层为多个，所述至少一个器件层中相邻器件层之间以第三隔离层隔离。
8.一种垂直纳米线晶体管，其特征在于，包括：
衬底和位于所述衬底之上沿垂直方向堆叠的至少一个器件层；
该至少一个器件层包括：
第一隔离层，以及嵌入于其中的第一源漏区；
位于所述第一源漏区之上的沟道区；
位于所述沟道区之上的第二源漏区；
环绕所述第二源漏区的第二隔离层；
环绕所述沟道区的栅堆叠，所述栅堆叠包括栅介质层和栅极，嵌入于所述第一隔离层和所述第二隔离层之间。
9.根据权利要求8所述的垂直纳米线晶体管，其特征在于，所述栅介质层在所述沟道区的侧壁和所述第一隔离层的底部形成，其形貌为“L”型。
10.根据权利要求8所述的垂直纳米线晶体管，其特征在于，所述栅极包括依次层叠的功函数层和栅导体层，所述功函数层覆盖所述栅介质层。
11.根据权利要求8所述的垂直纳米线晶体管，其特征在于，所述第一源漏区、所述沟道区和所述第二源漏区的外壁在垂直于所述衬底方向上基本平齐。
12.根权利要求8至11任一项所述的垂直纳米线晶体管，其特征在于，所述器件层为多个，所述至少一个器件层中相邻器件层的第一源漏区和第二源漏区依次相接。
13.根据权利要求12所述的垂直纳米线晶体管，其特征在于，还包括：在所述至少一个器件层中位于顶部的器件层之上的接触塞。
14.根据权利要求8至11任一项所述的垂直纳米线晶体管，其特征在于，所述器件层为多个，所述至少一个器件层中相邻器件层之间以第三隔离层隔离。
15.根据权利要求14所述的垂直纳米线晶体管，其特征在于，还包括：在所述至少一个器件层中每个器件层的顶部或侧壁形成的接触塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910271828.3A CN109841675B (zh) | 2019-04-04 | 2019-04-04 | 垂直纳米线晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910271828.3A CN109841675B (zh) | 2019-04-04 | 2019-04-04 | 垂直纳米线晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109841675A true CN109841675A (zh) | 2019-06-04 |
| CN109841675B CN109841675B (zh) | 2022-05-17 |
Family
ID=66886854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910271828.3A Active CN109841675B (zh) | 2019-04-04 | 2019-04-04 | 垂直纳米线晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109841675B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205819A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2023029399A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110012085A1 (en) * | 2007-09-24 | 2011-01-20 | International Business Machines Corporation | Methods of manufacture of vertical nanowire fet devices |
| US20150349059A1 (en) * | 2014-05-29 | 2015-12-03 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
| US20160181362A1 (en) * | 2014-12-19 | 2016-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide Regions in Vertical Gate All Around (VGAA) Devices and Methods of Forming Same |
| US20160293739A1 (en) * | 2015-03-31 | 2016-10-06 | Stmicroelectronics, Inc. | Vertical gate-all-around tfet |
| CN106252352A (zh) * | 2016-09-30 | 2016-12-21 | 中国科学院微电子研究所 | 半导体设置及其制造方法及包括该设置的电子设备 |
| CN106711329A (zh) * | 2015-11-16 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 形成纳米线基装置的方法 |
| CN107887391A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN107887386A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 集成电路单元及其制造方法及包括该单元的电子设备 |
-
2019
- 2019-04-04 CN CN201910271828.3A patent/CN109841675B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110012085A1 (en) * | 2007-09-24 | 2011-01-20 | International Business Machines Corporation | Methods of manufacture of vertical nanowire fet devices |
| US20150349059A1 (en) * | 2014-05-29 | 2015-12-03 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
| US20160181362A1 (en) * | 2014-12-19 | 2016-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide Regions in Vertical Gate All Around (VGAA) Devices and Methods of Forming Same |
| US20160293739A1 (en) * | 2015-03-31 | 2016-10-06 | Stmicroelectronics, Inc. | Vertical gate-all-around tfet |
| CN106711329A (zh) * | 2015-11-16 | 2017-05-24 | 台湾积体电路制造股份有限公司 | 形成纳米线基装置的方法 |
| CN106252352A (zh) * | 2016-09-30 | 2016-12-21 | 中国科学院微电子研究所 | 半导体设置及其制造方法及包括该设置的电子设备 |
| CN107887391A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN107887386A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 集成电路单元及其制造方法及包括该单元的电子设备 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205819A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| WO2023029399A1 (zh) * | 2021-08-30 | 2023-03-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109841675B (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11495668B2 (en) | Full air-gap spacers for gate-all-around nanosheet field effect transistors | |
| EP1428252B1 (en) | A method for making a semiconductor device having a high-k gate dielectric | |
| US6713358B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| US6617209B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| JP2021500738A (ja) | 半導体デバイスを形成する方法および半導体デバイス | |
| US7452773B2 (en) | Method of manufacturing a flash memory device | |
| CN106158722A (zh) | 水平全环栅和FinFET器件隔离 | |
| CN103633115B (zh) | 用于多栅极晶体管的装置和方法 | |
| CN110352495A (zh) | 采用混合晶片键合技术的全包围栅极器件架构 | |
| US10396077B2 (en) | Patterned gate dielectrics for III-V-based CMOS circuits | |
| CN109841675A (zh) | 垂直纳米线晶体管及其形成方法 | |
| US10672671B2 (en) | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap | |
| US20160043164A1 (en) | Capacitor and Method of Forming a Capacitor | |
| CN113745220B (zh) | 半导体器件及其形成方法 | |
| CN103594421B (zh) | 于半导体设备的层间介电质中的压缩应力转移 | |
| CN107039280A (zh) | 半导体装置及其制造方法 | |
| US20170301551A1 (en) | Fabrication of multi threshold-voltage devices | |
| CN114695347A (zh) | 半导体元件及其制备方法 | |
| CN103915437A (zh) | 半导体结构及其形成方法 | |
| CN106935488B (zh) | 半导体装置与其制造方法 | |
| CN103094208B (zh) | 晶体管的制造方法 | |
| CN109545792B (zh) | 一种sonos存储结构及其制造方法 | |
| US11942536B2 (en) | Semiconductor device having channel structure with 2D material | |
| US10916639B1 (en) | Semiconductor device structure and method for preparing the same | |
| CN106847910B (zh) | 一种GaN基半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |