CN109837506A - 成膜装置、成膜方法以及有机el显示装置的制造方法 - Google Patents

成膜装置、成膜方法以及有机el显示装置的制造方法 Download PDF

Info

Publication number
CN109837506A
CN109837506A CN201810859505.1A CN201810859505A CN109837506A CN 109837506 A CN109837506 A CN 109837506A CN 201810859505 A CN201810859505 A CN 201810859505A CN 109837506 A CN109837506 A CN 109837506A
Authority
CN
China
Prior art keywords
substrate
voltage
electrostatic chuck
mask
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810859505.1A
Other languages
English (en)
Other versions
CN109837506B (zh
Inventor
石井博
柏仓一史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokki Corp filed Critical Tokki Corp
Publication of CN109837506A publication Critical patent/CN109837506A/zh
Application granted granted Critical
Publication of CN109837506B publication Critical patent/CN109837506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的成膜装置，包括基板保持单元、静电吸盘、磁铁以及控制部，所述基板保持单元包括用于支承基板的周缘部的支承部；所述静电吸盘设置于所述支承部的上方，用于吸附基板；所述磁铁设置于所述静电吸盘的上方，用于向掩模施加磁力、使基板与掩模紧贴；所述控制部用于控制向所述静电吸盘施加的电压，所述控制部在使所述静电吸盘吸附基板时，进行控制以便作为所述电压而向所述静电吸盘施加第一电压，在所述静电吸盘吸附基板之后，在从所述静电吸盘分离基板的分离工序开始之前，事先进行控制以便作为所述电压而向所述静电吸盘施加比所述第一电压低的第二电压。

Description

成膜装置、成膜方法以及有机EL显示装置的制造方法
技术领域
本发明涉及成膜装置，特别是涉及能够缩短从静电吸盘分离基板所花的时间且能够提高成膜精度的成膜装置。
背景技术
最近，作为平板显示装置，有机EL显示装置倍受瞩目。有机EL显示装置是自发光显示器，其响应速度、视角、薄型化等特性比液晶面板显示器优异，在监视器、电视、以智能手机为代表的各种便携终端等领域正在快速地代替现有的液晶面板显示器。另外，在汽车用显示器等方面也在扩大其应用领域。
有机EL显示装置的元件具有在两个相向的电极(阴极电极、阳极电极)之间形成有引起发光的有机物质层这样的基本构造。有机EL显示装置元件的有机物质层以及电极层，通过经由形成有像素图案的掩模将蒸镀材料向置于真空腔室上部的基板(的下表面)蒸镀而形成，所述蒸镀材料通过加热设置于成膜装置的真空腔室的下部的蒸镀源而被蒸发出来。
在这样向上蒸镀方式的成膜装置的真空腔室内，基板由基板支架进行保持，为了不对形成于基板(的下表面)的有机物质层/电极层造成损伤，利用基板支架的支承部支承基板的下表面周缘。在这种情况下，随着基板的尺寸增大，没有由基板支架的支承部支承的基板的中央部，因基板的自重而发生挠曲，成为降低蒸镀精度的主要原因。
作为减少因基板的自重而引起的挠曲的方法，研究了使用静电吸盘的技术。即，在基板的上部设置静电吸盘，使静电吸盘吸附由基板支架的支承部支承的基板的上表面，利用静电吸盘的静电引力牵拉基板的中央部，由此能够减少基板的挠曲。
发明内容
但是，在向静电吸盘施加吸附电压，将基板吸附到静电吸盘之后，为了从静电吸盘分离基板要向静电吸盘施加分离电压，即使施加分离电压，到因吸附基板附时施加的吸附电压而被感应的电荷放电为止需要花费较长的时间，因此从向静电吸盘施加分离电压这一时刻开始，到实际将基板从静电吸盘分离的时刻为止相当花费时间。这增加了工序时间(Tact)、降低了生产性。
另外，为了提高成膜精度，必须使相对于掩模已经调整好位置的基板在成膜工序期间以平坦的形状与掩模紧贴，但在静电吸盘对基板的吸附力较弱的情况下，基板的平坦度恶化，与掩模的紧贴度降低。这有可能导致降低成膜精度、因掩模而造成基板的成膜面的损伤。
本发明的主要目的是提供能够缩短分离由静电吸盘吸附的基板所花的时间并保持成膜精度，且能够防止对基板的成膜面造成损伤的成膜装置、成膜方法以及有机EL显示装置的制造方法。
本发明的第一方案的成膜装置，包括基板保持单元、静电吸盘、磁铁以及控制部，所述基板保持单元包括用于支承基板的周缘部的支承部；所述静电吸盘设置于所述支承部的上方，用于吸附基板；所述磁铁设置于所述静电吸盘的上方，用于向掩模施加磁力、使基板与掩模紧贴；所述控制部用于控制向所述静电吸盘施加的电压，所述控制部在使所述静电吸盘吸附基板时，进行控制以便作为所述电压而向所述静电吸盘施加第一电压，在所述静电吸盘吸附基板之后，在从所述静电吸盘分离基板的分离工序开始之前，事先进行控制以便作为所述电压而向所述静电吸盘施加比所述第一电压低的第二电压。
本发明的第二方案的成膜方法，包括：将基板送入成膜装置的真空腔室内的阶段；将送入的基板载置于基板保持单元的支承部上的阶段；使静电吸盘吸附所述支承部上的基板的阶段；相对于掩模对由所述静电吸盘吸附的基板进行位置调整的对准阶段；将进行了位置调整的基板载置于掩模上的阶段；利用磁铁使掩模与掩模上的基板紧贴的阶段；经由掩模在基板上对从蒸镀源蒸发的蒸镀材料进行成膜的阶段；从所述静电吸盘分离基板的阶段，使静电吸盘吸附基板的所述阶段，包括施加用于使所述静电吸盘产生静电引力的第一电压的阶段，在基板上对蒸镀材料进行成膜的所述阶段开始之后，将向所述静电吸盘施加的电压从所述第一电压降低到比所述第一电压低的第二电压。
本发明的第三方案的有机EL显示装置的制造方法，使用本发明的第二方案的成膜方法制造有机EL显示装置。
根据本发明，在向静电吸盘施加第一电压(吸附开始电压)、吸附基板之后，在施加从静电吸盘分离基板的分离电压之前(从静电吸盘分离基板的分离工序开始之前)，通过将向静电吸盘施加的电压，事先降低到比第一电压低的第二电压(吸附保持电压)，能够缩短从静电吸盘分离基板所花的时间。由此，能够防止整体的工序时间增加，提高生产性。并且，通过把将向静电吸盘施加的电压降低到第二电压的时刻设定成成膜工序开始之后，能够在成膜工序期间保持静电吸盘对基板的吸附力，能够防止成膜精度降低，且防止损伤基板的成膜面。
附图说明
图1是有机EL显示装置的生产线的一部分的示意图。
图2是本发明的成膜装置的示意图。
图3是本发明的静电吸盘的框图。
图4是本发明的静电吸盘与基板保持单元的示意图。
图5是用于说明本发明的对静电吸盘的电压进行控制的方法的图。
图6是用于说明本发明的成膜方法的图。
图7是用于表示有机EL显示装置的构造的示意图。
具体实施方式
以下参照附图对本发明的优选实施方式以及实施例进行说明。但是，以下的实施方式以及实施例仅是用于例示地表示本发明的优选结构，本发明的范围并不限定于这些结构。另外，以下说明中的装置的硬件结构以及软件结构，其处理流程、制造条件、尺寸、材质、形状等，只要没有特别特定的记载，就不表示将本发明的范围仅限定于此。
本发明能够较好地适用于利用真空蒸镀在基板的表面形成图案的薄膜(材料层)的装置。作为基板的材料，能够选择玻璃、高分子材料的薄膜、金属等任意材料，并且作为蒸镀材料，能够选择有机材料、金属性材料(金属、金属氧化物等)等任意材料。本发明的技术，具体来说能够适用于有机电子设备(例如，有机EL显示装置、薄膜太阳能电池)、光学部件等的制造装置。其中，在有机EL显示装置的制造装置中，由于通过使蒸镀材料蒸发并经由掩模将蒸镀材料蒸镀到基板上来形成有机EL显示元件，因此是本发明的优选适用例之一。
<电子设备生产线>
图1是示意地表示电子设备的生产线的结构的一部分的俯视图。图1的生产线例如用于制造智能手机用的有机EL显示装置的显示面板。在智能手机用的显示面板的情况下，例如在对约1800mm×约1500mm的尺寸的基板进行有机EL成膜之后，将该基板切割而制作多个小尺寸的面板。
电子设备的生产线，一般如图1所示，具有多个成膜室11、12和输送室13。在输送室13内设置有保持并输送基板10的输送机器人14。输送机器人14例如是具有在多关节手臂上安装有保持基板的机器人手部的构造的机器人，用于向各成膜室送入/搬出基板10。
在各成膜室11、12中分别设置有成膜装置(也称作蒸镀装置)。与输送机器人14交接基板10、基板10与掩模的相对位置的调整(对准)、向掩模上固定基板10、成膜(蒸镀)等一连串成膜流程，通过成膜装置自动地进行。
以下，对成膜室的成膜装置的结构进行说明。
<成膜装置>
图2是概略地表示成膜装置2的结构的剖视图。在以下的说明中，使用以铅垂方向作为Z方向的XYZ正交坐标系。在假定在成膜时将基板与水平面(XY平面)平行地固定的情况下，将与基板的短边平行的方向作为X方向，将与长边平行的方向作为Y方向。另外，围绕Z轴的旋转角由θ来表示。
成膜装置2具有定义为进行成膜工序的空间的真空腔室20。真空腔室20的内部保持为真空环境、或者氮气等惰性气体环境。
在成膜装置2的真空腔室20内的上部，设置有保持基板的基板保持单元21、保持掩模的掩模台22、通过静电引力吸附基板的静电吸盘23、用于向金属制的掩模施加磁力的磁铁24等，在成膜装置的真空腔室20内的下部设置有用于收容蒸镀材料的蒸镀源25等。
基板保持单元21从输送室13的输送机器人14接收基板10，然后进行保持以及输送。基板保持单元21也称作基板支架。基板保持单元21包括支承基板下表面的周缘部的支承部211、212。
支承部211、212包括配置成支承基板的相向的两边(例如，长边)中的一方的多个第一支承部件211，以及配置成支承相向的两边中的另一方的多个第二支承部件212。
各个支承部件包括支承基板下表面的周缘部的基板支承面部213，和弹性地支承基板支承面部213的弹性体部214。在基板支承面部213上设置有为了防止基板的损伤而进行了氟涂敷的垫(未图示)。支承部件的弹性体部214包括螺旋弹簧、板簧、硅橡胶等弹性体，在使静电吸盘吸附基板时，通过在来自静电吸盘的加压力的作用下发生弹性变形来防止基板在静电吸盘与支承部件之间破损。
为了使基板整体平坦地附着于静电吸盘，第一支承部件211的基板支承面部213的高度能够设置成比第二支承部件212的基板支承面部213高。另外，通过将第一支承部件211的弹性体部214的弹性模量设定成比第二支承部件212的弹性体部214的弹性模量大，或者较长地设定弹性体部214的长度，能够使第一支承部件211支承基板的支承力比第二支承部件212支承基板的支承力大。
在基板保持单元21的下方设置有框架状的掩模台22，在掩模台上载置有掩模221，该掩模221具有与要形成在基板10上的薄膜图案相对应的开口图案。特别是，用于制造智能手机用的有机EL元件的掩模是形成有细微的开口图案的金属制的掩模，也称作FMM(FineMetal Mask)。
在基板保持单元21的支承部211、212的上方设置有利用静电引力来吸附并固定基板的静电吸盘23。静电吸盘具有在电介体(例如，陶瓷材质)基体内埋设有金属电极等电气回路的构造。若对金属电极施加正(+)以及负(-)的电压，则通过电介体基体对基板感应上与金属电极极性相反的极化电荷，能够通过他们之间的静电引力将基板吸附固定到静电吸盘23上。静电吸盘23既可以通过一个板状件形成，也可以形成为具有多个子板状件。另外，在由一个板状件形成的情况下，也可以包含多个其内部的电气回路，在一个板状件内将静电引力控制为根据位置而不同。
在本发明中，如后所述，不是在静电吸盘23吸附基板期间对静电吸盘持续施加相同的电压，而是在成膜工序开始之后，施加比吸附开始时施加的电压低的电压，从而缩短基板分离时所花的时间。
在静电吸盘23的上部设置有磁铁24，该磁铁24对金属制的掩模221施加磁力、防止掩模的挠曲，使掩模221与基板10紧贴。磁铁24能够由永磁铁或者电磁铁构成，可以被划分为多个模块。
虽然在图2中没有图示，但在静电吸盘23与磁铁24之间设置有用于冷却基板的冷却板。冷却板可以与静电吸盘23或者磁铁24一体形成。
蒸镀源25包括收容用于在基板上成膜的蒸镀材料的坩埚(未图示)、用于对坩埚进行加热的加热器(未图示)、到蒸镀源的蒸发率达到一定值为止阻止蒸镀材料向基板飞溅的闸门(未图示)等。蒸镀源25可以为点(point)蒸镀源、线形(linear)蒸镀源、旋转式蒸镀源等，可以根据用途而具有多种结构。
虽然在图2中没有图示，但成膜装置2还包括用于测定蒸镀到基板上的膜的厚度的膜厚监视器(未图示)以及膜厚计算单元(未图示)。
在成膜装置2的真空腔室20的外部上表面，设置有用于在铅垂方向(Z方向)移动基板保持单元21、静电吸盘23、磁铁24等的驱动机构，以及为了使基板与掩模对准而与水平面平行地(在X方向、Y方向、θ方向)移动静电吸盘23、基板保持单元21等的驱动机构等。另外，为了使掩模与基板对准，还设置有通过设置于真空腔室20的顶棚的窗户对形成于基板以及掩模的对准标记进行拍摄的对准用照相机(未图示)。
成膜装置具有控制部26。控制部26具有输送以及对准基板10、控制蒸镀源、控制成膜等功能。控制部26例如能够由具有处理器、内存器、存储器、I/O等的计算机构成。在这种情况下，控制部26的功能通过由处理器实行存储于内存器或者存储器的程序来实现。作为计算机，既可以使用通用的个人计算机，也可以使用嵌入型的计算机或者PLC(programmable logic controller)。或者，也可以由ASIC、FPGA那样的电路构成控制部26的功能的一部分或者全部。另外，既可以对每一个成膜装置都设置控制部26，也可以通过一个控制部26控制多个成膜装置。
<静电吸盘的电压控制>
以下，参照图3～图5对本发明的静电吸盘23的结构、对在基板的吸附以及装卸工序中向静电吸盘施加的电压的控制进行说明。
本发明的静电吸盘23，如图3所示，包括电介体部30、电极部31、电压控制部32、电源部33。电源部33向静电吸盘23的电极部31施加正(+)电压以及负(-)电压。电压控制部32与成膜装置2的成膜工序的进行相对应地控制从电源部33向电极部31施加的电压的大小等。电压控制部32也可以与成膜装置2的控制部26统一，通过成膜装置2的控制部26来进行静电吸盘23的电压控制。
电极部31可以包括多个子电极部。例如，本发明的电极部31如图4(a)所示，可以分成第一子电极部311以及第二子电极部312来进行设置。第一子电极部311和第二子电极部312，能够以静电吸盘23的短边中央为基准设置于相向的两个长边侧。例如，如图4(b)所示，第一子电极部311以与基板保持单元21的第一支承部件211侧相对应的方式进行设置，第二子电极部312以与基板保持单元21的第二支承部件212侧相对应的方式进行设置。
以下，参照图5对使静电吸盘23吸附基板10的工序中的电压控制进行说明。
向成膜装置2的真空腔室20内送入基板，并载置在基板保持单元21的支承部211、212上(参照图5(a))。
接着，静电吸盘23下降，以接近载置在基板保持单元21的支承部211、212上的基板的方式移动。若静电吸盘23充分接近或者接触基板10，则如图5(b)所示，通过静电吸盘23的电源部33向电极部31施加第一电压(V1)。第一电压(V1)设定成足够使静电吸盘23切实地吸附基板10的大小的电压。将向静电吸盘23施加第一电压(V1)的时刻设定为t1。
通过向静电吸盘23的电极部31施加的第一电压(V1)，在基板的上表面上感应与第一电压(V1)的大小成比例的极性相反的极化电荷。通过在该基板上感应的极化电荷与静电吸盘23的电极部31之间的静电引力，基板被平坦地吸附到静电吸盘上。在本实施方式中，对在静电吸盘23接近或者接触基板10的状态下施加第一电压(V1)进行了说明，但是也可以在静电吸盘23朝向基板10开始下降之前，或者在下降的中途施加第一电压(V1)。
在之后的规定时刻(t＝t2)，静电吸盘23的电压控制部32，将向静电吸盘23的电极部31施加的电压，从第一电压(V1)降低到比第一电压小的第二电压(V2)。第二电压(V2)是用于将一旦被静电吸盘23吸附的基板10保持为吸附在静电吸盘23上的状态的吸附保持电压，是比使静电吸盘23吸附基板10时的第一电压(V1)低的电压。若施加到静电吸盘23的电压降低到第二电压(V2)，则与此相对应，在基板10上感应的极化电荷量也如图5(c)所示那样，与施加第一电压(V1)的情况相比减少，一旦基板10被第一电压(V1)吸附到静电吸盘23上，之后即使施加比第一电压(V1)低的第二电压(V2)，也能够保持基板的吸附状态。
第二电压(V2)最好考虑第一电压(V1)的大小而决定，考虑到装卸基板所花的时间，可以设定为零(0)电压或者反极性电压。即，若第一电压(V1)充分大，则即使将第二电压设定为零电压或者反极性电压，在基板上感应的极化电荷的放电也需要花费时间，因此在该时间期间能够保持使静电吸盘23吸附基板10的状态。
将施加到静电吸盘23的电压从第一电压(V1)降到第二电压(V2)的时机，最好在施加用于将基板10从静电吸盘23分离的分离电压、即第三电压(V3)的时刻(t＝t3)之前(即，从静电吸盘分离基板的工序开始的时刻之前)。这是为了确保如下的时间，所述时间是基板与静电吸盘之间的静电引力降低到能够从静电吸盘23分离基板10的程度所花费的时间。即，在要从静电吸盘23分离基板10时，即使将施加到静电吸盘23的电极部31的电压设定为第三电压(例如，零(0)或者反极性)，静电吸盘23与基板10之间的静电引力也不会立即消失，在静电吸盘23与基板10的界面上感应的电荷要消失的话需要花费相当多的时间(根据情况要花费数分钟左右)。特别是，在使静电吸盘23吸附基板10时，通常，为了切实地进行该吸附，要对第一电压进行设定(参照图5(f))，以便作用比使静电吸盘23吸附基板所需的最小静电引力(Fth)足够大的静电引力。从这样的第一电压到达到基板能够分离的状态为止相当花时间。
在本发明中，为了防止因这样的从静电吸盘23分离·装卸基板10所花的时间而导致整体的工序时间(Tact)增加，在向静电吸盘23施加作为分离电压的第三电压(V3)之前，预先将向静电吸盘23施加的电压降低到第二电压。
特别是，考虑到基板与静电吸盘23之间的静电引力的大小从第一电压产生的静电引力，减少到用于保持基板与静电吸盘23之间的吸附的最小限度的静电引力(Fth)所花的时间，和静电引力从第二电压产生的静电引力减少到能够使基板与静电吸盘分离的程度所花的时间的平衡(参照图5(e)以及图5(f))，最好在能够稳定地保持基板的吸附状态，且能够充分确保基板装卸所花的时间的时刻，使静电吸盘23的电压下降到第二电压。
对于将向静电吸盘23施加的电压降低到第二电压(V2)的具体时刻，参照图6在后面进行说明。
在本发明的其他实施方式中，以包含第一子电极部311和第二子电极部312的方式形成静电吸盘23的电极部31，使向各子电极部施加的电压从第一电压降低到第二电压的时刻相互不同，或者使第二电压的大小互相不同。
例如，如图4(b)以及图4(c)所示，在由基板支承面高的第一支承部件211支承基板的一侧形成有第一子电极部311，在将向第一子电极部311施加的电压从第一电压降低到第二电压之后，将向第二子电极部312施加的电压从第一电压降低到第二电压。由于由第一支承部件211支承的基板的周缘部先被吸附到静电吸盘23上，所以被感应的极化电荷量比由第二支承部件212支承的基板的周缘部侧多，由此基板分离所花的时间(极化电荷的放电所花的时间)也更长。通过将基板分离所花的时间相对较长的、吸附由第一支承部件211支承的基板周缘部侧的第一子电极部311的电压先降低到第二电压，能够充分确保基板分离所花的时间。
为了减少由第一支承部件211支承的基板周缘部侧的电荷放电时间，可以使施加给第一子电极部311的第二电压低于施加给第二子电极部312的第二电压。即，通过进一步降低向感应了相对多的极化电荷的第一子电极部311侧施加的第二电压，与第二子电极部312侧相比事先使更多的感应电荷放电，与在第二子电极部312侧的基板上感应的极化电荷的放电时间取得了平衡，由此能够最终平衡基板装卸所需要的时间。
将向第一子电极部311以及第二子电极部312施加的电压从第一电压降低到第二电压的时刻以及第二电压的大小，考虑到使在由两个子电极部吸附的基板上感应的电荷放电所需的时间的平衡，可以选择多种组合。
<成膜流程>
以下，参照图6说明采用本发明的静电吸盘电压控制的成膜方法。
在真空腔室20内的掩模台22上放置掩模221的状态下，通过输送室13的输送机器人14将基板送入成膜装置2的真空腔室20内(图6(a))。
进入到真空腔室20内的输送机器人14的手部下降，将基板10载置于基板保持单元21的支承部211，212上(图6(b))。
接着，静电吸盘23朝向基板10下降，在与基板10充分接近或者接触之后，向静电吸盘23施加第一电压(V1)，吸附基板10(图6(c))。
在由静电吸盘23吸附基板10的状态下，为了测量基板相对于掩模的相对位置偏移，使基板10朝向掩模221下降(图6(d))。
若基板10下降到测量位置，则利用对准用照相机对形成在基板10和掩模221上的对准标记进行拍摄，测量基板与掩模的相对位置偏移(参照图6(e))。
对于测量的结果，若判明基板相对于掩模的相对位置偏移超过阈值，则使由静电吸盘23吸附的状态下的基板10向水平方向(XYθ方向)移动，相对于掩模对基板进行位置调整(对准)(参照图6(f))。
在这样的对准工序之后，将由静电吸盘23吸附的基板10载置在掩模221上，并使磁铁24下降，通过磁铁24对于掩模的磁力使基板与掩模紧贴(图6(g))。
接着，打开蒸镀源25的闸门，经由掩模将蒸镀材料蒸镀到基板10上(图6(h))。
在本发明的一个实施方式中，在这样的成膜工序开始之后，将向静电吸盘23施加的电压从第一电压降低到比该第一电压低的第二电压。由此，能够充分确保使基板10从静电吸盘23分离所花的时间，并且在成膜工序期间能够保持相当大部分的静电吸盘23对基板的吸附力。即，即使在成膜工序之后将向静电吸盘23施加的电压立即从第一电压降低到第二电压，如图5(f)所示，由于静电吸盘23的吸附力变低要花时间，因此在成膜工序期间也能够确保充分的吸附力。由此，在基板的平坦度良好的状态下，能够保持与掩模的紧贴度，能够保持成膜精度。
在基板上进行了所希望的厚度的成膜后，关闭蒸镀源25的闸门，结束成膜工序。
在本发明的其他实施方式中，在成膜工序结束之后，将向静电吸盘23施加的电压从第一电压(V1)降低到第二电压(V2)。由此，在成膜工序期间，能够使静电吸盘23更切实地吸附基板，因此能够进一步防止成膜精度的降低。
若成膜工序结束，则磁铁24上升，解除掩模与基板的紧贴(图6(i))。在本发明的其他实施方式中，磁铁24上升，在解除了掩模与基板之间的紧贴之后，将向静电吸盘23施加的电压从第一电压(V1)降低到第二电压(V2)。由此，能够防止基板的成膜面被掩模损伤。即，在通过磁铁24使掩模与基板的成膜面紧贴的状态下，若静电吸盘23的吸附力变弱，则将在基板与掩模之间产生微小的间隙，此时若因成膜装置的振动等导致基板与掩模相对偏移，则基板的成膜面将受到损伤。因此，到磁铁24上升、解除了基板与掩模之间的紧贴状态为止，将向静电吸盘23施加的电压保持为第一电压(V1)，防止基板与掩模的相对偏移，在解除了基板与掩模之间的紧贴状态之后，将向静电吸盘23施加的电压降低到第二电压(V2)。
接着，通过静电吸盘23与基板保持单元21的上升，基板从掩模分离并上升(图6(j))。
在本发明的其他实施方式中，在基板10从掩模分离之后，将向静电吸盘23施加的电压从第一电压降低到第二电压。这样，由于在基板从掩模分离之后降低静电吸盘23的吸附力，因此即使发生成膜装置振动那样的外部干扰，也能够避免基板的成膜面受到损伤。
接着，输送机器人的手部进入成膜装置的真空腔室内，在向静电吸盘23施加作为分离电压的第三电压(零(0)或者反极性的电压)(t＝t3)、静电吸盘23的吸附力充分变弱之后，使静电吸盘23从基板分离并上升(图6(k))。然后，将蒸镀结束了的基板搬出。
如前所述，在本发明中，虽然将向静电吸盘23施加的电压从第一电压降低到第二电压的时刻，设定为使基板从静电吸盘分离的工序(图6(k))开始之前(施加第三电压之前)，但是根据需要，也可以设定成成膜工序开始之后、成膜工序结束之后、磁铁24上升而解除了基板与掩模的紧贴之后、基板上升而使基板与掩模分离之后等时刻。
<电子设备的制造方法>
接着，对使用本实施方式的成膜装置的电子设备的制造方法的一例进行说明。以下，作为电子设备的例子例示有机EL显示装置的结构以及制造方法。
首先，对要制造的有机EL显示装置进行说明。图7(a)是有机EL显示装置60的整体图，图7(b)表示1个像素的截面构造。
如图7(a)所示，在有机EL显示装置60的显示区域61，以矩阵状配置有多个具有多个发光元件的像素62。虽然详细结构将在后面进行说明，但每一个发光元件具有如下结构，即，具有由一对电极夹持的有机层。另外，此处所说的像素，是指在显示区域61中能够显示所希望的颜色的最小单位。在本实施例的有机EL显示装置的情况下，通过显示相互不同的发光的第一发光元件62R、第二发光元件62G、第三发光元件62B的组合构成像素62。像素62大多由红色发光元件、绿色发光元件、蓝色发光元件的组合构成，但是也可为黄色发光元件、青色发光元件、白色发光元件的组合，只要为至少一种颜色以上，就没有特别的限制。
图7(b)是沿着图7(a)的A-B线的局部截面示意图。像素62具有有机EL元件，所述有机EL元件在基板63上具有第一电极(阳极)64、空穴输送层65、发光层66R、66G、66B中的任一个、电子输送层67、第二电极(阴极)68。这些元件中，空穴输送层65、发光层66R、66G、66B、电子输送层67相当于有机层。另外，在本实施方式中，发光层66R是发红色光的有机EL层，发光层66G是发绿色光的有机EL层，发光层66B是发蓝色光的有机EL层。发光层66R、66G、66B分别形成为与发红色、绿色、蓝色光的发光元件(有时也记作有机EL元件)相对应的图案。另外，第一电极64按照每个发光元件分离地形成。空穴输送层65、电子输送层67、第二电极68，既可以对多个发光元件62R、62G、62B共通形成，也可以在每个发光元件上形成。另外，为了防止第一电极64和第二电极68因异物而短路，在第一电极64之间设置由有缘层69。此外，由于有机EL层因水分、氧而劣化，所以还设置有用于保护有机EL元件不受水分、氧侵蚀的保护层70。
在图7(b)中，虽然以一层表示空穴输送层65、电子输送层67，但是根据有机EL显示元件的构造，也可以以包含空穴阻挡层、电子阻挡层的多个层形成。另外，在第一电极64与空穴输送层65之间还可形成有具有能带构造的空穴注入层，所述空穴注入层能够顺利地进行从第一电极64向空穴输送层65的空穴注入。同样地，也可以在第二电极68与电子输送层67之间形成电子注入层。
下面，对有机EL显示装置的制造方法的例子进行具体的说明。
首先，准备形成有用于驱动有机EL显示装置的回路(未图示)以及第一电极64的基板63。
在形成有第一电极64的基板63上通过旋转涂敷形成丙烯树脂，利用光刻法对丙烯树脂以在形成有第一电极64的部分形成开口的方式形成图案、形成绝缘层69。该开口部相当于发光元件实际发光的发光区域。
将形成有绝缘层69的图案的基板63送入第一有机材料成膜装置，利用基板保持单元以及静电吸盘保持基板，在显示区域的第一电极64上方作为共通的层对空穴输送层65进行成膜。空穴输送层65利用真空蒸镀进行成膜。实际上，由于空穴输送层65形成为比显示区域61大的尺寸，因此不需要高精细的掩模。
接着，将形成至空穴输送层65的基板63送入第二有机材料成膜装置，利用基板保持单元以及静电吸盘进行保持。进行基板与掩模的对准，并将基板载置在掩模上，在基板63的配置发红色光的元件的部分，对发红色光的发光层66R进行成膜。
与发光层66R的成膜同样地，利用第三有机材料成膜装置对发绿色光的发光层66G进行成膜，进而利用第四有机材料成膜装置对发蓝色光的发光层66B进行成膜。在发光层66R、66G、66B的成膜结束后，利用第五成膜装置在整个显示区域61对电子输送层67进行成膜。电子输送层67作为对3色的发光层66R、66G、66B共通的层而形成。
利用金属性蒸镀材料成膜装置移动形成至电子输送层67的基板，对第二电极68进行成膜。
根据本发明，在为了制造有机EL显示元件而将多种有机材料以及金属性材料蒸镀至基板上时，在使静电吸盘23吸附基板后，通过在规定的时刻(例如，成膜工序开始之后)事先降低向静电吸盘23施加的电压，能够稳定地保持静电吸盘23对基板的吸附，防止基板的成膜面的损伤等，并且还能够缩短从静电吸盘23分离基板所花的时间，减少工序时间。
之后，向等离子CVD装置移动、对保护层70进行成膜，完成有机EL显示装置60。
从将形成有绝缘层69的图案的基板63送入成膜装置开始至保护层70的成膜结束为止，若暴露于包含水分、氧的环境，则由有机EL材料构成的发光层有可能因水分、氧而劣化。因此，在本例中，成膜装置之间的基板的送入搬出，都在真空环境或者惰性气体环境下进行。
上述实施例表示本发明的一例，但本发明并不限定于上述实施例的结构，在其技术思想的范围内可以进行适当的变形。
符号说明
21：基板保持单元
22：掩模台
23：静电吸盘
24：磁铁
30：电介体部
31：电极部
32：电压控制部
33：电源部
211：第一支承部件
212：第二支承部件
311：第一子电极部
312：第二子电极部

Claims (20)

1.一种成膜装置，用于经由掩模在基板上进行成膜，其中，
包括基板保持单元、静电吸盘、磁铁以及控制部，
所述基板保持单元包括用于支承基板的周缘部的支承部；
所述静电吸盘设置于所述支承部的上方，用于吸附基板；
所述磁铁设置于所述静电吸盘的上方，用于向掩模施加磁力、使基板与掩模紧贴；
所述控制部用于控制向所述静电吸盘施加的电压，
所述控制部在使所述静电吸盘吸附基板时，进行控制以便作为所述电压而向所述静电吸盘施加第一电压，在所述静电吸盘吸附基板之后，在从所述静电吸盘分离基板的分离工序开始之前，事先进行控制以便作为所述电压而向所述静电吸盘施加比所述第一电压低的第二电压。
2.如权利要求1所述的成膜装置，其中，在经由掩模向基板上蒸镀蒸镀材料的成膜工序开始之后，所述控制部进行控制，以便向所述静电吸盘施加所述第二电压。
3.如权利要求1所述的成膜装置，其中，在经由掩模向基板上蒸镀蒸镀材料的成膜工序结束之后，所述控制部进行控制，以便向所述静电吸盘施加所述第二电压。
4.如权利要求1所述的成膜装置，其中，在基于所述磁铁的基板与掩模的紧贴被解除之后，所述控制部进行控制，以便向所述静电吸盘施加所述第二电压。
5.如权利要求1所述的成膜装置，其中，在将由所述静电吸盘吸附的基板从掩模分离之后，所述控制部进行控制，以便向所述静电吸盘施加所述第二电压。
6.如权利要求1所述的成膜装置，其中，在所述分离工序开始的时刻，所述控制部进行控制，以便向所述静电吸盘施加第三电压，即，零(0)电压或者反极性的电压。
7.如权利要求1所述的成膜装置，其中，所述第二电压是零(0)电压或者反极性的电压。
8.如权利要求1所述的成膜装置，其中，所述静电吸盘具备包括多个子电极部的电极部，所述控制部进行控制，以使向所述多个子电极部的每一个施加的所述第二电压的大小不同。
9.如权利要求8所述的成膜装置，其中，
所述支承部包括以支承所述基板的相向的两边中的一方侧的周缘部的方式配置的第一支承部件，以及以支承所述基板的所述相向的两边中的另一方侧的周缘部的方式配置的第二支承部件，
所述第一支承部件的基板支承面的高度比所述第二支承部件的基板支承面高，
向所述多个子电极部中的设置于与所述第一支承部件对应的位置的子电极部施加的第二电压，比向设置于与所述第二支承部件对应的位置的子电极部施加的第二电压低。
10.如权利要求1所述的成膜装置，其中，所述静电吸盘具备包括多个子电极部的电极部，
所述控制部进行控制，以使向所述多个子电极部的每一个施加所述第二电压的时刻不同。
11.如权利要求10所述的成膜装置，其中，
所述支承部包括以支承所述基板的相向的两边中的一方侧的周缘部的方式配置的第一支承部件，以及以支承所述基板的所述相向的两边中的另一方侧的周缘部的方式配置的第二支承部件，
所述第一支承部件的基板支承面的高度比所述第二支承部件的基板支承面高，
向所述多个子电极部中的设置于与所述第一支承部件对应的位置的子电极部施加所述第二电压的时刻，比向设置于与所述第二支承部件对应的位置的子电极部施加所述第二电压的时刻早。
12.一种成膜方法，经由掩模在基板上进行成膜，其中，包括：
将基板送入成膜装置的真空腔室内的阶段；
将送入的基板载置于基板保持单元的支承部上的阶段；
使静电吸盘吸附所述支承部上的基板的阶段；
相对于掩模对由所述静电吸盘吸附的基板进行位置调整的对准阶段；
将进行了位置调整的基板载置于掩模上的阶段；
利用磁铁使掩模与掩模上的基板紧贴的阶段；
经由掩模在基板上对从蒸镀源蒸发的蒸镀材料进行成膜的阶段；
从所述静电吸盘分离基板的阶段，
使静电吸盘吸附基板的所述阶段，包括施加用于使所述静电吸盘产生静电引力的第一电压的阶段，
在基板上对蒸镀材料进行成膜的所述阶段开始之后，将向所述静电吸盘施加的电压从所述第一电压降低到比所述第一电压低的第二电压。
13.如权利要求12所述的成膜方法，其中，
在所述成膜的阶段结束之后，将向所述静电吸盘施加的电压降低到所述第二电压。
14.如权利要求12所述的成膜方法，其中，
在所述成膜的阶段与所述分离的阶段之间，包括解除基于所述磁铁的掩模与基板之间的紧贴状态的阶段，
在解除所述紧贴状态的阶段之后，将向所述静电吸盘施加的电压降低到所述第二电压。
15.如权利要求12所述的成膜方法，其中，
在所述成膜的阶段与所述分离的阶段之间，包括解除基于所述磁铁的掩模与基板之间的紧贴状态的阶段，以及
使解除了紧贴状态的所述基板从掩模分离的阶段，
在所述分离的阶段之后，将向所述静电吸盘施加的电压降低到所述第二电压。
16.如权利要求12所述的成膜方法，其中，在向所述静电吸盘施加所述第二电压之后，在分离所述基板的阶段，向所述静电吸盘施加第三电压、即零(0)电压或者反极性的电压。
17.如权利要求12所述的成膜方法，其中，所述第二电压为零(0)电压或者反极性的电压。
18.如权利要求12所述的成膜方法，其中，使向所述静电吸盘所包含的多个子电极部的每一个施加的第二电压的大小相互不同。
19.如权利要求12所述的成膜方法，其中，使向所述静电吸盘所包含的多个子电极部的每一个施加第二电压的时刻相互不同。
20.一种有机EL显示装置的制造方法，其中，
使用权利要求12～权利要求19中的任一项所述的成膜方法来制造有机EL显示装置。
CN201810859505.1A 2017-11-29 2018-07-31 成膜装置、成膜方法以及有机el显示装置的制造方法 Active CN109837506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0161925 2017-11-29
KR1020170161925A KR101960194B1 (ko) 2017-11-29 2017-11-29 성막장치, 성막방법, 및 유기 el 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
CN109837506A true CN109837506A (zh) 2019-06-04
CN109837506B CN109837506B (zh) 2022-10-11

Family

ID=65908486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810859505.1A Active CN109837506B (zh) 2017-11-29 2018-07-31 成膜装置、成膜方法以及有机el显示装置的制造方法

Country Status (3)

Country Link
JP (1) JP7010800B2 (zh)
KR (1) KR101960194B1 (zh)
CN (1) CN109837506B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112779503A (zh) * 2019-11-04 2021-05-11 佳能特机株式会社 成膜装置及成膜装置的控制方法
CN112779504A (zh) * 2019-11-04 2021-05-11 佳能特机株式会社 成膜装置及成膜方法
CN113005398A (zh) * 2019-12-20 2021-06-22 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
CN113106395A (zh) * 2019-12-24 2021-07-13 佳能特机株式会社 成膜装置、电子器件的制造装置、成膜方法及电子器件的制造方法
CN115142036A (zh) * 2021-03-30 2022-10-04 佳能特机株式会社 控制装置、成膜装置、基板吸附方法、计划设定方法及电子器件的制造方法
CN115369358A (zh) * 2021-09-08 2022-11-22 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113005403B (zh) * 2019-12-20 2023-06-20 佳能特机株式会社 成膜装置、使用其的成膜方法及电子器件的制造方法
KR20210080776A (ko) * 2019-12-23 2021-07-01 캐논 톡키 가부시키가이샤 성막 시스템 및 기판 반송 시스템
KR20210080802A (ko) * 2019-12-23 2021-07-01 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
CN113628958B (zh) * 2021-07-29 2024-04-23 华虹半导体(无锡)有限公司 半导体器件的制备方法
KR102651394B1 (ko) * 2022-10-19 2024-03-29 엘지디스플레이 주식회사 대면적 디스플레이 제조를 위한 수평 고정형 유기 증착 장비용 기판 처리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407591A (zh) * 2001-08-13 2003-04-02 日新电机株式会社 吸持基体的方法和设备
JP2004063826A (ja) * 2002-07-30 2004-02-26 Ulvac Japan Ltd 残留電荷除去方法及び残留電荷除去装置
CN1516256A (zh) * 1996-06-21 2004-07-28 ������������ʽ���� 移开晶片的方法及静电吸盘装置
CN101401198A (zh) * 2006-03-20 2009-04-01 三菱重工业株式会社 用于玻璃基板的静电吸引设备和吸引和释放玻璃基板的方法
JP2014065959A (ja) * 2012-09-27 2014-04-17 Hitachi High-Technologies Corp 蒸着装置、および、蒸着装置における基板設置方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4226101B2 (ja) * 1998-05-12 2009-02-18 株式会社アルバック 静電チャックプレート表面からの基板離脱方法
JP4647122B2 (ja) * 2001-03-19 2011-03-09 株式会社アルバック 真空処理方法
JP2014075372A (ja) * 2010-12-27 2014-04-24 Canon Anelva Corp 静電吸着装置
KR102398067B1 (ko) * 2014-11-05 2022-05-13 삼성디스플레이 주식회사 정전 척
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516256A (zh) * 1996-06-21 2004-07-28 ������������ʽ���� 移开晶片的方法及静电吸盘装置
CN1407591A (zh) * 2001-08-13 2003-04-02 日新电机株式会社 吸持基体的方法和设备
JP2004063826A (ja) * 2002-07-30 2004-02-26 Ulvac Japan Ltd 残留電荷除去方法及び残留電荷除去装置
CN101401198A (zh) * 2006-03-20 2009-04-01 三菱重工业株式会社 用于玻璃基板的静电吸引设备和吸引和释放玻璃基板的方法
JP2014065959A (ja) * 2012-09-27 2014-04-17 Hitachi High-Technologies Corp 蒸着装置、および、蒸着装置における基板設置方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112779503A (zh) * 2019-11-04 2021-05-11 佳能特机株式会社 成膜装置及成膜装置的控制方法
CN112779504A (zh) * 2019-11-04 2021-05-11 佳能特机株式会社 成膜装置及成膜方法
CN112779503B (zh) * 2019-11-04 2023-04-18 佳能特机株式会社 成膜装置及成膜装置的控制方法
CN113005398A (zh) * 2019-12-20 2021-06-22 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
CN113005398B (zh) * 2019-12-20 2023-04-07 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
CN113106395A (zh) * 2019-12-24 2021-07-13 佳能特机株式会社 成膜装置、电子器件的制造装置、成膜方法及电子器件的制造方法
CN113106395B (zh) * 2019-12-24 2023-08-15 佳能特机株式会社 成膜装置、电子器件的制造装置、成膜方法及电子器件的制造方法
CN115142036A (zh) * 2021-03-30 2022-10-04 佳能特机株式会社 控制装置、成膜装置、基板吸附方法、计划设定方法及电子器件的制造方法
CN115369358A (zh) * 2021-09-08 2022-11-22 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法
CN115369358B (zh) * 2021-09-08 2023-12-05 广东聚华印刷显示技术有限公司 蒸镀装置以及蒸镀基板分离方法

Also Published As

Publication number Publication date
JP2019099912A (ja) 2019-06-24
KR101960194B1 (ko) 2019-03-19
JP7010800B2 (ja) 2022-01-26
CN109837506B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN109837506A (zh) 成膜装置、成膜方法以及有机el显示装置的制造方法
CN109837507A (zh) 成膜装置、成膜方法以及有机el显示装置的制造方法
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN109837505B (zh) 成膜装置、成膜方法以及有机el显示装置的制造方法
CN109837510A (zh) 成膜装置及使用其的有机el显示装置的制造方法
CN109972084A (zh) 成膜装置、成膜方法、以及电子设备的制造方法
CN109957774A (zh) 成膜装置、成膜方法及有机el显示装置的制造方法
CN109837519A (zh) 成膜装置、成膜方法及有机el显示装置的制造方法
CN109913842A (zh) 静电吸盘装置、掩模安装装置、成膜装置、成膜方法及电子设备的制造方法
CN109957775A (zh) 静电吸盘、成膜装置、基板的保持及分离方法、成膜方法及电子设备的制造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7127765B2 (ja) 静電チャック、成膜装置、基板吸着方法、成膜方法、及び電子デバイスの製造方法
KR102520050B1 (ko) 흡착 장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR20200034455A (ko) 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
KR102411995B1 (ko) 정전척 시스템, 성막장치, 흡착 및 분리방법, 성막방법 및 전자 디바이스의 제조방법
CN110938796B (zh) 静电吸盘系统、成膜装置、被吸附体分离方法、成膜方法及电子设备的制造方法
KR20190103123A (ko) 정전척, 성막장치, 기판흡착방법, 성막방법, 및 전자 디바이스의 제조방법
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
KR20190070896A (ko) 마스크 부착장치, 성막장치, 성막방법, 및 전자 디바이스의 제조방법
KR20210080802A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant