CN109817520A - 半导体晶粒退火方法 - Google Patents

半导体晶粒退火方法 Download PDF

Info

Publication number
CN109817520A
CN109817520A CN201810605779.8A CN201810605779A CN109817520A CN 109817520 A CN109817520 A CN 109817520A CN 201810605779 A CN201810605779 A CN 201810605779A CN 109817520 A CN109817520 A CN 109817520A
Authority
CN
China
Prior art keywords
annealing
semiconductor
semiconductor grain
grain
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810605779.8A
Other languages
English (en)
Inventor
叶昕豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817520A publication Critical patent/CN109817520A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开提供一种半导体晶粒退火方法。在此方法中，接收与一半导体晶粒的布局相关的信息。根据所接收的信息，获得在半导体晶粒上的至少一退火轨迹。根据所接收的信息，对半导体晶粒的多个对准记号执行一对准程序。根据对准记号，定位半导体晶粒。沿着退火轨迹投射具有一第一激光参数的一激光束至所定位的半导体晶粒上，以退火所定位的半导体晶粒的一第一部分，第一部分由退火轨迹所覆盖。再者，所定位的半导体晶粒通过退火轨迹被部分地覆盖。

Description

半导体晶粒退火方法
技术领域
本公开涉及一种半导体晶粒退火方法，特别涉及减轻图案负载效应的半导体晶粒退火方法。
背景技术
半导体集成电路(IC)工业呈指数成长。在IC材料及IC设计的技术进步产生多个IC世代，每一个IC世代比上一个IC世代有更小及更复杂的电路。在IC发展过程中，工艺可作出的几何尺寸(例如：最小部件(或线路))会下降，而功能密度(例如：每一芯片区域的相连元件数量)通常都会增加。此微缩过程通过增加生产效率及降低相关成本提供了优势。此微缩亦增加了IC工艺及制造的复杂性，为实现这些进步，需要在IC工艺及制造有相似的发展。
发明内容
本公开提供了一种半导体晶粒退火方法。此半导体晶粒退火方法包括接收与一半导体晶粒的布局相关的信息；根据所接收的所述信息，获得在所述半导体晶粒上的至少一退火轨迹；根据所接收的所述信息，对所述半导体晶粒的多个对准记号执行一对准程序；根据所述对准记号，定位所述半导体晶粒；以及沿着所述退火轨迹投射具有一第一激光参数的一激光束至所定位的所述半导体晶粒上，以退火所定位的所述半导体晶粒的一第一部分，所述第一部分由所述退火轨迹所覆盖，其中所定位的所述半导体晶粒通过所述退火轨迹被部分地覆盖。
本公开提供了一种晶圆退火系统。此晶圆退火系统包括一晶圆载台；一激光束产生器，被配置以产生一激光束；以及一控制器，被配置以根据与一晶圆的一第一半导体晶粒的布局相关的信息控制所述激光束，以沿着至少一退火轨迹投射具有一第一激光参数的所述激光束至在所述晶圆载台上的所述晶圆的所述第一半导体晶粒上，其中所述控制器被配置以设置所述退火轨迹，以部分地覆盖所述晶圆的所述第一半导体晶粒，并且不覆盖所述晶圆的多个第二半导体晶粒。
本公开提供了一种晶圆退火方法。此晶圆退火方法包括接收与一晶圆的一第一半导体晶粒的布局相关的信息；根据所接收的所述信息获得在所述第一半导体晶粒上的至少一退火轨迹；以及沿着所述退火轨迹投射具有一第一激光参数的一激光束至所定位的所述第一半导体晶粒上，以退火所述第一半导体晶粒的一第一部分，所述第一部分通过所述退火轨迹被覆盖，其中所述晶圆的所述第一半导体晶粒由所述退火轨迹所部分地覆盖，并且所述晶圆的多个第二半导体晶粒没有通过所述退火轨迹被覆盖。
附图说明
本发明的观点从后续实施例以及附图可以优选理解。须知示意图为范例，并且不同特征并无示意。不同特征的尺寸可能任意增加或减少以清楚论述。
图1为根据本公开实施例的用于退火晶圆的系统的示意图。
图2为根据本公开实施例的退火图1的晶圆的半导体晶粒的方法的流程图。
图3为根据本公开实施例的晶圆的俯视图。
图4为根据本公开实施例的晶圆的半导体晶粒的俯视图。
图5为根据本公开实施例的图4的半导体晶粒的退火图案的俯视图。
图6A为根据本公开实施例的被图5的退火图案覆盖的半导体晶粒的半导体装置的放大俯视图。
图6B为根据本公开实施例的图6A的晶体管M1的剖面图的示意图。
附图标记说明：
100～系统
10～晶圆
15～半导体晶粒
20～晶圆载台
30～激光束产生器
40～控制器
50～测量模块
60～发射检测器
65～温度转换器
70～激光束
80～反射辐射
INFO～制造信息
CTRL1、CTRL2～控制信号
TEMP～温度
Reflect_value～反射率值
S210-S270～操作
320a-320c～对准记号
PAT1～第一图案
PAT2～第二图案
PAT3～第三图案
410_1-410_22～宏区域
420a-420c～对准记号
500～退火图案
500a-500d～子图案
610～半导体鳍片
610_1-610_4～半导体鳍片
620～栅极电极
620_1-620_3～栅极电极
630_1-630_6～退火轨迹
M1-M6～晶体管
625～栅极结构
640～栅极介电层
650～间隔物
660～漏极区域
670～源极区域
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本公开书叙述了一第一特征形成于一第二特征的上或上方，即表示其可能包含所述第一特征与所述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于所述第一特征与所述第二特征之间，而使所述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
多个实施例的一些变化被描述。在各种观点及说明的实施例中，相同的参考标记被用以指示相同的元件。应理解额外的操作可被提供至所公开的方法的之前、之间及/或之后，并且该方法在其他实施例中的一些所述的操作可被替换或移除
在半导体装置制造期间，通常执行各种工艺。半导体材料的一个薄膜层可被掺杂以改变材料的电性。通常情况下，掺杂是将离子注入至半导体材料中的工艺，并且其通过离子布植工艺执行，其中半导体层被N型及/或P型离子轰击，或通过原位(in situ)工艺执行，其在半导体层正在形成时引入离子。
在掺杂工艺之后，通常会执行退火工艺以活化所注入的离子(例如：N型及/或P型离子)。举例来说，退火工艺可被用以驱入(drive-in)掺杂物以提供合适的掺杂物分布。当执行退火工艺时，会发现晶圆的个别晶粒没有被均匀加热。具体来说，不同的热量会被吸收至半导体晶粒及/或晶圆的不同区域之中。在一些实施例中，半导体晶粒可能在整个晶粒上呈现出显著的温度变化量。在热量吸收中的变化可能源于整个晶粒上的掺杂水平、图案密度、图案配置、图案深宽比、层反射率及/或其他变化的不同。这在此处被称为图案负载效应(PLE)。
随着半导体装置的复杂度增加的一个挑战是在退火工艺期间中存在图案负载效应。图案负载效应现象源于在半导体装置或晶粒的不同区域中的辐射能量吸收的差异，这是因为不同的图案化(例如：图案密度、特征部件的深宽比、特征部件的组成/反射率等等)。图案负载效应在半导体装置的特性的效率以及效能上具有缺点。
图案负载效应与导致的温度差异(resultant temperature difference)可能导致在相同半导体晶粒上的各种半导体装置(例如：晶体管、电阻、电容等等)呈现不同的电性。举例来说，当一个第一区域(例如：晶粒的边缘)被加热至比一个第二区域(例如：晶粒的中心)更低的温度时，在第二区域中的掺杂物可能无法有效地活化，导致电阻增加以及比第一区域更大的电路延迟。因此，各种半导体装置或半导体晶粒的各种部分会基于在晶粒上的位置而具有不同电性特性。
图1为根据本公开实施例的用于退火晶圆10的系统100的示意图。系统100包括被配置以固持半导体基板(例如晶圆10)的晶圆载台20。晶圆10包括被配置在多个列(column)及多个行(row)的多个半导体晶粒15，并且晶圆10以及半导体晶粒15的细节将于后续加以描述。
系统100还包括激光束产生器30、控制器40以及测量模块50。
控制器40被配置以接收与在晶圆10中将被退火的半导体晶粒15相关的制造信息INFO，以提供控制信号CTRL1至用于执行退火工艺的激光束产生器30。在一些实施例中，控制器40被配置以提供控制信号CTRL2至晶圆载台20，以在退火工艺期间中控制晶圆载台20的动作。此外，制造信息INFO包括与离子布植(IMP)能量、剂量以及与半导体晶粒15的装置及/或特征部件的区域所相关的离子布植信息。根据制造信息INFO，控制器40可以获得退火参数及退火轨迹。另外，控制器40还可以对每一种离子布类型计算需要的活化能量，以获得退火图案。晶圆10的退火工艺的细节将于后续加以描述。
激光束产生器30被配置以根据来自控制器40的控制信号CTRL1来投射激光束70至晶圆10的半导体晶粒15上，以沿着在半导体晶粒15上的退火图案的至少一轨迹(或路径)退火晶圆10的半导体晶粒15。在一些实施例中，激光束70的激光参数(例如：波长、能量以及光斑尺寸等)是因应于控制信号CTRL1被确定。此外，激光束70的退火轨迹是根据控制信号CTRL1进一步所确定。另外，激光束70的激光入射角亦可根据控制信号CTRL1得到。在一些实施例中，激光束产生器30是CO2激光产生器。
在一些实施例中，激光束产生器30是可以退火半导体晶粒15前面(frontside)或背面(backside)的多重激光(multi-laser)产生器
激光束70的一部分会被晶圆10反射，此部分称作反射辐射80。在一些实施例中，反射辐射80的量(例如：强度)取决于半导体晶粒15的图案。
在一些实施例中，在晶圆10的半导体晶粒15被退火前，通过激光束产生器30或光学照相机(未显示)在半导体晶粒15及/或晶圆10上通过系统100执行自我对准程序。
在一些实施例中，晶圆载台20由来自控制器40的控制信号CTRL2所控制，以根据退火图案的轨迹移动晶圆10。
测量模块50可以因应于激光束70而测量半导体晶粒15的温度。在一些实施例中，测量模块15可提供测量激光束70的反射率值(Reflect_value)的任何方法，并且反射率值是根据反射辐射80的量所确定。举例来说，测量模块50包括发射检测器(emissiondetector)60以及温度转换器65。发射检测器60被配置以接收反射辐射80，并且提供与反射辐射80的反射率值相关的信息至温度转换器65。温度转换器65被配置以将反射辐射80的反射率值转换成温度TEMP，并且提供温度TEMP至控制器40。
在一些实施例中，测量模块50是与晶圆载台20整合的热感测器。在一些实施例中，测量模块50是红外线检测器。
值得注意的是，半导体晶粒15上的反射辐射80的反射率变化可用以呈现相同区域上的温度变化。举例来说，反射率与温度之间可能有反比关系：比起呈现低反射率的区域，呈现高反射率的区域温度较低
在一些实施例中，因应于来自测量模块50的温度TEMP，控制器40被配置以提供控制信号CTRL1以及CTRL2，以再次投射激光束70至半导体晶粒15上。另外，激光束70的激光参数(例如：波长、能量以及光斑尺寸等)可因应于对应温度TEMP的控制信号CTEL2而改变，以完成半导体晶粒15的退火工艺。具体来说，通过检测反射辐射80的量(amount)，系统100可以调整退火强度。
在一些实施例中，系统100可以在退火工艺期间或之后，冷却半导体晶粒15。
图2为根据本公开实施例的退火图1的晶圆10的半导体晶粒15的方法的简化流程图。此外，图2的方法通过图1的系统100执行，其可以在没有倍缩掩模(或掩模)的情况下部分地退火晶圆10的半导体晶粒15。
在操作中，获得将被退火的半导体晶粒15的制造信息INFO。如上面所述，制造信息INFO包括将被退火的半导体晶粒15的布局、用以在离子布植处理(例如：掺杂工艺)中形成半导体晶粒15的各种特征部件的离子布植能量/剂量等等。如上面所述，制造信息INFO被输入至图1的控制器40。
在操作S220中，控制器40根据制造信息INFO获得退火图案的退火参数以及退火轨迹。举例来说，根据制造信息INFO，控制器40被配置以设置每一个退火轨迹，以在晶圆10中部分地覆盖半导体晶粒15以及不覆盖其他半导体晶粒15。此外，控制器40进一步由制造信息INFO获得半导体晶粒15及/或晶圆10的对准信息。
在操作S230中，控制器40被配置以执行自我对准程序以对准晶圆10以及半导体晶粒15。在一些实施例中，控制器40根据来自制造信息INFO的对准信息，控制光学照相机来对准半导体晶粒15及/或晶圆10。在一些实施例中，控制器40根据来自制造信息INFO的对准信息，控制激光束产生器30来对准半导体晶粒15及/或晶圆10。
图3为根据本公开实施例中晶圆10的俯视图。晶圆10包括半导体基板。此外，晶圆10可亦包括其他基本半导体(elementary semiconductor)，例如锗或钻石。另外，晶圆10可包括复合半导体及/或合金半导体。
半导体基板的半导体晶粒15被设置成多个列(column)以及多个行(row)。半导体晶粒15通过切割道(未显示)彼此分离。此外，三个对准记号320a、320b以及320c被设置在晶圆10中以用于对准，以执行退火工艺。
半导体晶粒15可包括任何数量的半导体装置，例如场效晶体管(FET)、电容、电阻、导电内部互连及/或其他合适装置。半导体晶粒15可包括具有合适N型或P行掺杂物(杂质)的各种掺杂区域或基板(包括在晶圆10上的多个层)区域。范例区域包括可在其上形成半导体装置的主动区域；主动区域可被掺杂以形成井区域。掺杂区域(主动区域，但不限于此)可以在尺寸、掺杂物水平、构造及/或其他特性上变化。主动区域的边界可通过隔离结构(例如浅沟槽隔离(STI)特征部件)加以定义。
半导体晶粒15可亦包括形成在基础基板上的任何多个层(包括导电层、绝缘层、掩模层、抗反射涂布、蚀刻停止层、栅极层、内部互连层及/或其他特征部件)。这些层可以形成有不同尺寸(例如：深度或宽度)的多个特征部件(例如：栅极结构、导电电容板、内部互连连线、源极/漏极区域、隔离区域)。
在一些实施例中，半导体晶粒15可以表示单一半导体装置产品。在一些实施例中，半导体晶粒15可被用以形成任何数量的不同半导体装置产品。换句话说，晶圆10的半导体晶粒15可以与不同设计或通用设计相关。举例来说，晶圆10的第一多个半导体晶粒15可以是第一半导体装置产品或具有第一设计，并且在晶圆10上的第二多个半导体晶粒15可以是第二半导体装置产品或具有第二设计。
在图3中，对准记号320a、320b以及320c具有不同图案以及不同位置以识别晶圆10的相对位置。举例来说，对准记号320a具有第一图案PAT1，并且对准记号320a被定位在十点钟位置。对准记号320b具有第二图案PAT2，并且对准记号320b被定位在两点钟位置。另外，对准记号320c具有第三图案PAT3，并且对准记号320c被定位在六点钟位置。对准记号320a、320b以及320c的图案、位置以及数量仅为一范例，并不限制本公开。
当在图2的操作230中的自我对准程序被执行时，控制器40获得与晶圆10的对准记号320a、320b以及320c的图案以及位置相关的对准信息。当控制器40确定对准记号320a、320b以及320c不在正确的位置时，控制自40控制并移动晶圆载台20，以将晶圆10移至正确的位置。举例来说，如果对准记号320a、320b以及320c分别位于十一点钟、三点钟以及七点钟位置时，控制器40控制晶圆载台20以旋转晶圆10，以将晶圆10移至正确的位置(即对准记号320a、320b以及320c分别位于十点钟、两点钟以及六点钟位置)。
图4为根据本公开实施例中的晶圆10的半导体晶粒15的俯视图。半导体晶粒15包括多个宏区域(macro block)410_1至410_22。宏区域410_1至410_22的每一者为能够执行半导体晶粒15的特定功能的电路(例如：数字、模拟、混合模式存储器)。相似地，三个对准记号420a、420b以及420c被设置在半导体晶粒15中以用于精确对准，以正确地执行退火工艺。在一些实施例中，在晶圆10被切割后，三个对准记号420a、420b以及420c仍保留在半导体晶粒15上。在一些实施例中，对准记号420a、420b以及420c被设置围绕半导体晶粒15。在一些实施例中，对准记号420a、420b以及420c被设置在半导体晶粒15的电路、区域、区域的边界中。
如上面所述，制造信息INFO包括半导体晶粒15的布局以及与对准记号420a、420b以及420c相关的对准信息。举例来说，制造信息INFO包括与宏区域410_1至410_22内的每一个部件(例如：晶体管、电阻、二极管等等)和特征部件(井区域、鳍片、掺杂物区域、源极/漏极等等)的布局相关的信息。因此，根据与半导体晶粒15的对准记号420a、420b以及420c的图案以及位置相关的对准信息，在半导体晶粒15上执行自我对准程序。
在图4中，对准记号420a、420b以及420c具有不同图案以及不同位置以识别半导体晶粒15的相对位置。在一些实施例中，图4的对准记号420a、420b以及420c与图3的对准记号320a、320b以及320c相同。此外，对准记号420a被定位在半导体晶粒15的左边缘上。对准记号420b被定位在半导体晶粒15的右边缘上。另外，对准记号420c被定位在半导体晶粒15的下边缘上。在一些实施例中，图4的对准记号420a、420b以及420c的图案与图3的对准记号320a、320b以及320c不同。对准记号420a、420b以及420c的图案、位置以及数量仅为一范例，并不限制本公开。
再参照图2的流程图，在操作S240中，根据对准记号420a、420b以及420c，将要被退火的半导体晶粒15在操作S230中被定位后，控制器40控制激光束产生器30以S205，以根据退火图案以及退火图案内的退火轨迹部分地退火所定位的半导体晶粒15。如上面所述，控制器40根据制造信息INFO获得退火图案。此外，当半导体晶粒15在操作S240中被退火时，没有使用实体的倍缩掩模。
在一些实施例中，退火图案通过具有个别退火能量(例如：退火参数)的多个轨迹(或路径)被形成。如上面所述，制造信息INFO还包括与离子布植能量、剂量以及区域相关的离子布植信息。因此，根据制造信息INFO，通过控制器40获得对应于退火图案的优化轨迹以及激光参数。在一些实施例中，退火图案通过半导体工艺的中央服务器获得。
根据退火图案的退火轨迹以及激光参数，控制器40提供控制信号CTRL1至激光束产生器30及/或提供控制信号CTRL2至晶圆载台20，以退火所定位的半导体晶粒15。
在一些实施例中，控制器40提供控制信号CTRL1至激光束产生器30，以沿着退火轨迹投射具有激光参数的激光束70至所定位的半导体晶粒15上。
在一些实施例中，控制器40提供控制信号CTRL1至激光束产生器30，以提供具有激光参数的激光束70。同时地，控制器40提供控制信号CTRL2至晶圆载台20，以根据退火轨迹移动所定位的半导体晶粒15。因此，来自激光束产生器30的激光束70可以沿着退火轨迹被投射至所定位的半导体晶粒15上。
图5为根据本公开实施例中图4的半导体晶粒15的退火图案500的俯视示意图。退火图案500通过多个子图案500a至500d形成。此外，子图案500a至500d的每一者包括多个退火轨迹。子图案500a至500d的位置以及数量仅为一范例，并不限制本公开。
子图案500a至500d覆盖(或重叠)宏区域410_1至410_22的一部分。换句话说，宏区域410_1至410_22的之一或多者没有被退火图案500覆盖(或重叠)。举例来说，子图案500a覆盖宏区域410_2、410_4、410_5、410_6以及410_7、子图案500b覆盖宏区域410_9以及410_18、子图案500c覆盖宏区域410_7、410_10以及410_11，并且子图案500d覆盖宏区域410_10、410_11、410_12、410_13、410_14、410_15以及410_19。此外，宏区域410_1、410_3、410_8、410_17、410_20、410_21以及410_22没有被子图案500a至500d覆盖。因此，通过使用退火图案500，可以仅对半导体晶粒15的所需区域退火。
在一些实施例中，被退火图案500覆盖的宏区域的特征部件在图2的操作S240中被退火，而没有被退火图案500覆盖的宏区域的特征部件则没有被退火。
在一些实施例中，整个宏区域410_1至410_22使用具有第一雷测参数的激光束(例如：图1的激光束70)或退火灯退火。接着，根据图2的操作S240，使用第二激光参数重新退火被退火图案500覆盖的宏区域的特征部件。在一些实施例中，不同激光/灯的入射角可用于不同功能需求。
在一些实施例中，可以退火半导体晶粒15的退火轨迹不超过在图5中的半导体晶粒15的范围。换句话说，退火轨迹不跨越至晶圆10的另一个半导体晶粒15，意即晶圆10的其他半导体晶粒15没有被图5的子图案500a至500d的退火轨迹所覆盖。
图6A为根据本公开实施例中被图5的退火图案500覆盖的半导体晶粒15的半导体装置的放大俯视示意图。在图6A中，多个晶体管是通过排成行(row)的多个半导体鳍片610以及排成列(column)的多个栅极电极620所形成。
在图6A中，一些晶体管的漏极区域以及源极区域在图2的操作S240中沿着退火轨迹630_1至630_6被退火。举例来说，对于对应于半导体鳍片610_1的晶体管M1以及对应于半导体鳍片610_2的晶体管M2而言，它们共享相同的栅极电极620_1，它们的漏极区域通过具有第一激光参数的激光束70沿着退火轨迹630_1被退火，并且它们的源极区域通过具有第一激光参数的激光束70沿着退火轨迹630_2被退火。对于对应于半导体鳍片610_3的晶体管M3以及对应于半导体鳍片610_4的晶体管M4，它们共享相同的栅极电极620_2，它们的漏极区域通过具有第二激光参数的激光束70沿着退火轨迹630_3被退火，并且它们的源极区域通过具有第二激光参数的激光束70沿着退火轨迹630_4被退火。对于对应于半导体鳍片610_3的晶体管M5以及对应于半导体鳍片610_4的晶体管M6，它们共享相同的栅极电极620_3，它们的漏极区域通过具有第三激光参数的激光束70沿着退火轨迹630_5被退火，并且它们的源极区域通过具有第三激光参数的激光束70沿着退火轨迹630_6被退火。因此，在图2的操作S240中，可以仅对半导体晶粒15的所需区域退火。
在一些实施例中，第一、第二以及第三激光参数是相同的。举例来说，沿着退火轨迹630_1至630_6被投射至晶体管M1至M6的激光束70具有相同的波长、能量或光斑尺寸。
在一些实施例中，第一、第二以及第三激光参数是不同的。举例来说，沿着退火轨迹630_1被投射至晶体管M1以及M2上的激光束70与沿着退火轨迹630_3被投射至晶体管M3以及M4上的激光束70具有不同的波长、能量或光斑尺寸。具体来说，被投射至半导体晶粒15上的激光束70具有与各种轨迹相对应的可调整波长、能量或光斑尺寸。
在一些实施例中，激光束70的可调整光斑尺寸可以用于不同功能需求(例如：10纳米至50纳米)。此外，激光束70亦可以有极小的激光光斑尺寸(小于10纳米)。
在一些实施例中，可调整的波长是根据来自制造信息INFO的离子布植类型(例如：8至12微米)所确定。具体来说，离子布植剂量/能量会与退火激光的长度/强度/融化深度相互搭配。在一些实施例中，短波长(例如：小于800纳米)以及长波长(例如：大于10000纳米)被组合用于不同功能需求。
在图6中，没有被退火轨迹覆盖的晶体管的漏极区域以及源极区域没有被退火。在一些实施例中，晶体管M1至M6的漏极区域以及源极区域被结晶化(例如：晶格形式(crystallattice formation))，并且没有被退火轨迹覆盖的晶体管的漏极区域以及源极区域为非晶的(例如：非晶晶格形式(amorphous lattice formation))。
图6B显示图6A的晶体管M1的剖面图。栅极电极620_1以及栅极介电层640形成栅极结构625，并与门极电极620_1被形成在栅极介电层640之上且位于半导体鳍片610_1的顶部表面上。因此，与栅极结构625重叠的半导体鳍片610_1的一部分可用作晶体管M1的通道区域。
在一些实施例中，晶体管M1之间隔物(spacer)650位在侧壁上以及半导体鳍片610_1的顶部表面。另外，间隔物650可以形成在栅极结构625的相对两侧上。
在一些实施例中，没有被栅极结构625以及间隔物650覆盖的半导体鳍片610_1的部分被用作晶体管M1的漏极区域660以及源极区域670。在一些实施例中，通过植入杂质至没有被栅极结构625以及间隔物650覆盖的半导体鳍片610_1的部分来形成晶体管M1的漏极区域660以及源极区域670。
如上面所述，漏极区域660基于退火轨迹630_1被退火，并且源极区域670基于退火轨迹630_2被退火。一般来说，激光退火的温度将超过1000℃，并且温度接近硅的熔点。因此，在退火轨迹下方的区域或特征部件具有晶格畸变，被结晶化或变成非晶。因此，退火轨迹外的区域或特征部件(例如：没有被退火)具有通常的晶格形式，被退火轨迹覆盖的区域或特征部件(例如：有被退火)具有不同的晶格形式(或界面)。具体来说，在退火轨迹下方的区域或特征部件的晶格常数(亦称为晶格参数)与在退火轨迹外的区域或特征部件的晶格常数不同。在一些实施例中，结晶差异可通过穿透式电子显微镜(TEM)检查或其他监测方式来检测。因为退火轨迹外的区域或特征部件将不被退火，所以将不会有影响半导体晶粒15的效能的额外的应力以及不希望的接面分布。
再参照图2的流程图，在操作S250中，当半导体晶粒15被退火时，测量模块50被配置以根据在图1中的反射辐射80的反射率值来测量半导体晶粒15的温度TEMP。
如果确定温度TEMP足以退火被退火图案500或退火轨迹所覆盖(或重叠)的区域或特征部件，在操作S260完成图2的流程图。在一些实施例中，半导体晶粒15被切割以及封装，以形成集成电路(IC)。
相反地，如果温度TEMP不足以退火被退火图案500或退火轨迹所覆盖(或重叠)的区域或特征部件，在操作S270中，控制器40被配置以根据温度TEMP调整退火图案、激光参数或退火轨迹。接着，根据所调整的退火图案、激光参数或退火轨迹执行操作S240的退火工艺，然后在操作S250中检测温度TEMP。重复操作S270、S240以及S250直到温度TEMP足以退火被退火图案500或退火轨迹所覆盖(或重叠)的区域或特征部件。
在操作S250中，实时检测半导体晶粒15的冷区域以及热区域。根据对应于冷区域以及热区域的温度TEMP，系统100可以退火半导体晶粒15，从而具有无图案负载效应的非常均匀的反射率。举例来说，因应于冷区域，控制器40控制激光束产生器30以投射具有较高能量的激光束70在半导体晶粒15的冷区域上。相反地，因应于热区域，控制器40控制激光束产生器30以投射具有较低能量的激光束70在半导体晶粒15的热区域上。
本公开提供了半导体晶粒、系统以及晶圆退火方法。通过使用从制造信息INFO获得的退火图案，没有实体的倍缩掩模被使用以执行退火工艺。如上面所述，退火图案通过与对应的激光参数相关的多个退火轨迹所形成。激光束产生器30被配置以沿着退火轨迹投射具有激光参数的激光束70至半导体晶粒15上，以部分地退火半导体晶粒15而不是完全退火半导体晶粒15。此外，在退火半导体晶粒15前，根据在半导体晶粒上的对准记号在半导体晶粒15上执行自我对准程序。另外，当半导体晶粒15被退火时，没有在N/P MOS/FinFet工艺(对任何离子布植/退火环路)中执行相反形态(anti-type)的离子布植。此外，在退火工艺期间中的离子布植补偿是可行的(capable)。激光退火强度可基于退火图案以及离子布植条件进行调整，以减轻图案负载效应。因此，可改善退火效率以及退火精确度。
在一些实施例中，提供了一种半导体晶粒退火方法。此半导体晶粒退火方法接收与一半导体晶粒的布局相关的信息。此半导体晶粒退火方法根据所接收的信息，获得在半导体晶粒上的至少一退火轨迹。此半导体晶粒退火方法根据所接收的信息，对半导体晶粒的多个对准记号执行一对准程序。此半导体晶粒退火方法根据对准记号，定位半导体晶粒。此半导体晶粒退火方法沿着退火轨迹投射具有一第一激光参数一激光束至所定位的半导体晶粒上，以退火所定位的半导体晶粒的一第一部分，第一部分由退火轨所被覆盖，其中所定位的半导体晶粒通过退火轨迹被部分地覆盖。
在一实施例中，此半导体晶粒退火方法还包括投射具有一第二激光参数的激光束至所定位的半导体晶粒上，以退火在退火轨迹外的所定位的半导体晶粒的一第二部分，其中第一激光参数不同于第二激光参数。
在一实施例中，在此半导体晶粒退火方法中，其中第一及第二激光参数为激光束的波长、功率或能量。
在一实施例中，在此半导体晶粒退火方法中，其中在退火轨迹外的半导体晶粒的一第二部分没有通过激光束被退火。
在一实施例中，此半导体晶粒退火方法还包括因应于具有第一激光参数的激光束，测量所定位的半导体晶粒的温度；以及根据所测量的半导体晶粒的温度，沿着退火轨迹或另一个退火轨迹，投射具有一第二激光参数的激光束至所定位的半导体晶粒上。
在一些实施例中，提供了一种晶圆退火系统。此晶圆退火系统包括一晶圆载台、一激光束产生器以及一控制器。激光束产生器被配置以产生一激光束。控制器被配置以根据与一晶圆的一第一半导体晶粒的布局相关的信息控制激光束，以沿着至少一退火轨迹投射具有一第一激光参数的激光束至在晶圆载台上的晶圆的第一半导体晶粒上。控制器被配置以设置退火轨迹，以部分地覆盖晶圆的第一半导体晶粒，并且不覆盖晶圆的多个第二半导体晶粒。
在一实施例中，在此晶圆退火系统中，其中激光束产生器被配置以提供具有第一激光参数的激光束，以退火通过退火轨迹被覆盖的半导体晶粒的一第一部分，并且激光束产生器被配置以提供具有一第二激光参数的激光束，以退火第一半导体晶粒的一第二部分，其中第二激光参数不同于第一激光参数。
在一实施例中，在此晶圆退火系统中，其中第一及第二激光参数为激光束的波长、能量或光斑尺寸。
在一实施例中，在此晶圆退火系统中，其中激光束产生器被配置以提供激光束，以退火由退火轨迹所覆盖的第一半导体晶粒的一第一部分，并且第一半导体晶粒的一第二部分没有通过激光束被退火。
在一实施例中，此晶圆退火系统还包括一测量模块，被配置以测量第一半导体晶粒的温度，其中控制器被配置以控制激光束产生器，以根据所测量的温度，沿着退火轨迹或另一个退火轨迹，投射具有一第二激光参数的激光束至第一半导体晶粒上。
在一实施例中，在此晶圆退火系统中，其中在投射具有第一激光参数的激光束之前，控制器被配置以通过一光学照相机或激光束产生器，根据在第一半导体晶粒上的多个对准记号，对第一半导体晶粒执行一对准操作。
在一实施例中，在此晶圆退火系统中，其中对准记号的数量为三个，并且三个对准记号位在第一半导体晶粒的不同侧上。
在一实施例中，在此晶圆退火系统中，其中控制器根据与第一半导体晶粒在离子布植处理的布植能量或剂量相关的信息，获得退火轨迹。
在一些实施例中，提供了一种晶圆退火方法。此晶圆退火方法接收与一晶圆的一第一半导体晶粒的布局相关的信息。此晶圆退火方法根据所接收的信息获得在第一半导体晶粒上的至少一退火轨迹。此晶圆退火方法沿着退火轨迹投射具有一第一激光参数的一激光束至所定位的第一半导体晶粒上，以退火第一半导体晶粒的一第一部分，第一部分通过退火轨迹被覆盖。晶圆的第一半导体晶粒由退火轨迹所部分地覆盖，并且晶圆的多个第二半导体晶粒没有通过退火轨迹被覆盖。
在一实施例中，此晶圆退火方法还包括投射具有一第二激光参数的激光束至第一半导体晶粒上，以退火在退火轨迹外的第一半导体晶粒的一第二部分，其中第一激光参数不同于第二激光参数。
在一实施例中，在此晶圆退火方法中，其中第一及第二激光参数为激光束的波长、功率或能量。
在一实施例中，在此晶圆退火方法中，其中在退火轨迹外的第一半导体晶粒的一第二部分没有通过激光束被退火。
在一实施例中，此晶圆退火方法还包括因应于具有第一激光参数的激光束，测量第一半导体晶粒的温度；以及根据所测量的第一半导体晶粒的温度，沿着退火轨迹或另一个退火轨迹，投射具有一第二激光参数的激光束至第一半导体晶粒上。
在一实施例中，此晶圆退火方法还包括在投射具有第一激光参数的激光束之前，根据在第一半导体晶粒上的多个对准记号，对第一半导体晶粒执行一对准程序。
在一实施例中，在此晶圆退火方法中，其中对准记号的数量为三个，并且三个对准记号位在第一半导体晶粒的不同侧上。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面优选地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (1)

1.一种半导体晶粒退火方法，包括：
接收与一半导体晶粒的布局相关的信息；
根据所接收的所述信息，获得在所述半导体晶粒上的至少一退火轨迹；
根据所接收的所述信息，对所述半导体晶粒的多个对准记号执行一对准程序；
根据所述对准记号，定位所述半导体晶粒；以及
沿着所述退火轨迹投射具有一第一激光参数的一激光束至所定位的所述半导体晶粒上，以退火所定位的所述半导体晶粒的一第一部分，所述第一部分由所述退火轨迹所覆盖，
其中所定位的所述半导体晶粒通过所述退火轨迹被部分地覆盖。
CN201810605779.8A 2017-11-21 2018-06-13 半导体晶粒退火方法 Pending CN109817520A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589002P 2017-11-21 2017-11-21
US62/589,002 2017-11-21
US15/906,166 2018-02-27
US15/906,166 US11011394B2 (en) 2017-11-21 2018-02-27 System and method for annealing die and wafer

Publications (1)

Publication Number Publication Date
CN109817520A true CN109817520A (zh) 2019-05-28

Family

ID=66534018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810605779.8A Pending CN109817520A (zh) 2017-11-21 2018-06-13 半导体晶粒退火方法

Country Status (3)

Country Link
US (2) US11011394B2 (zh)
CN (1) CN109817520A (zh)
TW (1) TW201926464A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767576B (zh) * 2019-10-17 2022-10-21 上海华力集成电路制造有限公司 激光退火设备及激光退火工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6675057B2 (en) * 2001-04-25 2004-01-06 Intel Corporation Integrated circuit annealing methods and apparatus
US7136163B2 (en) * 2003-12-09 2006-11-14 Applied Materials, Inc. Differential evaluation of adjacent regions for change in reflectivity
JP4741822B2 (ja) * 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070212859A1 (en) * 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate
US7776728B2 (en) * 2007-03-02 2010-08-17 United Microelectronics Corp. Rapid thermal process method and rapid thermal process device
US7923660B2 (en) * 2007-08-15 2011-04-12 Applied Materials, Inc. Pulsed laser anneal system architecture
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US20100068898A1 (en) * 2008-09-17 2010-03-18 Stephen Moffatt Managing thermal budget in annealing of substrates
CN102165561A (zh) * 2008-09-25 2011-08-24 应用材料股份有限公司 使用十八硼烷自我非晶体化注入物的无缺陷接点形成
US8188447B2 (en) * 2009-01-26 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Field-by-field laser annealing and feed forward process control
DE102009010555A1 (de) * 2009-02-25 2010-09-02 Siltronic Ag Verfahren zum Erkennen einer Fehllage einer Halbleiterscheibe während einer thermischen Behandlung
US9337059B2 (en) 2011-08-23 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for annealing wafers
US20150187616A1 (en) * 2013-12-31 2015-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms of adjustable laser beam for laser spike annealing
CN106663629B (zh) * 2014-07-21 2020-01-10 应用材料公司 扫描脉冲退火装置及方法
US10622268B2 (en) * 2015-12-08 2020-04-14 Infineon Technologies Ag Apparatus and method for ion implantation

Also Published As

Publication number Publication date
US20190157119A1 (en) 2019-05-23
TW201926464A (zh) 2019-07-01
US11011394B2 (en) 2021-05-18
US20210257230A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
CN100536167C (zh) 半导体装置及其制造方法
US9245982B2 (en) Tilt implantation for forming FinFETs
US9722083B2 (en) Source/drain junction formation
TWI424489B (zh) 半導體功率元件的製作方法
JPH10189473A (ja) マイクロ波アニールによる極浅半導体接合の形成
US7786025B1 (en) Activating dopants using multiple consecutive millisecond-range anneals
US6680250B1 (en) Formation of deep amorphous region to separate junction from end-of-range defects
CN106128967B (zh) 半导体晶片及在半导体晶片中制造半导体装置的方法
US20070232033A1 (en) Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing
CN104752419B (zh) 集成电路及其制造方法
CN109817520A (zh) 半导体晶粒退火方法
US10283637B2 (en) Individually-tunable heat reflectors in an EPI-growth system
KR100783278B1 (ko) 반도체 소자 및 그 제조방법
US20150311079A1 (en) Semiconductor integrated circuit manufacturing method
US6867080B1 (en) Polysilicon tilting to prevent geometry effects during laser thermal annealing
TWI231029B (en) Semiconductor wafer processing method for preventing shifting of alignment marks
US20150108586A1 (en) Transistor device with improved source/drain junction architecture and methods of making such a device
US20090057764A1 (en) Thin film transistor and display apparatus
US20140363986A1 (en) Laser scanning for thermal processing
CN105819395B (zh) 半导体器件制造方法
KR100370784B1 (ko) 반도체 소자의 제조방법
CN108878274A (zh) 快速热退火工艺能力的监控方法
JP5103695B2 (ja) 電界効果型半導体装置の製造方法
KR100875730B1 (ko) 반도체 소자 및 그 제조 방법
Fan et al. An Emerging Local Annealing Method for Simultaneous Crystallization and Activation in Xtacking 3-D NAND Flash

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190528

WD01 Invention patent application deemed withdrawn after publication