CN106128967B - 半导体晶片及在半导体晶片中制造半导体装置的方法 - Google Patents

半导体晶片及在半导体晶片中制造半导体装置的方法 Download PDF

Info

Publication number
CN106128967B
CN106128967B CN201610283766.4A CN201610283766A CN106128967B CN 106128967 B CN106128967 B CN 106128967B CN 201610283766 A CN201610283766 A CN 201610283766A CN 106128967 B CN106128967 B CN 106128967B
Authority
CN
China
Prior art keywords
semiconductor wafer
semiconductor
doping type
hydrogen
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610283766.4A
Other languages
English (en)
Other versions
CN106128967A (zh
Inventor
W·扬奇尔
H-J·舒尔策
H·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN106128967A publication Critical patent/CN106128967A/zh
Application granted granted Critical
Publication of CN106128967B publication Critical patent/CN106128967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种在半导体晶片(105)中制造半导体装置的方法包括在所述半导体晶片中形成电荷补偿装置结构(111，112)。测量与所述电荷补偿装置结构(111，112)相关的电特性(αi)。基于测得的电特性(αi)调节质子辐射参数和退火参数中的至少一个。基于调节后的质子辐射参数和退火参数中的至少一个以质子照射所述半导体晶片(105)并对所述半导体晶片(105)退火。基于测得的电特性(αi)针对所述半导体晶片(105)上的不同位置调节光子束辐射参数。基于所述光子束辐射参数以光子束(137)在所述半导体晶片的不同位置处照射所述半导体晶片(105)。

Description

半导体晶片及在半导体晶片中制造半导体装置的方法
背景技术
被称为电荷补偿或超结(SJ)半导体装置、例如SJ绝缘栅场效应晶体管(SJ IGFET)的半导体装置是基于位于半导体衬底中的n掺杂型区和p掺杂型区的相互的空间电荷补偿的，从而能够改善区域特定的导通电阻Ron x A与负载端比如源极与漏极之间的击穿电压Vbr之间的平衡。SJ半导体装置的电荷补偿的性能取决于n掺杂型区与p掺杂型区之间的横向或水平的电荷平衡。加工公差会导致目标电荷平衡的偏离，即会导致对期待程度的电荷平衡的失调，这种失调会导致装置性能的不期待的降低、比如源极至漏极的击穿电压的减小。
由此，期待改善超结半导体装置的区域特定的导通电阻与截止电压之间的平衡并且期待减小加工公差对这种平衡的影响。
发明内容
该目的是通过独立权利要求的教导实现的。另外的实施例在从属权利要求中限定。
一实施例涉及一种在半导体晶片中制造半导体装置的方法。所述方法包括在所述半导体晶片中形成电荷补偿装置结构。测量与所述电荷补偿装置结构相关的电特性。基于测得的电特性调节质子辐射参数和退火参数中的至少一个。基于调节后的质子辐射参数和退火参数中的至少一个以质子照射所述半导体晶片并对所述半导体晶片退火。基于测得的电特性针对所述半导体晶片上的不同位置调节光子束辐射参数。基于所述光子束辐射参数以光子束在所述半导体晶片的不同位置处照射所述半导体晶片。
根据半导体晶片的另一实施例，半导体晶片包括多个半导体晶粒(die)。多个半导体晶粒中的每个包括电荷补偿结构，所述电荷补偿结构包括在半导体衬底中沿着横向相继布置的p掺杂型区和n掺杂型区。第一掺杂物质，所述第一掺杂物质主导所述p掺杂型区的掺杂走势。第二掺杂物质，所述第二掺杂物质主导所述n掺杂型区的掺杂走势。位于所述p掺杂型区和所述n掺杂型区内的与氢相关的施主。所述与氢相关的施主与所述第二掺杂物质不同。所述多个半导体晶粒的第一晶粒的所述p掺杂型区内的所述与氢相关的施主的最大浓度比所述多个半导体晶粒的第二晶粒的所述p掺杂型区内的所述与氢相关的施主的最大浓度大第二晶粒的所述p掺杂型区内的所述与氢相关的施主的最大浓度的5％以上。
本领域技术人员将在阅读下述详细说明并查看附图后意识到附加特征和优点。
附图说明
各附图被包括以提供对本发明进一步的理解并且并入本申请文件并构成本申请文件的一部分。各图示出了本发明的实施例并且与说明书一起用来解释本发明的原理。其它实施例和预期的优点将通过参考下述详细说明而被更好地理解从而被更容易地意识到。
图1A至1F为示出半导体晶片的一个实施例针对不同的加工特征的示意图。
图2为示出与氢相关的施主的走势的一个示例的示意图，所述与氢相关的施主是通过在退火过程和光子照射过程之前以质子照射半导体晶片、例如图1A所示的半导体晶片而产生的。
图3为示出与氢相关的施主的走势的另一示例的示意图，所述与氢相关的施主是通过在退火过程和光子照射过程之前以质子多次照射半导体晶片、例如图1A所示的半导体晶片而产生的。
图4A为示出针对半导体晶片的不同晶粒、包括与氢相关的施主的n型掺杂物沿着图1B所示的半导体晶片的线B-B’的走势的实施例的示意图。
图4B为示出针对半导体晶片的不同晶粒、包括与氢相关的施主的n型和p型掺杂物沿着图1B所示的半导体晶片的线C-C’的走势的实施例的示意图。
图4C为示出针对半导体晶片的一个晶粒、包括与氢相关的施主的n型掺杂物沿着图1B所示的半导体衬底的线D-D’的走势的实施例的示意图。
图5为具有电荷补偿结构的横式半导体装置的一个实施例的示意性剖视图，所述电荷补偿结构在电荷补偿结构的交替的p型区和n型区内包括与氢相关的施主。
图6为示出在不同的半导体晶粒中包括与氢相关的施主的不同的掺杂走势的半导体晶片的一实施例的示意性俯视图。
图7A至7E为超结半导体装置的示意性剖视图，该超结半导体装置在补偿结构内包括注入的与氢相关的施主的行程末端波峰(end-of-range peak)。
具体实施方式
在下述详细说明中，参考了附图，所述附图形成本申请文件的一部分并且以图示的方式示出了实践发明的具体实施例。将被理解的是，其它实施例可以被使用并且结构性或逻辑改变可以不脱离本发明范围地做出。例如，对于一个实施例所示出或所描述的特征可以用在其它实施例上或与其它实施例组合，从而形成另外的实施例。本发明旨在包括这样的改型和变化。各示例利用特定的语言描述，这些语言没有构成本所附权利要求的限定。附图没有按比例绘制并且仅仅用于展示的目的。为了清楚，除非另有说明，否则相同的元件在不同的图中被指代以对应的附图标记。
术语“具有”、“包含”、“包括”、“含有”等是开放的并且这些术语表明所提及的结构、元件或特征的存在但没有排除附加元件或特征的存在。除非上下文明确另有限定，否则术语“一”、“一个”和“所述”旨在包括多个以及单个。
术语“电连接”描述了电连接的元件之间的恒定的低欧姆连接，例如描述了涉及的元件之间的直接接触或通过金属和/或高掺杂的半导体的低欧姆连接。术语“电耦接”包括：适于信号传输的一个或一个以上中介元件、例如在第一状态暂时提供低欧姆连接并且在第二状态提供高欧姆电气断开的元件可能存在于电耦接的元件之间。
附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来示出相对掺杂浓度。例如，“n-”意味着低于“n”掺杂型区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同的或不同的绝对掺杂浓度。
在下述说明中所使用的术语“晶片”、“衬底”、“半导体本体”或“半导体衬底”可包括任何具有半导体表面的基于半导体的结构。晶片和结构被理解成包括硅(Si)、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂的和非掺杂的半导体、由基底半导体基础支撑的硅的外延层、以及别的半导体结构。半导体不一定为基于硅的。半导体也可以为硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)。根据其它实施例，碳化硅(SiC)或氮化镓(GaN)可以形成半导体衬底材料。
本文所使用的术语“水平的”旨在描述大致平行于半导体衬底或半导体本体的第一表面或主表面的定向。这例如为晶片或晶粒的表面。
本文所使用的术语“竖直的”旨在描述大致垂直于所述第一表面、即平行于半导体衬底或本体的第一表面的法线方向布置的定向。
在本文中，半导体衬底或半导体本体的第二表面被视为由下表面或背侧表面形成，而第一表面视为由半导体衬底的上表面、前表面或主表面形成。由此，本文所使用的术语“上”和“下”描述了结构特征相对于另外的结构特征的相对定位
在本文中，n掺杂型指的是第一导电类型而p掺杂型指的是第二导电类型。替代地，半导体装置可以以相反的掺杂关系形成，以使得第一导电类型可以为p掺杂型并且第二导电类型可以为n掺杂型。
半导体晶片的加工可形成具有端接触部比如接触垫(或电极)的半导体装置，所述端接触部允许与包含在半导体本体内的集成电路或离散半导体装置电接触。电极可包括一个或一个以上施加至半导体芯片的半导体材料的电极金属层。电极金属层可以以任何期待的几何形状和任何期待的材料组成来制造。电极金属层例如可以呈覆盖一区域的层的形式。任何期待的金属例如Cu、Ni、Sn、Au、Ag、Pt、Pd、和这些金属中的一种或一种以上的组成合金均可以用作所述材料。电极金属层不需要为同质的或不需要由一种材料制成，也就是说，电极金属层所包含的材料可以具有各种组分和浓度。例如，电极层的尺寸足够大以至能够与电线接合。
在本文所公开的实施例中，一个或一个以上传导层、尤其是导电层可以被施加。应当理解的是，任何这样的术语、如“形成”或“施加”均旨在从文字上涵盖了施加层的全部种类和技术。特别地，它们旨在涵盖一次以整体施加层的各种技术、如层压技术、以及依次沉积层的各种技术例如溅射、电镀、成型、CVD(Chemical Vapor Deposition)、物理气相沉积(PVD)、蒸发、物理化学复合气相沉积(HPCVD)等。
被施加的层可包括下述中的一种或多种：由金属比如Cu或Sn或其合金形成的层，导电膏层和接合材料层。金属层可以为同质层。导电膏可包括分布在可气化或可固化的聚合物材料内的金属颗粒，其中，所述膏可以是流体、粘稠的或蜡状的。接合材料可以被施加以将半导体芯片电性且机械地例如连接至承载部、例如接触夹。软焊料、或者尤其是能够形成扩散的焊接接合部的焊料可以被使用，焊料例如包括Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一种或一种以上。
划片过程可以用来将半导体晶片分成单独的芯片。用于划片的任何技术、例如刀片划片(锯切)、激光划片、蚀刻等均可以被施加。半导体本体例如可以通过下述方式来被划片：可以将半导体晶片施加在胶带上、尤其施加在划片胶带上，例如根据上述提及的技术中的一种或一种以上将划片图案尤其是矩形图案施加至半导体晶片，并且例如沿着胶带平面内的四个正交方向拉掉胶带。通过拉掉胶带，半导体晶片被分成多个半导体晶粒(芯片)。
图1A至1E涉及在半导体晶片中制造半导体装置的一实施例。
方法包括在半导体晶片105中形成电荷补偿装置结构。在图1A的示意性俯视图中，半导体晶片105的一部分被示出。半导体晶片105可包括多个半导体晶粒107。每个半导体晶粒107可包括一个电荷补偿装置结构。位于半导体晶粒107之间的区域108可以在完成晶片加工后用于晶片划片。用于监测加工稳定性的测试结构可以布置在区域108内。测试结构可包括位于p掺杂型区和n掺杂型区的组合中的多个组合之间或任意组合之间的pn结。附加地或作为替代地，测试结构还可以包括用于监测p掺杂型区和n掺杂型区的表面电阻(sheetresistance)的电阻器。当将测试结构布置在区域108中时，测试结构的测量可以在将半导体晶片105划片成单片化的半导体晶粒107之前执行。
图1B示出图1A所示的半导体晶粒107沿着线A-A'的剖视图的一实施例。半导体晶粒107包括电荷补偿装置结构，该电荷补偿装置结构包括沿着横向x交替布置的交替的n掺杂型区111和p掺杂型区112。根据一实施例，n掺杂型区111和p掺杂型区112沿着垂直于图1B的绘图面的一横向像带一样平行地延伸。根据另一实施例，p掺杂型区112构成单独的被n掺杂型区111环绕的p掺杂型柱或岛，该n掺杂型区111在图1B的俯视图中是一种连续的n掺杂型区。根据另一实施例，n掺杂型区111是单独的被p掺杂型区112环绕的n掺杂型柱或岛，该p掺杂型区112在图1B的俯视图中是一种连续的p掺杂型区。p掺杂型岛或n掺杂型岛的俯视图例如可以呈方形、矩形、圆形、或多边形。电荷补偿装置结构可以由超结加工技术(superjunction process technology)、比如多外延技术和深沟槽技术形成。多外延技术(multiple epitaxy technology)和深沟槽技术(deep trench technology)的组合也可用来形成电荷补偿装置结构。
在图1B所示的实施例中，半导体晶粒107包括竖式超结(SJ)n沟道场效应晶体管(NFET)。竖式SJ NFET包括位于电荷补偿装置结构与n+掺杂型漏区115之间的可选的n掺杂型场终止(filed stop)区114。每个P掺杂型区112与p掺杂型本体区117的底侧邻接。p掺杂型本体区117在半导体晶片105的第一侧120通过可选的p+掺杂型本体接触区121电耦接至源极接触部118。n+掺杂型源区122与第一侧120邻接并电耦接至源极接触部118。包括栅极电介质124和栅极电极125的栅极结构在第一侧120布置在半导体晶片105上并且设置成能够通过场效应控制沟道区127中的导电性。由此，位于第一侧120处的源极接触部118与位于第二侧128处的漏极接触部126之间的电流流动可以被控制。源极接触部118和漏极接触部126可包括导电材料比如金属、和/或高掺杂的半导体材料。源极接触部118和漏极接触部126可以在下文参考图1C至1E所说明的后续的方法特征之前已经存在。根据另一实施例，源极接触部和漏极接触部中的至少一个、例如源极接触部118或漏极接触部126或者源极接触部118与漏极接触部126两者将在下文参考图1C至1E所说明的方法特征之后形成。
图1B示出的竖式SJ NFET是包括电荷补偿装置结构的半导体装置的一个示例。其它实施例例如可包括竖式SJ p沟道FET、包括位于同一侧的源极接触部和漏极接触部的横式SJ FET、横式或竖式绝缘栅双极晶体管(IGBT)。
参见图1C所示的示意图，所述方法还包括测量与电荷补偿装置结构相关的电特性αi。所述电特性αi例如可包括在不同晶片位置处的多个测量值。在图1C所示的实施例中，半导体晶片105布置在承载部130、例如XY工作台上并且电特性αi是通过测量设备132测量的。测量设备132可包括晶片探头(prober)。例如，半导体晶片105可以真空地安装在晶片卡盘(chunk)上并且可以通过与半导体晶片105电接触的探头电连接。当与第一晶粒的位置相关的电特性αi已被测量时，晶片探头使半导体晶片105移动从而可以开始第二晶粒的电特性的测量。该过程可以被重复直至建立遍及半导体晶片105的表面的期待的测量结果分布。根据一实施例，电特性αi例如包括SJ FET的源极和漏极之间的或IGBT的集电极与发射极之间的击穿电压Vbd的变化(map)。附加地或替代地，电特性αi还可包括输出电荷Qoss相对于电压的变化、即Qoss(V)特性。所述电特性可以在被测试的晶粒的SJ半导体装置的相应的电极之间测量、或者基于布置在半导体晶粒107的一区域内和/或图1A所示的区域108内的测试结构而测量。根据一实施例，金属电极提供对测试结构的电接触，但是在电荷补偿装置结构的区域内没有任何金属结构。根据又一其它实施例，探头与半导体衬底的高掺杂的半导体区接触而没有任何中介金属结构。根据又一其它实施例，金属电极、和/或接触支持层例如高掺杂的多晶硅层布置在半导体衬底上以减小探头与半导体衬底之间的接触电阻并且可以在参考图1D所说明的质子辐射之前被去除。
电特性αi可以表征电荷补偿装置结构的电荷平衡。由于电荷平衡构成用于校正n掺杂型111和p掺杂型区112中的总电荷的参考参数，因此校正的准确性可以在根据所述参考参数校正n掺杂型区111和p掺杂型区1112中的总电荷的校正过程中被提高。
基于与电荷补偿装置结构相关的电特性αi，质子辐射和/或退火参数被调整。根据一实施例，质子辐射的数量、剂量和能量中的至少一个基于电特性αi的测量值而被调整。根据一实施例，调节后的质子辐射参数包括位于1x1013cm-2至3x1015cm-2、或5x1013cm-2至1x1015cm-2、或2x1014cm-2至8x1014cm-2的范围内的注入剂量、以及位于1.0MeV至3.0MeV范围内的注入能量。根据一实施例，调节后的质子辐射参数被设置成基于电特性的测量值、朝向或至电荷补偿装置结构的目标电荷平衡地迁移电荷补偿装置结构的电荷平衡。以调节后的质子辐射参数照射半导体衬底将会产生与氢相关(hydrogen-related)的施主，从而提高电荷补偿装置结构的n掺杂型区111和p掺杂型区112内的n掺杂度。
参考图1D的示意图，所述方法还包括基于调节后质子辐射参数(参见图1D中的I2(αi))以质子照射半导体晶片105。根据一实施例，半导体晶片105从第一侧、例如从半导体晶片105的前侧被照射。在第一侧120处，控制电极比如栅极电极可以被布置并电耦接至接线区(wiring area)。根据另一实施例，以质子从与第一侧120相反的第二侧128照射半导体晶片105。在第二侧128处，SJ FET的漏极电极或IGBT的集电极电极可以被布置。根据又一其它实施例，以质子从第一侧120和第二侧128照射半导体晶片105。
参考图1E的示意图，所述方法还包括对半导体晶片105退火。根据一实施例，退火在惰性气氛或空气下、于退火设备135比如腔室或炉中执行。退火温度通常位于350℃与550℃之间、或380℃与500℃之间的范围内。退火时长通常位于30分钟与10小时之间、例如1小时与5小时之间的范围内。所形成的施主浓度和竖直分布也可以通过退火温度和退火时长来调整。
掺杂主要在所谓的质子注入的行程末端区域中作用，并且在辐射穿过的区域中程度较小地作用。半导体晶片105的退火使得氢扩散进入被照射的区域并且还可以到达辐射穿过的表面，从而包含有氢原子与辐射诱导的缺陷比如空缺的复合物(complex)的形成使得在该区域中产生施主、例如所谓的与氢相关的施主。
由于质子辐射和退火参数中的至少一个是基于与电荷补偿装置相关的被测量的电特性αi的，因此可以在电荷补偿装置结构的电压吸收体积(voltage absorbing volume)的整个深度、例如在电荷补偿装置的漂移区的整个深度上执行电荷补偿装置结构的n掺杂型区111和p掺杂型区112中的电荷平衡的准确的校正过程。根据一实施例，与氢相关的施主在位于半导体晶片105的第一侧与第二侧之间的漂移区的竖直延伸尺度的至少30％上延伸。根据另一实施例，与氢相关的施主的浓度位于1x1013cm-3至1x1015cm-3、或5x1013cm-3至8x1014cm-3的范围内。
如图1E与1C之间的虚线141所示，上文描述的校正过程可以被重复。根据一实施例，电特性αi被再次测量，如参考图1C所说明的，并且根据被测量的电特性αi是否超出公差范围来确定是否执行图1D和1E所示的质子辐射和退火以增加电荷补偿装置结构的电荷平衡中n电荷的数量。在电特性αi的测量值表明n型电荷对于电荷补偿装置结构中的目标电荷平衡为过量的情况下，如图1D所示的质子辐射可以被省略并且电荷补偿装置结构中的n型电荷的数量可以通过如图1E所示的对半导体晶片105退火的附加过程来减少。由此，根据n型电荷或p型电荷是否主导电荷补偿装置结构的电荷平衡，来确定朝向目标电荷平衡的校正过程是省略附加的质子注入并通过半导体衬底的附加退火过程(参见图1E)来减少电荷补偿装置结构中的n型电荷的数量，还是在电荷补偿装置结构中的p型电荷过量的情况下通过如图1D、1E所示并如上所述的附加质子注入和退火来增加n型电荷的数量。此外，根据一实施例，对半导体衬底退火可以利用一热总量(heat budget)来执行，该热总量设置成能够使由质子辐射和退火产生的施主的至少一部分失活、例如通过解体电活性(electricallyactive)氢-空缺复合物来使由质子辐射和退火产生的施主的至少一部分失活。由此，由质子辐射和退火产生的与氢相关的施主的浓度也可以被减小。
基于与电荷补偿装置结构相关的电特性αi，关于半导体晶片上的不同位置的光子束辐射参数被调整。半导体晶片105的局部加热并且由此与氢相关的施主浓度的减小的程度取决于通过吸收光子束辐射而输入半导体晶片105的热能。对于光子束辐射源，任何设置成能够以半导体晶片对辐射的吸收能引起期待的局部加热的方式发出辐射的辐射源均可以被使用。一些实施例是基于激光束辐射的。一些其它的实施例是基于发光二极管(LED)辐射的。一些其它的实施例是基于来自紫外线(UV)、红外线(IR)微波、或可见光源比如灯泡的光的。光束聚焦光学元件可以用来进一步调节半导体晶片中的能量吸收或局部加热。输入半导体晶片105的热能可以根据光子束辐射参数而在半导体晶片105的表面上存在变化，所述光子束辐射参数例如为光子束脉冲长度、光子束脉冲能量、光子束脉冲的数量、光子束脉冲之间的时间、光子辐射的波长、光子束光学性质、光子束强度。在一些实施例中，脉冲长度位于从10ms至400ms的范围内，例如由此可以实现位于1微米或几微米的范围内的能量沉积长度。在一些其它实施例中，脉冲长度可以选择成大于400ms并且还可以利用非脉冲式的光子辐射。
参考图1F的示意图，光子束137基于光子束辐射参数在半导体晶片105上的不同的位置处照射半导体晶片105。将半导体晶片105定位在不同的位置处例如可以通过下述方式实现：将半导体晶片105安装在XY工作台131上并借助具有X驱动装置和Y驱动装置的XY工作台131沿着XY面移动半导体晶片XY工作台131。激光束照射可以以下述方式实行：使得激光束穿过半导体晶片105的第一表面、例如穿过半导体晶片105的形成控制结构比如形成栅极结构的前侧表面，或穿过形成负载端接触部、比如绝缘栅场效应晶体管的漏极接触部或绝缘栅双极晶体管的集电极接触部的后侧表面。在一些其它实施例中，以光子束137照射半导体晶片105以穿过前侧表面并穿过后侧表面地执行，其中，可以先照射穿过前侧表面，然后照射穿过后侧表面，或者可以先照射穿过后侧表面，然后照射穿过前侧表面。在对半导体晶片105前侧照射与后侧照射之间，可以接通XY工作台131。XY工作台131或用于半导体晶片的另外的承载部可以被预热至这样的温度，该温度低于电活性氢-空缺复合物的解体温度或低于使电活性氢-空缺复合物电失活(electrical deactivation)的温度，即低于与氢相关的施主的电失活的温度。在这种情况下，使将引入半导体晶片105的用于局部解体电活性氢-空缺复合物的热总量小于下述情况下的热总量：对半导体晶片105的照射在处于室温下的环境中执行。预加热对于至半导体晶片的一深度地建立均匀温度分布是有益的。在一些实施例中，预加热在位于50℃与450℃之间、或100℃与350℃之间的温度范围内执行。
由于加工公差导致超结半导体装置的目标电荷平衡不仅在晶片与晶片之间而且沿着晶片存在偏差，即导致对期待程度的电荷平衡的失调(detuning，这种失调会造成装置性能的不期待的降低、比如源极至漏极的击穿电压的减小)，上述方法允许通过沿着横向晶片方向改变半导体晶片105的局部照射的辐射参数来改变引入半导体晶片105的热总量并且改变电活性的氢-空缺复合物的失活程度，从而对超结半导体装置在半导体晶片105的表面上的电荷平衡予以校正或调整。
图2示出与氢相关的施主的浓度c1相对于半导体晶片的深度d的测量曲线。质子辐射例如从第一侧、例如沿着深度d的值的增加方向进行，深度d的值的增加方向可以对应于图1B所示的方向y。在行程末端区域151内所形成氢/空缺复合物由于热处理而发生氢的扩散和施主的形成，从而使得在区域152内几乎均匀地掺杂与氢相关的施主。通过适当地调节参数比如质子辐射剂量、质子辐射能量、退火温度和退火时长，可以调整行程末端区域151使其落入场终止区或电荷补偿装置的高掺杂的衬底部内，并且可以调整几乎均匀地掺杂与氢相关的施主的区域152使其落入电压吸收区、例如电荷补偿装置的电荷补偿装置结构的漂移区。
图3示出与氢相关的施主的浓度c2相对于半导体晶片的深度d的测量曲线。多种质子辐射例如从第一侧、例如沿着深度d的值的增加方向进行，所述深度d的值的增加方向可以对应于图1B示出的方向y。行程末端区域内与行程末端区域之间所形成的氢/空缺复合物由于热处理所导致的氢的扩散和施主的形成与氢相关的施主的叠加走势，而每个峰区1530、1531、1532、1533与单独的质子注入过程关联。图3所示的与峰区相关的质子注入的顺序例如为1530、1531、1532、1533。峰区1530中的曲线的展宽(broadening)大于峰区1531、1532、1533中的曲线的展宽。同样，由于更大的辐射能量会导致行程末端波峰的宽度的增加，由此峰区1531中的曲线的展宽大于峰区1532、1533中的曲线的展宽并且峰区1532中的曲线的展宽大于峰区1533中的曲线的展宽。
通过适当地调节参数比如质子辐射剂量、质子辐射能量、退火温度和退火时长，例如可以在峰高、展宽、峰的深度以及与相邻的峰区的叠加方面调节峰区域1530、1531、1532、1533。通过以光子束在半导体晶片上的不同位置处基于在半导体晶片的表面上变化的光子束辐射参数照射半导体晶片，可以根据期待的程度的电荷平衡校正来在半导体晶片的表面上改变峰区1530、1531、1532、1533在峰高、展宽、峰的深度、以及与相邻峰区的叠加方面的调节。
根据其它实施例，质子辐射可以从相反的两侧、比如在图1B所示的第一侧120和第二侧128执行。
图4A是示出沿着图1B所示的半导体晶片105的线B-B'的n型掺杂物的走势的实施例的示意图。
图示的掺杂物走势涉及n掺杂型区111。n掺杂型区111包括n型掺杂物的第一浓度N1。掺杂物浓度N1可以通过在制造电荷补偿装置结构时借助现场掺杂而形成，例如通过在外延生长过程中或沉积过程中借助现场掺杂而形成。附加地或替代地，浓度N1例如在通过所谓的多外延技术或通过深沟槽技术制造电荷补偿装置结构时借助n型掺杂物的离子注入而形成。根据一实施例，掺杂物浓度N1的掺杂物种类可包括磷(P)、锑(Sb)和砷(As)中的一种或多种。n型掺杂物的第一浓度N1的走势可以几乎是恒定的或包含有波动，所述波动是由在多外延加工中n型掺杂物的多个离子注入过程所导致的。
除了n型掺杂物的第一浓度N1以外，根据一实施例，n掺杂型区111还包括与氢相关的施主在晶片表面上的两个不同位置处的第二浓度走势N201、N202。第二浓度走势N201代表质子与光子束照射后与氢相关的施主在半导体晶片的表面上的第一位置处的走势，并且第二浓度走势N202代表质子与光子束照射后与氢相关的施主在半导体晶片的表面上的第二位置处的走势。通过改变通过光子束辐射而局部引入半导体晶片的热总量，可以基于测得的电特性αi在半导体晶片的表面上改变电荷平衡的校正。尽管图4A仅仅示出了两个不同的第二浓度走势(这两个第二浓度走势出于展示具有几乎恒定的浓度值)，但是，根据用于晶片表面上的电荷平衡的局部校正的多个光子束照射位置以及不同的光子束辐射参数，可以具有两个以上不同的第二浓度走势。
根据另一实施例，与氢相关的施主的第二浓度走势N211、N212例如可包括多个波峰，所述多个波峰是由于与氢相关的施主的走势的叠加而产生的，而与氢相关的施主的走势的叠加是由多种不同能量的质子辐射和在晶片表面上的不同位置处的光子束照射而形成的。第二浓度走势N211代表质子与光子束照射后与氢相关的施主在半导体晶片的表面上的第一位置处的走势，并且第二浓度走势N212代表质子与光子束照射后与氢相关的施主在半导体晶片的表面上的第二位置处的走势。通过改变由光子束辐射而局部引入半导体晶片的热总量，可以基于测得的电特性αi在半导体晶片的表面上改变电荷平衡的校正。尽管图4A仅仅示出两个不同的第二浓度走势N211、N212(这两个第二浓度走势N211、N212为了展示具有多个波峰)，但是，根据用于晶片表面上的电荷平衡的校正的多个光子束照射位置以及不同的光子束辐射参数，可以具有两个以上不同的具有多个波峰的第二浓度走势。
图4B是示出沿着图1B所示的半导体晶片105的线C-C'的p型和n型掺杂物走势的实施例。沿着线C-C’的净掺杂为p型并涉及p掺杂型区112。p掺杂型区112包括p型掺杂物的第一浓度P1。掺杂物浓度P1可以通过在制造电荷补偿装置结构时现场掺杂、例如通过在外延生长或沉积过程中现场掺杂而形成。附加地或替代地，浓度P1例如可以通过在借助所谓的多外延技术制造电荷补偿装置结构时p型掺杂物的离子注入而形成。根据一实施例，掺杂物浓度P1的掺杂物种类可包括硼(B)、铟(In)、铝(Al)、镓(Ga)中的一种或多种。p型掺杂物的第一浓度P1的走势几乎可以是恒定的或包含有波动，所述波动是由多外延加工中p型掺杂物的多个离子注入过程而产生的。除了p型掺杂物的第一浓度P1之外，根据一实施例，p掺杂型区112还包括质子与光子束照射后在第一半导体晶片的表面上的第一位置处依据第二浓度走势N201的反掺杂，并且包括质子和光子束照射后在半导体晶片的表面上的第二位置处依据第二浓度走势N202的反掺杂。与氢相关的施主的第二浓度走势N201、N202几乎是一致的并且由例如如图2所示的单个质子注入而形成的。构成第二浓度的与氢相关的施主例如可以同样为了电荷平衡校正而在n掺杂型区111和p掺杂型区112中同时形成。
根据另一实施例，p掺杂型区112例如还包括与氢相关的施主的具有多个波峰的第二浓度走势N211、N212，所述第二浓度走势N211、N212是由多种不同能量的质子辐射和光子束辐射导致的与氢相关的施主的走势的叠加而形成的。第二浓度走势N211代表质子和光子束照射后与氢相关的施主在半导体晶片的表面上的第一位置处的走势，并且第二浓度走势N212代表质子和光子束照射后与氢相关的施主在半导体晶片的表面上的第二位置处的走势。通过改变借助光子束照射而局部引入半导体晶片的热总量，可以基于测得的电特性αi在半导体晶片的表面上改变电荷平衡的校正。尽管图4B仅仅示出两个不同的第二浓度走势N211、N212(第二浓度走势N211、N212出于展示目的而具有多个波峰)，但是根据用于晶片表面上电荷平衡的局部校正的多个光子束照射位置以及不同的光子束辐射参数，可以具有两个以上不同的具有多个波峰的第二浓度走势。
图4C是示出沿着图1B所示的半导体晶片105的线D-D'的n型掺杂物走势的实施例的示意图。沿着线D-D’的走势是沿着线C-C’的走势向可选的n掺杂型场终止区114的延伸。
根据一实施例，与氢相关的施主的第一浓度N201、N211的行程末端波峰位于可选的n掺杂型场终止区114内。
图1A至1E所示的电荷平衡校正的方法涉及这样的竖式电荷补偿装置，该竖式电荷补偿装置包括位于半导体晶片105的相反的第一侧120与第二侧128处的负载端、例如源极和漏极。
所述方法也可用于其它装置设备。另外的装置设备的一种示例是如图5所示的横式电荷补偿装置或SJ FET 500。横式电荷补偿装置FET 500包括电荷补偿装置结构，该电荷补偿装置结构包括n型区511和p型区512。n型区511和p型区512构成布置在n+型源区522与n+型漏区515之间的电压吸收漂移区。n+型源区522布置在p阱517中。源极电极518通过可选的p+型接触区521电耦接至p阱517并且还电耦接至n+型源区522。漏极电极527电耦接至n+型源区522。n型区511通过可选的n-型漏极延伸区545电耦接至n+型漏区515。
包括栅极电介质524和栅极电极525的平面栅极结构布置在位于n+型源区522与n型区511和p型区512之间的p阱517上。栅极电极接触部546电耦接至栅极电极525。在图5的实施例中，横式电荷补偿装置FET 500布置在p型衬底505上。n型区511和p型区512中的电荷平衡的校正可以如图1C至1F所示且如上文所述那样执行。
图6为包括多个半导体晶粒、例如D1、Dm、Dn所指代的半导体晶粒的半导体晶片600的实施例的俯视示意图。多个半导体晶粒中的每个包括电荷补偿结构，所述电荷补偿结构包括在半导体衬底中沿着横向相继布置的p掺杂型区和n掺杂型区。电荷补偿结构的示例在图1B和5中示出。第一掺杂物质主导p掺杂型区的掺杂走势。第二掺杂物质主导n掺杂型区的掺杂走势。多个半导体晶粒中的每个还在p掺杂型区和n掺杂型区内包括与氢相关的施主。与氢相关的施主与第二掺杂物质不同。掺杂走势的示例在图4A和4B中示出。多个半导体晶粒的第一晶粒的p掺杂型区中的与氢相关的施主的最大浓度cmax,m比多个半导体晶粒的第二晶粒的p掺杂型区中的与氢相关的施主的最大浓度cmax,n大所述最大浓度cmax,n的5％以上、或10％以上、或30％以上、或50％以上。在一些实施例中，多个半导体晶粒中的每个包括位于电荷补偿结构与半导体衬底的第二侧之间的n掺杂型场终止区。在n掺杂型场终止区的范围内，与氢相关的施主的行程末端波峰走势低于n掺杂型场终止区的另外的n型掺杂物质的走势。
在一些实施例中，与氢相关的施主在位于半导体衬底的第一侧与第二侧之间的漂移区的竖直延伸尺度的至少30％或甚至至少50％或甚至至少80％上延伸。在一些实施例中，与氢相关的施主的浓度位于1x1013cm-3与5x1016cm-3之间、或2x1013cm-3与1x1016cm-3之间、或5x1013cm-3与1x1015cm-3之间的范围内。
一个实施例涉及一种制造半导体装置的方法。在半导体衬底中形成电荷补偿装置结构。测量与电荷补偿装置相关的电特性。基于测得的电特性调节质子辐射参数和退火参数中的至少一种。基于调节后的质子辐射参数和退火参数中的至少一种，以质子照射半导体衬底，其中，质子的行程末端波峰位于电荷补偿结构内，并且之后，对半导体衬底退火。
通过将质子的行程末端波峰定位在电荷补偿结构内、即定位在电荷补偿结构的上侧与下侧之间，可以校正并调节补偿结构的穿通电压。由此，可以在测量电特性后调节使补偿结构的下侧部不再电浮动(floating)所需的电压。在一些实施例中，与电荷补偿装置相关的电特性包括被测量的、输出电荷Qoss相对于电压的特性、即Qoss(V)特性。在一些实施例中，Qoss(V)特性是基于电荷补偿结构和/或半导体衬底的一个或一个以上半导体晶粒的测试结构而测量的。在一些实施例中，调节后的质子辐射参数包括位于1x1013cm-2至3x1015cm-2、或5x1013cm-2至1x101 5cm-2、或2x1014cm-2至8x1014cm-2范围内的注入剂量、以及位于500keV至3MeV范围内、或1MeV至2MeV范围内的注入能量。在一些实施例中，另外的质子辐射可以被执行以使得质子的行程末端波峰位于电荷补偿结构内，例如用于对穿通电压准确地调整，或用于校正电荷补偿平衡、或用于提高雪崩稳健性。电荷补偿结构可以通过超结加工技术比如多外延技术和深沟槽技术形成。多外延技术和深沟槽技术的组合也可以用来形成电荷补偿装置结构。
根据半导体装置的一实施例，半导体装置包括电荷补偿结构，该电荷补偿结构包括在半导体衬底内沿着横向相继布置的p掺杂型区和n掺杂型区。半导体装置还包括主导p掺杂型区的掺杂走势的第一掺杂物质和主导n掺杂型区的掺杂走势的第二掺杂物质。半导体装置还在p掺杂型区和n掺杂型区内包括与氢相关的施主，其中，质子的行程末端波峰位于电荷补偿结构内。与氢相关的施主不同于第二掺杂物质。位于多个半导体晶粒的第一晶粒的p掺杂型区内的与氢相关的施主的最大浓度cmax,m比位于多个半导体晶粒的第二晶粒的p掺杂型区内的与氢相关的施主的最大浓度cmax,n大所述最大浓度cmax,n的5％以上、或10％以上、或30％以上、或50％以上。
图7A为包括电荷补偿结构的半导体装置701的示意性剖视图，所述电荷补偿结构包括在半导体衬底705中沿着横向x相继布置的n掺杂型区711和p掺杂型区712。电荷补偿结构在上部751处是基于多外延技术的并且在下部752处是基于多外延技术的。换言之，图7A所示的电荷补偿结构包括多个在半导体衬底的两个相反的主表面之间沿着竖直方向相继布置的内扩散的p型子区。第一p掺杂物质主导p掺杂型区712的掺杂走势并且第二n掺杂物质主导n掺杂型区711的掺杂走势。半导体装置701还在n掺杂型区711和p掺杂型区712内包括与氢相关的施主，其中，质子的行程末端波峰位于电荷补偿结构内。掺杂走势的示例在示意性剖视图的旁边示出。沿着穿过一个p掺杂型区712的线E-E’的示例性掺杂走势在位于剖视图的左侧的图表中示出，该图表示出浓度c相对于深度的变化，P7代表第一p掺杂物质的掺杂走势，而沿着穿过一个n掺杂型区711的线F-F’的示例性掺杂走势在位于剖视图的右侧的图表中示出，该图表示出浓度c相对于深度的变化，N7代表第二n掺杂物质的掺杂走势，并且NH1代表n掺杂型区711和p掺杂型区712中的与氢相关的施主的掺杂走势，其中，质子的行程末端波峰EP1在电荷补偿结构内位于上部751与下部752之间。替代地，补偿区711、712的n型中断完全由质子诱导的掺杂过程的行程末端实现。替代地，行程末端波峰可以布置在补偿结构的下部752内。
向半导体衬底705的质子注入由虚线示意性示出，所述虚线在行程末端波峰EP1的一区域处结束。半导体装置701还可包括位于电荷补偿结构下方的场终止区754。
图7B为一半导体装置702的示意性剖视图，该半导体装置702与图7A的实施例的不同之处在于补偿结构的上部751是基于深沟槽技术的。
在上文参考图7A和7B所说明的实施例中，多个内扩散的p型子区沿着竖直方向相继布置在半导体衬底的两个相反的主表面之间。在一些其它实施例，补偿结构的位于p掺杂型区712的一区域内的上部751和下部752被n掺杂型区753中断，如图7C的示意性剖视图所示。在n掺杂型区内，具有质子的行程末端波峰，并且由质子辐射和退火所产生的与氢相关的施主的掺杂度和作为背景的n掺杂度大于该区中存在的任何p掺杂度。
如图7D和图7E的示意性剖视图所示，可以基于由测得的与电荷补偿装置相关的电特性确定的离子注入参数和退火参数执行一个或一个以上另外的质子注入，对于Qoss(V)特性附加地或替代地，所述电特性可包括半导体衬底的表面上的一个或一个以上位置处的击穿电压特性。一个或一个以上另外的质子注入可产生走势NH2，该走势NH2代表位于p掺杂型区712和n掺杂型区711之外的与氢相关的施主的掺杂走势，其中，质子的行程末端波峰EP2位于场终止区754内。根据一实施例，质子辐射的数量、剂量和能量中的至少一个可以基于电特性的测量值而调节。根据一实施例，用于走势NH2的调节后的质子辐射参数包括位于2x1014cm-2与8x1014cm-2范围内的注入剂量和位于1.0MeV与3.0MeV范围内的注入能量。根据一实施例，用于走势NH2的调节后的质子辐射参数设置成基于电特性的测量值、朝向或至电荷补偿装置结构的目标电荷平衡地迁移电荷补偿装置结构的电荷平衡。
在一些实施例中，通过改变借助光子束照射而局部引入半导体衬底705的热总量(例如参考图1F所描述的)，可以基于测得的电特性在半导体衬底705的表面上改变电荷平衡的校正。
尽管具体实施例已经在此示出和描述，但是本领域普通技术人员将会意识到，大量的替代和/或等价实施方式可以取代图示和描述的实施例而不会脱离本发明的范围。本申请旨在覆盖在此描述的具体实施例的任何调整或变化。因此，本发明旨在仅仅被权利要求及其等同物所限定。

Claims (20)

1.一种在半导体晶片(105)中制造半导体装置的方法，所述方法包括：
在所述半导体晶片中形成电荷补偿装置结构(111，112)；
测量与所述电荷补偿装置结构(111，112)相关的电特性(αi)；
基于测得的电特性(αi)调节质子辐射参数和退火参数中的至少一个；
基于调节后的质子辐射参数和退火参数中的至少一个以质子照射所述半导体晶片(105)并对所述半导体晶片(105)退火；
基于测得的电特性(αi)针对所述半导体晶片(105)上的不同位置调节光子束辐射参数；并且
基于所述光子束辐射参数以光子束(137)在所述半导体晶片的不同位置处照射所述半导体晶片(105)。
2.根据权利要求1所述的方法，其特征在于，以所述光子束照射所述半导体晶片的过程是利用脉冲式准分子激光执行的。
3.根据权利要求2所述的方法，其特征在于，来自所述脉冲式准分子激光的光子脉冲的脉冲长度位于10ms至400ms的范围内。
4.根据前述权利要求中任一项所述的方法，其特征在于，以所述光子束(137)照射所述半导体晶片(105)的过程是在将所述半导体晶片(105)安装在被加热的XY工作台(131)上的情况下执行的。
5.根据权利要求4所述的方法，其特征在于，所述XY工作台(131)在50℃与450℃之间的范围内被加热。
6.根据权利要求1至3、5中任一项所述的方法，其特征在于，调节后的光子束辐射参数设置成能够对所述半导体晶片(105)实现足以使由质子辐射和退火产生的与氢相关的施主的至少一部分电失活的局部加热。
7.根据权利要求1至3、5中任一项所述的方法，其特征在于，测量与所述电荷补偿装置结构相关的所述电特性的过程包括在所述半导体晶片上的一个或一个以上位置处测量击穿电压。
8.根据权利要求7所述的方法，其特征在于，所述击穿电压是基于所述半导体晶片(105)中的至少一个测试结构而测量的。
9.根据权利要求1至3、5、8中任一项所述的方法，其特征在于，对所述半导体晶片(105)退火的过程是在350℃与550℃之间的温度范围内以30分钟与10小时之间的时长执行的。
10.根据权利要求1至3、5、8中任一项所述的方法，其特征在于，基于调节后的质子辐射参数和退火参数中的至少一个以质子照射所述半导体晶片(105)的过程是从所述半导体晶片(105)的设置所述电荷补偿装置结构的控制端的第一侧和与所述第一侧相反的第二侧中的至少一侧执行的。
11.根据权利要求1至3、5、8中任一项所述的方法，其特征在于，基于调节后的辐射参数以质子照射所述半导体晶片(105)的过程是基于位于1x1013cm-2至3x1015cm-2的范围内的注入剂量、位于500keV至3.0MeV范围内的注入能量以及位于380℃至500℃范围内的退火温度执行了一次。
12.根据权利要求1至3、5、8中任一项所述的方法，其特征在于，基于调节后的辐射参数和退火参数中的至少一个以质子照射所述半导体晶片(105)的过程是以不同的注入能量和/或注入剂量执行了多次，其中，所述注入剂量位于1x1013cm-2与3x1015cm-2之间的范围内，并且退火温度位于380℃与500℃之间的范围内。
13.根据权利要求11所述的方法，其特征在于，基于调节后的辐射参数和退火参数中的至少一个以质子照射所述半导体晶片(105)的过程执行了两次至六次。
14.根据权利要求1至3、5、8、13中任一项所述的方法，其特征在于，在所述半导体晶片(105)中形成电荷补偿装置结构(111，112)的过程是通过多外延技术和深沟槽技术中的一种或它们的组合来执行的。
15.一种半导体晶片(600)，所述半导体晶片(600)包括：
多个半导体晶粒(D1，Dm，Dn)，所述多个半导体晶粒(D1，Dm，Dn)中的每个包括：
电荷补偿结构，所述电荷补偿结构包括在半导体衬底中沿着横向相继布置的p掺杂型区和n掺杂型区；
第一掺杂物质，所述第一掺杂物质主导所述p掺杂型区的掺杂走势；
第二掺杂物质，所述第二掺杂物质主导所述n掺杂型区的掺杂走势；以及
位于所述p掺杂型区和所述n掺杂型区内的与氢相关的施主，其中，所述与氢相关的施主与所述第二掺杂物质不同；并且其中，
所述多个半导体晶粒的第一晶粒(Dm)的所述p掺杂型区内的所述与氢相关的施主的最大浓度(cmax，m)比所述多个半导体晶粒(D1，Dm，Dn)的第二晶粒(Dn)的所述p掺杂型区内的所述与氢相关的施主的最大浓度(cmax，n)大所述第二晶粒(Dn)的所述p掺杂型区内的所述与氢相关的施主的最大浓度(cmax，n)的5％以上。
16.根据权利要求15所述的半导体晶片(600)，其特征在于，所述多个半导体晶粒中的每个包括：
n掺杂型场终止区，所述n掺杂型场终止区位于所述电荷补偿结构与所述半导体衬底的第二侧之间，并且
其中，在所述n掺杂型场终止区的范围内，与氢相关的施主的行程末端波峰的走势低于所述n掺杂型场终止区的另外的n型掺杂物质的走势。
17.根据权利要求15所述的半导体晶片(600)，其特征在于，所述与氢相关的施主在位于所述半导体衬底的第一侧与第二侧之间的漂移区的竖直延伸尺度的至少30％上延伸。
18.根据权利要求15所述的半导体晶片(600)，其特征在于，所述与氢相关的施主的浓度位于1x1013cm-3与5x1016cm-3之间的范围内。
19.根据权利要求15至18中任一项所述的半导体晶片，其特征在于，所述电荷补偿结构在所述p掺杂型区的一区域内包括上部和下部，所述上部和所述下部被夹置在所述上部与所述下部之间的n掺杂型中间区中断。
20.根据权利要求19所述的半导体晶片(600)，其特征在于，所述与氢相关的施主的峰值浓度位于所述n掺杂型中间区内。
CN201610283766.4A 2015-05-05 2016-04-29 半导体晶片及在半导体晶片中制造半导体装置的方法 Active CN106128967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015106979.2 2015-05-05
DE102015106979.2A DE102015106979B4 (de) 2015-05-05 2015-05-05 Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer

Publications (2)

Publication Number Publication Date
CN106128967A CN106128967A (zh) 2016-11-16
CN106128967B true CN106128967B (zh) 2019-03-08

Family

ID=57178693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610283766.4A Active CN106128967B (zh) 2015-05-05 2016-04-29 半导体晶片及在半导体晶片中制造半导体装置的方法

Country Status (3)

Country Link
US (2) US9653540B2 (zh)
CN (1) CN106128967B (zh)
DE (1) DE102015106979B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116473A1 (de) * 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Halbleiterbauelement und verfahren
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
RU2665368C1 (ru) * 2017-12-01 2018-08-29 Открытое акционерное общество "ОКБ-Планета" ОАО "ОКБ-Планета" Способ изготовления интегральных элементов микросхем на эпитаксиальных структурах арсенида галлия
CN109950145B (zh) * 2019-01-31 2021-07-02 西安电子科技大学 一种GaN器件欧姆接触的改良方法
DE102022106015B4 (de) 2022-03-15 2024-07-25 Infineon Technologies Ag Verfahren zum herstellen eines sic-superjunctionbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196573A (zh) * 1997-02-06 1998-10-21 日本电气株式会社 可用氢离子改变其阈值电压的场效应晶体管的制造工艺
CN101883659A (zh) * 2007-10-01 2010-11-10 飞兆半导体公司 用于将衬底分成单个器件的方法和结构
US9012980B1 (en) * 2013-12-04 2015-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506525B2 (ja) * 1992-01-30 1996-06-12 信越半導体株式会社 シリコン単結晶の製造方法
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10245550B4 (de) * 2002-09-30 2007-08-16 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7981229B2 (en) * 2004-06-04 2011-07-19 Cornerstone Research Group, Inc Method of making and using shape memory polymer patches
RS51191B (sr) * 2006-01-19 2010-10-31 Janssen Pharmaceutica N.V. Derivati aminofenila kao novi inhibitori histon deacetilaze
EP2337066A1 (en) 2009-12-15 2011-06-22 Excico France Method for making a semiconductor device by laser irradiation
KR101850567B1 (ko) * 2010-07-16 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012186353A (ja) * 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
WO2013033658A1 (en) * 2011-09-02 2013-03-07 Northwestern University Self-assembled nanostructures
US8766325B2 (en) * 2011-10-17 2014-07-01 Rohm Co., Ltd. Semiconductor device
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6135178B2 (ja) * 2013-02-25 2017-05-31 富士電機株式会社 超接合半導体装置の製造方法
US9070580B2 (en) * 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196573A (zh) * 1997-02-06 1998-10-21 日本电气株式会社 可用氢离子改变其阈值电压的场效应晶体管的制造工艺
CN101883659A (zh) * 2007-10-01 2010-11-10 飞兆半导体公司 用于将衬底分成单个器件的方法和结构
US9012980B1 (en) * 2013-12-04 2015-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure

Also Published As

Publication number Publication date
US20160329398A1 (en) 2016-11-10
CN106128967A (zh) 2016-11-16
US10269896B2 (en) 2019-04-23
DE102015106979B4 (de) 2023-01-12
US9653540B2 (en) 2017-05-16
DE102015106979A1 (de) 2016-11-10
US20170243938A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
CN106128967B (zh) 半导体晶片及在半导体晶片中制造半导体装置的方法
US10468254B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6100217B2 (ja) 半導体ウェハの後ドーピング方法
US9748102B2 (en) Semiconductor chip arrangement and method thereof
JP5733417B2 (ja) 半導体装置および半導体装置の製造方法
CN105280485B (zh) 制造包括场停止区的半导体器件的方法
US10074715B2 (en) Semiconductor wafer, implantation apparatus for implanting protons and method for forming a semiconductor device
US20220246431A1 (en) Method for producing semiconductor components, and semiconductor component
US3725136A (en) Junction field effect transistor and method of fabrication
US9288848B2 (en) Apparatus fabrication using localized annealing
CN109196622B (zh) 深结电子器件及其制造方法
US20220285501A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN104701147B (zh) 包括质子辐照的制造半导体器件的方法和包括电荷补偿结构的半导体器件
US20140363986A1 (en) Laser scanning for thermal processing
US8993372B2 (en) Method for producing a semiconductor component
JP2019009454A (ja) 半導体デバイスを形成する方法
Friedrich et al. Laser annealing of power devices
JP2006086414A (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
RU2751982C1 (ru) Способ изготовления полупроводникового прибора
RU2783629C1 (ru) Стабилитрон на структуре "кремний на изоляторе"
Gonda et al. Electrical characterization of residual implantation-induced defects in the vicinity of laser-annealed implanted ultrashallow junctions
TWI642092B (zh) 深接面電子裝置及其製造方法
KR102704347B1 (ko) SiC 금속 산화물 반도체 소자의 제조 방법
Faifer et al. Junction photovoltage (JPV) techniques for ultra-shallow junction characterization
JPH03245569A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant