CN109817254B - 反馈系统及其操作方法 - Google Patents

反馈系统及其操作方法 Download PDF

Info

Publication number
CN109817254B
CN109817254B CN201810877648.5A CN201810877648A CN109817254B CN 109817254 B CN109817254 B CN 109817254B CN 201810877648 A CN201810877648 A CN 201810877648A CN 109817254 B CN109817254 B CN 109817254B
Authority
CN
China
Prior art keywords
signal
output
level
lock
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810877648.5A
Other languages
English (en)
Other versions
CN109817254A (zh
Inventor
金东铉
姜舜求
金宝滥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109817254A publication Critical patent/CN109817254A/zh
Application granted granted Critical
Publication of CN109817254B publication Critical patent/CN109817254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

反馈系统及其操作方法。一种反馈系统包括：输入信号生成电路，该输入信号生成电路被配置成输出具有与输入到该输入信号生成电路中的代码信号对应的电平的输入信号；以及锁定信号生成电路，该锁定信号生成电路被配置成输出用于使用两个基准信号控制所述输入信号的电平的所述代码信号，生成通过对从所述输入信号的电平达到所述两个基准信号的电平之间时到所述输入信号的电平变成高于或低于所述两个基准信号中的任一个的电平时期间的时钟的数目进行计数而获得的计数数据，并且在与所述计数数据除以2得到的商的四舍五入值对应的时间之后输出用于固定所述输入信号的电平的锁定信号。

Description

反馈系统及其操作方法
技术领域
本公开的各个实施方式总体上涉及电子装置，并且更具体地，涉及反馈系统和操作反馈系统的方法。
背景技术
半导体集成电路可以使用反馈控制方法，在反馈控制方法中，将目标值与先前输出的值进行比较，并且使用比较结果作为反馈来执行控制，以便获取或保持所期望的输出。数字反馈系统的典型示例包括锁相环电路、延迟锁定环电路、ZQ校准电路等。
在数字反馈系统中，将与输出信号进行比较的目标值信号可能由于各种原因而变化，在这种情况下，在输出信号中会出现盲区(dead zone)。因此，必须消除盲区，以便保证准确的输出电平。此外，在非易失性存储装置中，可以包括锁相环电路、延迟锁定环电路、ZQ校准电路等。
非易失性存储器包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的各个实施方式涉及能够消除盲区并具有降低的分辨率误差的反馈系统和操作该反馈系统的方法。
根据本公开的实施方式，提供了一种锁定信号生成电路。该锁定信号生成电路可以包括：输入信号控制电路，该输入信号控制电路被配置成接收输入信号和两个基准信号并且输出状态信号和用于控制所述输入信号的电平的代码(code)信号，所述状态信号表示所述输入信号的电平与所述两个基准信号的电平的比较结果；预锁定信号生成器，该预锁定信号生成器被配置成接收所述状态信号当中的上/下信号，并且响应于所述上/下信号而输出将用于决定所述输入信号的电平将被固定的时刻的预锁定信号，所述上/下信号表示所述输入信号的电平是高于还是低于所述两个基准信号的电平；以及信号处理电路，该信号处理电路被配置成接收所述状态信号当中的模糊信号和所述预锁定信号，并且使用所述模糊信号和所述预锁定信号来输出用于控制所述输入信号以固定所述输入信号的电平的锁定信号，所述模糊信号是当所述输入信号的电平介于所述两个基准信号的电平之间时被输出的。
本公开的另一个实施方式涉及一种反馈系统。该反馈系统可以包括：输入信号生成电路，该输入信号生成电路被配置成输出具有与输入到该输入信号生成电路中的代码信号对应的电平的输入信号；以及锁定信号生成电路，该锁定信号生成电路被配置成输出用于使用两个基准信号控制所述输入信号的电平的所述代码信号，生成通过对从所述输入信号的电平达到所述两个基准信号的电平之间时到所述输入信号的电平变成高于或低于所述两个基准信号中的任一个的电平时期间的时钟的数目进行计数而获得的计数数据，并且在与所述计数数据除以2得到的商的四舍五入值对应的时间之后输出用于固定所述输入信号的电平的锁定信号。
对于本发明所属领域的普通技术人员，根据下面结合附图进行的描述，本发明的这些和其它特征和优点将变得清楚。
附图说明
图1是例示了根据本公开的实施方式的反馈系统的简化示图。
图2是例示了图1中示出的锁定信号生成电路的示例的示图。
图3是例示了图2中示出的锁定信号生成电路的操作的定时图。
图4是例示了图1中示出的锁定信号生成电路的示例的示图。
图5是例示了图4中示出的锁定信号生成电路的操作的定时图。
图6是例示了图1中示出的锁定信号生成电路的示例的示图。
图7是用于说明图6中示出的锁定信号生成电路的详细结构的框图。
图8是例示了图7中示出的锁定信号生成电路的操作的定时图。
图9是例示了图7中示出的预锁定信号输出电路的示图。
具体实施方式
本说明书或申请中的根据本公开的构思的实施方式的特定结构或功能描述仅仅是旨在出于描述根据本公开的构思的实施方式的目的，并且根据本公开的构思的实施方式可以按各种形式实践，而不应该被理解为限于说明书或申请中描述的实施方式。
因为根据本公开的构思的实施方式可以采用不同的形式并且包括各种修改形式，所以特定实施方式将在附图中例示并且在说明书或申请中以示例方式进行描述。然而，并不旨在将根据本公开的构思的实施方式限于特定形式，并且应该理解，本公开旨在涵盖落入本公开的精神和技术范围内的所有实施方式及其修改形式、等同形式和/或替代形式。
虽然可以使用诸如“第一”和/或“第二”这样的术语来描述各种组件，但是这些组件不应该受这些术语限制。这些术语可以是仅仅出于将一个组件与另一个组件区分开的目的而命名的，例如，在不脱离根据本公开的构思的权利范围的情况下，第一组件可以被命名为第二组件，并且类似地，第二组件也可以被命名为第一组件。
当组件被称为与另一个组件“连接”或“联接”时，应该理解，该组件可以与该另一个组件直接连接或联接，或者在它们之间可以存在其它组件。相反，当组件被称为与另一个组件“直接连接”或“直接联接”时，应该理解在它们之间不存在其它组件。诸如“在...之间”和“直接在...之间”或者“与...相邻”和“与...直接相邻”这样的描述组件之间关系的其它措辞也应该以相同的方式来理解。
本文中使用的术语仅仅是用于描述具体实施方式，而不旨在限制本公开。单数形式的术语可以包括复数形式，除非另外指明。应该理解，术语“包括”或“具有”指示存在说明书中提出的特性、数目、步骤、操作、组件、部件或其组合，但是不排除存在或添加一个或更多个其它特性、数目、步骤、操作、组件、部件或其组合。
除非本文中另外定义，否则本文中使用的所有术语(包括技术术语或科学术语)具有与本领域的技术人员一般理解的含义相同的含义。在字典中定义并且通常使用的术语应该被理解为具有与相关领域中的上下文含义匹配的含义，并且除非在本文中另外定义，否则不被理解为理想或过于正式的含义。
在实施方式中，将省略对熟知且与本公开不直接相关的技术内容的详细描述。这样省略不必要的描述旨在防止本公开的主旨变得模糊并且完全揭示了本公开的主旨。
下文中，参照附图来描述本公开的实施方式，以便详细地描述本公开，使得本公开所属技术领域的普通技术人员能够容易地实践本公开。
图1是例示了按照本公开的实施方式的反馈系统的简化示图。
参照图1，反馈系统50可以包括输入信号生成电路100和锁定信号生成电路200。
输入信号生成电路100可以从锁定信号生成电路200接收代码信号CODE。输入信号生成电路100可以生成输入信号，并且将与代码信号CODE对应的输入信号IN输出到锁定信号生成电路200。在实施方式中，代码信号CODE可以是上代码(up-code)信号或下代码(down-code)信号。
当输入上代码信号时，输入信号生成电路100可以生成电平比先前输出的输入信号IN的电平高的输入信号IN，并且将该输入信号IN输出到锁定信号生成电路200。例如，当输入上代码信号时，输入信号生成电路100可以生成电平比先前输出的输入信号IN的电平高1个代码的输入信号IN，并且将该输入信号IN输出到锁定信号生成电路200。当输入下代码信号时，输入信号生成电路100可以将电平比先前输出的输入信号IN的电平低的输入信号IN输出到锁定信号生成电路200。例如，当输入下代码信号时，输入信号生成电路100可以将电平比先前输出的输入信号IN的电平低1个代码的输入信号IN输出到锁定信号生成电路200。
输入信号生成电路100可以从锁定信号生成电路200接收锁定信号LOCK。当锁定信号LOCK被输入到输入信号生成电路100时，输入信号生成电路100可以保持并输出输入信号IN的先前状态。
锁定信号生成电路200可以从输入信号生成电路100接收输入信号IN。锁定信号生成电路200可以输出代码信号CODE，以便使输入信号IN达到目标电平。锁定信号生成电路200可以将上代码信号输出到输入信号生成电路100，以便在输入信号IN的电平低于目标电平时升高输入信号IN的电平。另选地，锁定信号生成电路200可以将下代码信号输出到输入信号生成电路100，以便在输入信号IN的电平高于目标电平时降低输入信号IN的电平。
当不需要改变输入信号IN的电平时，锁定信号生成电路200可以将锁定信号LOCK输出到输入信号生成电路100。例如，当输入信号IN达到目标电平时，锁定信号生成电路200可以输出锁定信号LOCK。
图1中示出的反馈系统50可以应用于各种模拟或数字电路。例如，锁定信号生成电路200可以用于控制由输入信号生成电路100输出的输入信号IN，使得输入信号IN具有特定电平或者其电平具有特定范围内的值。输入信号生成电路100可以是模拟或数字电路，用于生成电平与先前生成的输入信号不同的输入信号IN。在实施方式中，输入信号生成电路100可以是数字电路，用于生成电平与先前生成的输入信号不同的输入信号IN。在实施方式中，锁定信号生成电路200可以是锁定检测器电路。
图2是例示了图1中的锁定信号生成电路200的第一实施方式的示图。
参照图2，锁定信号生成电路200可以包括输入信号控制电路210和信号处理电路220。锁定信号生成电路200包括用于生成基准信号REF的基准信号生成器。
输入信号控制电路210可以接收输入信号IN和基准信号REF。输入信号控制电路210可以将输入信号IN与基准信号REF进行比较，并且输出上/下信号UP/DN和代码信号CODE。
输入信号控制电路210可以包括比较器211和代码信号生成器212。
比较器211可以接收输入信号IN和基准信号REF。比较器211可以在将输入信号IN与基准信号REF进行比较之后输出上/下信号UP/DN。例如，当输入信号IN的电平低于基准信号REF的电平时，比较器211可以输出具有高状态的上/下信号UP/DN。另选地，当输入信号IN的电平高于基准信号REF的电平时，比较器211可以输出具有低状态的上/下信号UP/DN。所输出的上/下信号UP/DN可以被提供给代码信号生成器212和信号处理电路220。
代码信号生成器212可以从比较器211接收上/下信号UP/DN。代码信号生成器212可以根据上/下信号UP/DN生成代码信号。在实施方式中，代码信号CODE可以是上代码信号或下代码信号。
具体地，当输入具有高状态的上/下信号UP/DN时，代码信号生成器212可以输出上代码信号。另选地，当输入具有低状态的上/下信号UP/DN时，代码信号生成器212可以输出下代码信号。因此，输入信号控制电路210可以根据从输入信号生成单元100接收的输入信号IN的电平来输出上代码或下代码信号CODE。
信号处理电路220可以接收从比较器211输出的上/下信号UP/DN。信号处理电路220可以基于上/下信号UP/DN生成锁定信号LOCK，并且输出所生成的锁定信号LOCK。
信号处理电路220可以包括边沿检测器221、边沿计数器222和锁定信号输出电路223。
边沿检测器221可以接收上/下信号UP/DN。边沿检测器221可以检测到上/下信号UP/DN从高状态改变成低状态或者从低状态改变成高状态。例如，边沿检测器221可以检测上/下信号UP/DN从高状态改变成低状态的下降沿或者上/下信号UP/DN从低状态改变成高状态的上升沿，并且可以在每当它检测到下降沿或上升沿时将边沿检测信号EDGE输出到边沿计数器222。
边沿计数器222可以从边沿检测器221接收边沿检测信号EDGE。边沿计数器222可以对输入到边沿计数器222中的边沿检测信号EDGE的数目进行计数。当输入到边沿计数器222中的边沿检测信号EDGE的数目达到预设的基准数目时，边沿计数器222可以将边沿计数信号E_CNT输出到锁定信号输出电路223。例如，当边沿检测信号EDGE被输入两次时，边沿计数器222可以输出边沿计数信号E_CNT。然而，要注意，这只是一个示例，并且在图2中示出的实施方式中，边沿计数器222为了输出边沿计数信号E_CNT而检测的边沿检测信号EDGE的数目可以被设置成各种数目。
锁定信号输出电路223可以接收边沿计数信号E_CNT。响应于边沿计数信号E_CNT，锁定信号输出电路223可以生成锁定信号LOCK并且输出所生成的锁定信号LOCK。
图3是根据图2中示出的实施方式的锁定信号生成电路200的操作的示例性定时图。
参照图2和图3，锁定信号生成电路200可以接收输入信号IN，并且当在输入信号IN达到基准信号REF的电平之后不需要改变输入信号IN的电平时，锁定信号生成电路200可以将锁定信号LOCK输出到输入信号生成电路100。
具体地，在t0，输入输入信号IN。因为在t0，输入信号IN的电平低于基准信号REF的电平，所以输入信号IN可以只在输入信号IN的电平增大时才达到基准信号的电平。因此，比较器211输出具有高状态的上/下信号UP/DN作为输入信号IN与基准信号REF的比较结果。因为由比较器211输出的上/下信号UP/DN具有高状态，所以接收该上/下信号UP/DN的代码信号生成器212可以输出上代码信号作为代码信号。然后，输入信号生成电路100可以响应于从锁定信号生成电路200的代码信号生成器212接收到的上代码信号CODE而调节先前的输入信号IN，以便此时具有比之前高1个代码的电平。
因为从t0至t1，输入信号IN的电平低于基准信号REF的电平，所以比较器211输出的上/下信号UP/DN保持高状态。另外，因为代码信号生成器212响应于具有高状态的上/下信号UP/DN而输出上代码信号CODE，所以输入信号IN的电平可以增大1个代码。
在t2，输入信号IN的电平高于基准信号REF的电平。因此，比较器211可以输出具有低状态的上/下信号UP/DN。另外，响应于具有低状态的上/下信号UP/DN，代码信号生成器212可以输出下代码信号CODE。因此，可以响应于下代码信号而调节输入信号IN，以便具有比之前低1个代码的电平。
在t2，因为上/下信号UP/DN从高状态改变成低状态，所以边沿检测器221可以检测到下降沿。边沿检测器221可以将边沿检测信号EDGE输出到边沿计数器222(未例示)。
在t3，输入信号IN的电平低于基准信号REF的电平。因此，比较器211可以输出具有高状态的上/下信号UP/DN。另外，响应于具有高状态的上/下信号UP/DN，代码信号生成器212可以输出上代码信号CODE。然后，可以响应于上代码信号CODE而调节输入信号IN，以便具有比之前高1个代码的电平。
在t3，因为上/下信号UP/DN从低状态改变成高状态，所以边沿检测器221可以检测到上升沿。边沿检测器221可以将边沿检测信号EDGE输出到边沿计数器222(未例示)。
在t4，输入信号IN的电平高于基准信号REF的电平。因此，比较器211可以输出具有低状态的上/下信号UP/DN。另外，响应于具有低状态的上/下信号UP/DN，代码信号生成器212可以输出下代码信号CODE。可以响应于下代码信号而调节输入信号IN，以便具有比之前低1个代码的电平。
在t4，因为上/下信号UP/DN从高状态改变成低状态，所以边沿检测器221可以检测到下降沿。边沿检测器221可以将边沿检测信号EDGE输出到边沿计数器222(图3中未例示)。
在t5，输入信号IN的电平低于基准信号REF的电平。因此，比较器211可以输出具有高状态的上/下信号UP/DN。另外，响应于具有高状态的上/下信号UP/DN，代码信号生成器212可以输出上代码信号CODE。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
在t5，因为上/下信号UP/DN从低状态改变成高状态，所以边沿检测器221可以检测到上升沿。边沿检测器221可以将边沿检测信号EDGE输出到边沿计数器222(未例示)。
在图3的实施方式中，假定当边沿检测信号EDGE被输入四次时，边沿计数器222输出边沿计数信号E_CNT。然而，这只是一个示例，本发明不受这种方式限制。例如，当边沿检测信号EDGE根据设计被输入两次或更多次时，边沿计数器222可以输出边沿计数信号E_CNT。在图3的例示实施方式中，当边沿计数器222接收到边沿检测信号EDGE四次时，它可以随后将边沿计数信号E_CNT输出到锁定信号输出电路223。锁定信号输出电路223可以响应于边沿计数信号E_CNT而输出锁定信号LOCK。
响应于锁定信号LOCK的输出，输入信号生成单元100将保持输入信号IN的电平，而不进行改变。
在根据图2和图3的实施方式的锁定信号生成电路200的情况下，当输入信号IN的电平与基准信号REF的电平之间的差异小于1个代码时，重复上/下信号UP/DN的高-低和低-高转变(bang-bang(开关))。锁定信号生成电路200具有其中通过检测上/下信号UP/DN的重复的高-低和低-高转变来生成锁定信号LOCK的结构。根据图2和图3的实施方式的锁定信号生成电路200可以被称为开关式锁定检测器。
在使用根据图2和图3的实施方式的开关式检测器的反馈系统中，在基准信号REF和输入信号IN之间可能存在±1个代码级的分辨率误差。为了减少此误差，下面将参照图4和图5来描述使用两个基准信号的锁定检测器电路。
图4是例示了图1中示出的锁定信号生成电路的实施方式的示图。
图4中的锁定信号生成电路400可以包括输入信号控制电路410和信号处理电路420。锁定信号生成电路400包括用于生成基准信号REF1和REF2的基准信号生成器430。
输入信号控制电路410可以接收输入信号IN以及作为第一基准信号REF1和第二基准信号RFE2的两个基准信号，并且在将输入信号IN与这两个基准信号进行比较之后输出第一子上/下信号UP/DN1、第二子上/下信号UP/DN2和代码信号CODE。
在图4的实施方式中，假定第一基准信号REF1的电平高于第二基准信号REF2的电平。
输入信号控制电路410可以包括比较器411和代码信号生成器412。
比较器411可以接收输入信号IN、第一基准信号REF1和第二基准信号REF2。比较器411可以将输入信号IN与第一基准信号REF1和第二基准信号REF2进行比较。具体地，比较器411可以将输入信号IN与第一基准信号REF1和第二基准信号REF2进行比较，并且根据比较的结果来输出主上/下信号UP/DN、第一子上/下信号UP/DN1和第二子上/下信号UP/DN2。
例如，当输入信号IN的电平低于第二基准信号REF2的电平时，比较器411可以输出具有高状态的主上/下信号UP/DN。当输入信号IN的电平高于第一基准信号REF1的电平时，比较器411可以输出具有低状态的主上/下信号UP/DN。当输入信号IN的电平高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平时，比较器411可以保持主上/下信号UP/DN的先前状态，而不进行改变。也就是说，当输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平时，主上/下信号UP/DN具有高状态，当输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平时，主上/下信号UP/DN具有低状态，或者当输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间时，主上/下信号UP/DN保持先前状态。
在所例示的实施方式中，比较器411可以根据输入信号IN与第一基准信号REF1的比较结果来输出第一子上/下信号UP/DN1。例如，当输入信号IN的电平低于第一基准信号REF1的电平时，比较器411输出具有高状态的第一子上/下信号UP/DN1。当输入信号IN的电平高于第一基准信号REF1的电平时，比较器411输出具有低状态的第一子上/下信号UP/DN1。
在实施方式中，比较器411可以根据输入信号IN与第二基准信号REF2的比较结果来输出第二子上/下信号UP/DN2。例如，当输入信号IN的电平低于第二基准信号REF2的电平时，比较器411输出具有高状态的第二子上/下信号UP/DN2。当输入信号IN的电平高于第二基准信号REF2的电平时，比较器411输出具有低状态的第二子上/下信号UP/DN2。
比较器411可以将主上/下信号UP/DN输出到代码信号生成器412。
比较器411可以将第一子上/下信号UP/DN1和第二子上/下信号UP/DN2输出到信号处理电路420。
代码信号生成器412可以从比较器411接收主上/下信号UP/DN。代码信号生成器412可以根据主上/下信号UP/DN生成代码信号。在实施方式中，代码信号CODE可以是上代码信号或下代码信号。
具体地，当具有高状态的主上/下信号UP/DN被输入到代码信号生成器412时，代码信号生成器412可以输出上代码信号。另选地，当具有低状态的主上/下信号UP/DN被输入到代码信号生成器412时，代码信号生成器412可以输出下代码信号。然后，输入信号生成电路100可以根据所输出的代码信号CODE的类型来升高或降低输入信号IN的电平。
信号处理电路420可以接收从比较器411输出的第一子上/下信号UP/DN1和第二子上/下信号UP/DN2。信号处理电路420可以基于第一子上/下信号UP/DN1和第二子上/下信号UP/DN2生成锁定信号LOCK，并且输出所生成的锁定信号LOCK。
信号处理电路420可以包括第一检测器421、第二检测器422和锁定信号输出电路423。
第一检测器421可以从比较器411接收第一子上/下信号UP/DN1。第一检测器421可以检测到第一子上/下信号UP/DN1从高状态改变成低状态或者从低状态改变成高状态。例如，第一检测器421可以检测到第一子上/下信号UP/DN1从高状态改变成低状态的下降沿或者第一子上/下信号UP/DN1从低状态改变成高状态的上升沿。在实施方式中，当第一子上/下信号UP/DN1改变与预设的次数一样多的次数时，第一检测器421可以将第一检测信号DET1输出到锁定信号输出电路423。例如，当第一子上/下信号UP/DN1的状态改变四次时，第一检测器421可以将第一检测信号DET1输出到锁定信号输出电路423。然而，这是为了便于描述，当第一子上/下信号UP/DN1的状态改变两次或更多次时，第一检测器421可以将第一检测信号DET1输出到锁定信号输出电路423。
第二检测器422可以从比较器411接收第二子上/下信号UP/DN2。第二检测器422可以检测到第二子上/下信号UP/DN2从高状态改变成低状态或者从低状态改变成高状态。例如，第二检测器422可以检测到第二子上/下信号UP/DN2从高状态改变成低状态的下降沿或者第二子上/下信号UP/DN2从低状态改变成高状态的上升沿。在实施方式中，当第二子上/下信号UP/DN2改变与预设的次数一样多的次数时，第二检测器422可以将第二检测信号DET2输出到锁定信号输出电路423。例如，当第二子上/下信号UP/DN2的状态改变四次时，第二检测器422可以将第二检测信号DET2输出到锁定信号输出电路423。然而，这是为了便于描述，当第二子上/下信号UP/DN2的状态改变两次或更多次时，第二检测器422可以将第二检测信号DET2输出到锁定信号输出电路423。
锁定信号输出电路423可以分别从第一检测器421和第二检测器422接收第一检测信号DET1和第二检测信号DET2。当第一检测信号DET1和第二检测信号DET2二者被输入到锁定信号输出电路423中时，锁定信号输出电路423可以输出锁定信号LOCK。
图5是根据图4的实施方式的锁定信号生成电路400的操作的示例性定时图。
参照图5，锁定信号生成电路400可以接收输入信号IN以及作为第一基准信号REF1和第二基准信号RFE2的两个基准信号，并且在将输入信号IN与这两个基准信号进行比较之后输出锁定信号LOCK。
具体地，在t0，输入输入信号IN。在t0，输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，作为输入信号IN与第一基准信号REF1和第二基准信号REF2的比较结果，比较器411可以输出具有高状态的主上/下信号UP/DN。另外，作为输入信号IN与第一基准信号REF1的比较结果，比较器411可以输出具有高状态的第一子上/下信号UP/DN1。另外，作为输入信号IN与第二基准信号REF2的比较结果，比较器411可以输出具有高状态的第二子上/下信号UP/DN2。
因为由比较器411输出的主上/下信号UP/DN具有高状态，所以接收该主上/下信号UP/DN的代码信号生成器412可以输出上代码信号CODE作为代码信号。然后，输入信号生成电路100可以响应于上代码信号CODE调节输入信号IN，以便具有比之前高1个代码的电平。
因为从t0至t1，输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平，所以比较器411输出的主上/下信号UP/DN、第一子上/下信号UP/DN1和第二子上/下信号UP/DN2可以在此时间期间保持高状态。另外，因为代码信号生成器412响应于具有高状态的主上/下信号UP/DN而输出上代码信号，所以输入信号IN的电平可以在此时间期间按1个代码的增量增加。
在t1，输入信号IN的电平高于第二基准信号REF2的电平。因此，比较器411可以输出具有低状态的第二子上/下信号UP/DN2。另外，因为输入信号IN的电平低于第一基准信号REF1的电平，所以比较器411可以输出具有高状态的第一子上/下信号UP/DN1。另外，尽管输入信号IN的电平高于第二基准信号REF2的电平，但是因为输入信号IN的电平低于第一基准信号REF1的电平，所以比较器411可以输出具有与先前状态相同的高状态的主上/下信号UP/DN。响应于具有高状态的主上/下信号UP/DN，代码信号生成器412可以输出上代码信号CODE，并且输入信号生成电路100可以响应于上代码信号CODE调节输入信号IN，以便具有比之前高1个代码的电平。
在t2，输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，比较器411可以输出各自具有低状态的主上/下信号UP/DN、第一子上/下信号UP/DN1和第二子上/下信号UP/DN2。响应于具有低状态的主上/下信号UP/DN，代码信号生成器412可以输出下代码信号CODE，并且输入信号生成电路100可以随后响应于下代码信号CODE而调节输入信号IN，以便具有比之前低1个代码的电平。
在t3，输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间。因此，比较器411可以输出具有与先前状态相同的低状态的主上/下信号UP/DN、具有高状态的第一子上/下信号UP/DN1和具有低状态的第二子上/下信号UP/DN2。响应于具有低状态的主上/下信号UP/DN，代码信号生成器412可以输出下代码信号CODE。可以响应于下代码信号CODE而调节输入信号IN，以便具有比之前低1个代码的电平。
在t4，输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，作为输入信号IN与第一基准信号REF1和第二基准信号REF2的比较结果，比较器411可以输出具有高状态的主上/下信号UP/DN。另外，作为输入信号IN与第一基准信号REF1的比较结果，比较器411可以输出具有高状态的第一子上/下信号UP/DN1。另外，作为输入信号IN与第二基准信号REF2的比较结果，比较器411可以输出具有高状态的第二子上/下信号UP/DN2。响应于具有高状态的主上/下信号UP/DN，代码信号生成器412可以输出上代码信号。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
在t5，输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间。因此，比较器411可以输出具有与先前状态相同的高状态的主上/下信号UP/DN、具有高状态的第一子上/下信号UP/DN1和具有低状态的第二子上/下信号UP/DN2。响应于具有高状态的主上/下信号UP/DN，代码信号生成器412可以输出上代码信号。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
在t6，输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，比较器411可以输出各自具有低状态的主上/下信号UP/DN、第一子上/下信号UP/DN1和第二子上/下信号UP/DN2。响应于具有低状态的主上/下信号UP/DN，代码信号生成器412可以输出下代码信号。可以响应于下代码信号而调节输入信号IN，以便具有比之前低1个代码的电平。
在t7，输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间。因此，比较器411可以输出具有与先前状态相同的低状态的主上/下信号UP/DN、具有高状态的第一子上/下信号UP/DN1和具有低状态的第二子上/下信号UP/DN2。响应于具有低状态的主上/下信号UP/DN，代码信号生成器412可以输出下代码信号。可以响应于下代码信号而调节输入信号IN，以便具有比之前低1个代码的电平。
当第一子上/下信号UP/DN1的状态在t7从低状态改变成高状态时，因为改变的累积次数达到四次，所以第一检测器421可以将第一检测信号DET1输出到锁定信号输出电路423。
在t8，输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，作为输入信号IN与第一基准信号REF1和第二基准信号REF2的比较结果，比较器411可以输出具有高状态的主上/下信号UP/DN。另外，作为输入信号IN与第一基准信号REF1的比较结果，比较器411可以输出具有高状态的第一子上/下信号UP/DN1。另外，作为输入信号IN与第二基准信号REF2的比较结果，比较器411可以输出具有高状态的第二子上/下信号UP/DN2。响应于具有高状态的主上/下信号UP/DN，代码信号生成器412可以输出上代码信号。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
当第二子上/下信号UP/DN2的状态在t8从低状态改变成高状态时，因为改变的累积次数达到四次，所以第二检测器422可以将第二检测信号DET2输出到锁定信号输出电路423。
当它接收到第一检测信号DET1和第二检测信号DET2二者时，锁定信号输出电路423可以生成锁定信号LOCK并且输出所生成的锁定信号LOCK。
在使用如图4和图5的实施方式中例示的两个基准信号REF1和REF2的实施方式中，如果第一基准信号REF1的电平和第二基准信号REF2的电平之间的差异可以保持等于1个代码，则当输出锁定信号LOCK时，分辨率误差可以降低至±0.5代码级。然而，当形成锁定信号生成电路400时或者在应用了锁定信号生成电路400的半导体元件的工艺、电压和温度(PVT)变化的情况下，实际上难以将第一基准信号REF1的电平和第二基准信号REF2的电平之间的差异设置成1个代码。另外，当第一基准信号REF1的电平和第二基准信号REF2的电平之间的差异等于或大于2个代码时，产生盲区，这使分辨率误差加剧。
下文中，将参照图6至图9来详细地描述使用两个基准信号REF1和REF2但是能够消除盲区的锁定信号生成电路。
图6是例示了根据图1的实施方式的锁定信号生成电路的第三实施方式的示图。
参照图6，锁定信号生成电路600可以包括输入信号控制电路610和信号处理电路640。锁定信号生成电路600包括用于生成基准信号REF1和REF2的基准信号生成器650。信号处理电路640包括预锁定信号生成器620和锁定信号生成器630。
在图6至图9的实施方式中，假定第一基准信号REF1的电平高于第二基准信号REF2的电平。
输入信号控制电路610可以接收输入信号IN、第一基准信号REF1和第二基准信号REF2，并且基于输入信号与第一基准信号REF1和第二基准信号REF2的比较结果来输出上/下信号UP/DN和模糊信号AMBIG。例如，当输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平时，输入信号控制电路610可以输出具有高状态的主上/下信号UP/DN，当输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平时，输入信号控制电路610可以输出具有低状态的主上/下信号UP/DN，或者当输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间时，输入信号控制电路610可以输出模糊信号AMBIG。
输入信号控制电路610可以根据上/下信号UP/DN输出代码信号CODE。在实施方式中，代码信号CODE可以是上代码信号或下代码信号。具体地，输入信号控制电路610可以响应于具有高状态的上/下信号UP/DN而输出上代码信号。另选地，输入信号控制电路610可以响应于具有低状态的上/下信号UP/DN而输出下代码信号。然后，输入信号生成电路100可以根据所输出的代码信号CODE的类型来升高或降低输入信号IN的电平。例如，当输出上代码信号时，输入信号IN的电平可以增大1个代码。另选地，当输出下代码信号时，输入信号IN的电平可以减小1个代码。
预锁定信号生成器620从输入信号控制电路610接收上/下信号UP/DN。预锁定信号生成器620可以使用接收到的上/下信号UP/DN将预锁定信号PRELOCK输出到锁定信号生成器630。随后，将参照图7来描述预锁定信号生成器620的详细配置。
锁定信号生成器630可以从输入信号控制电路610接收模糊信号AMBIG。锁定信号生成器630可以从预锁定信号生成器620接收预锁定信号PRELOCK。锁定信号生成器630可以使用接收到的模糊信号AMBIG和接收到的预锁定信号PRELOCK来生成并输出锁定信号LOCK。将参照图7来描述锁定信号生成器630的示例性详细配置。
图7是例示了根据图6的实施方式的锁定信号生成电路600的示例性结构的框图。
参照图7，输入信号控制电路610可以包括比较器611和代码信号生成器612。
比较器611可以接收输入信号IN、第一基准信号REF1和第二基准信号REF2。比较器611可以将输入信号IN与第一基准信号REF1和第二基准信号REF2进行比较。具体地，比较器611可以将输入信号IN与第一基准信号REF1和第二基准信号REF2进行比较，并且可以基于比较结果来输出上/下信号UP/DN和模糊信号AMBIG。
例如，当输入信号IN的电平低于第二基准信号REF2的电平时，比较器611可以输出具有高状态的上/下信号。当输入信号IN的电平高于第一基准信号REF1的电平时，比较器611可以输出具有低状态的上/下信号。当输入信号IN的电平高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平时，比较器611可以输出模糊信号AMBIG。当比较器611输出模糊信号AMBIG时，比较器611可以保持上/下信号UP/DN的先前输出状态。因此，上/下信号UP/DN在输入信号IN的电平低于第一基准信号REF1和第二基准信号REF2的电平时具有高状态，在输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平时具有低状态，或者当输入信号IN的电平介于第一基准信号REF1的电平和第二基准信号REF2的电平之间时保持先前状态。
比较器611可以将上/下信号UP/DN输出到代码信号生成器612。
比较器611可以将模糊信号AMBIG输出到锁定信号生成器630。
代码信号生成器612可以从比较器611接收上/下信号UP/DN。代码信号生成器612可以根据上/下信号UP/DN生成代码信号。在实施方式中，代码信号CODE可以是上代码信号或下代码信号。
具体地，当具有高状态的上/下信号UP/DN输入到代码信号生成器612时，代码信号生成器612可以输出上代码信号。另选地，当具有低状态的上/下信号UP/DN输入到代码信号生成器612时，代码信号生成器612可以输出下代码信号。然后，输入信号生成电路100可以根据所输出的代码信号CODE的类型来升高或降低输入信号IN的电平。例如，可以响应于上代码信号而控制输入信号IN，以便具有比之前高1个代码的电平。另选地，可以响应于下代码信号而控制输入信号IN，以便具有比之前低1个代码的电平。
预锁定信号生成器620可以接收上/下信号UP/DN，并且基于该上/下信号UP/DN来输出预锁定信号PRELOCK。可以使用预锁定信号PRELOCK来决定将输出锁定信号LOCK的时刻。
预锁定信号生成器620可以包括边沿检测器621、边沿计数器622和预锁定信号输出电路623。
边沿检测器621可以接收上/下信号UP/DN。边沿检测器621可以检测到上/下信号UP/DN从高状态改变成低状态或者从低状态改变成高状态。例如，边沿检测器621可以检测上/下信号UP/DN从高状态改变成低状态的下降沿或者上/下信号UP/DN从低状态改变成高状态的上升沿，并且每当它检测到下降沿或上升沿时，边沿检测器621可以将边沿检测信号EDGE输出到边沿计数器622。
边沿计数器622可以从边沿检测器621接收边沿检测信号EDGE。边沿计数器622可以对输入到边沿计数器222的边沿检测信号的数目进行计数。当输入到边沿计数器222的边沿检测信号EDGE的数目达到预设的基准数目时，边沿计数器622可以将边沿计数信号E_CNT输出到预锁定信号输出电路623。例如，当边沿检测信号EDGE被输入至少两次时，边沿计数器622可以输出边沿计数信号E_CNT。要注意，在图7的实施方式中，边沿计数器622为了输出边沿计数信号E_CNT而检测的边沿检测信号EDGE的数目可以被设置成为至少2的任何所期望的数目。
预锁定信号输出电路623可以接收边沿计数信号E_CNT。预锁定信号输出电路623可以响应于边沿计数信号E_CNT而生成预锁定信号PRELOCK，并且将所生成的预锁定信号PRELOCK输出到锁定信号生成器630。
因为输入信号IN随时间推移而改变，所以重复上/下信号UP/DN的高-低和低-高转变(开关)。预锁定信号生成器620具有当已经发生了预定次数的上/下信号UP/DN的重复的高-低和低-高转变时生成预锁定信号PRELOCK的结构。
锁定信号生成器630包括N位计数器631、N位寄存器632、N-1位计数器633和锁定信号输出电路634。为了便于描述，图7中的元件被称为N位计数器631、N位寄存器632和N-1位计数器633，但是N位计数器、N位寄存器和N-1位计数器可以分别被称为第一计数器、寄存器和第二计数器。
N位计数器631可以接收模糊信号AMBIG。N位计数器631可以基于基准时钟CLK接收模糊信号AMBIG，并且可以从首次接收到模糊信号AMBIG时到上/下信号UP/DN的状态改变时以位为单元对输入到N位计数器631的模糊信号AMBIG的数目进行计数。这里，模糊信号AMBIG的数目可以是输入模糊信号AMBIG期间的时钟的数目。N位寄存器632可以存储指示以位为单位计数的数据的计数数据。例如，当输入模糊信号AMBIG达三个时钟时，通过以位为单位对输入时钟的数目进行计数而获得的计数数据“11”可以被存储在N位寄存器632中。当模糊信号输入达四个时钟时，计数数据“100”可以被存储在N位寄存器中。在实施方式中，计数数据可以是在上/下信号UP/DN跳变之前在输入模糊信号AMBIG期间的代码改变的次数。
N位寄存器632可以将计数数据的最低有效位作为盲区低位数据DZ<0>输出。N位寄存器632可以将所存储的计数数据中的除了最低有效位以外的更多有效位作为盲区高位数据DZ<N-1:1>输出到锁定信号输出电路634。
N-1位计数器633可以接收预锁定信号PRELOCK。尽管未例示，但是N-1位计数器633可以从N位计数器631接收计数数据。从预锁定信号PRELOCK被输入到N-1位计数器633时起，N-1位计数器633可以接收作为在输入模糊信号AMBIG期间N位计数器631所计数的时钟的数目的计数数据，并且可以将作为计数数据除以2得到的商的回滚数据RBK<N-2:0>输出到锁定信号输出电路634。
锁定信号输出电路634可以从N位寄存器632接收盲区高位数据DZ<N-1:1>，并且可以从N-1位计数器633接收回滚数据RBK<N-2:0>。
锁定信号输出电路634可以将盲区高位数据DZ<N-1:1>与回滚数据RBK<N-2:0>进行比较，并且可以在盲区高位数据DZ<N-1:1>等于回滚数据RBK<N-2:0>时输出锁定信号LOCK。
图8是根据图7的实施方式的锁定信号生成电路的操作的示例性定时图。
参照图8，在t0输入输入信号IN。在t0，输入信号IN的电平低于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，作为输入信号IN与第一基准信号REF1和第二基准信号REF2的比较结果，比较器611可以输出具有高状态的上/下信号UP/DN。
接收由比较器611输出的上/下信号UP/DN的代码信号生成器612可以输出上代码信号作为代码信号，因为上/下信号UP/DN具有高状态。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
因为在从t0至t1的时段中输入信号IN持续具有比第一基准信号REF1和第二基准信号REF2低的电平，所以比较器611输出的上/下信号UP/DN保持高状态。另外，因为代码信号生成器612响应于具有高状态的上/下信号UP/DN而输出上代码信号，所以在t0至t1的时段期间，每当输入信号IN的电平被更新时，输入信号IN的电平可以增大1个代码。
在t1，输入信号IN的电平已经增加至高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平。因此，比较器611可以输出模糊信号AMBIG。另外，因为输入信号IN的电平高于第二基准信号REF2的电平但是低于第一基准信号REF1的电平，所以比较器611可以输出具有与先前状态相同的高状态的主上/下信号UP/DN。响应于具有高状态的上/下信号UP/DN，代码信号生成器612可以输出上代码信号。可以响应于上代码信号而调节输入信号IN，以便具有比之前高1个代码的电平。
从t1至t2，输入信号IN的电平高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平。因此，比较器611可以连续地输出模糊信号AMBIG。N位计数器631对输入模糊信号AMBIG期间的时钟的数目进行计数。在图8的实施方式中，模糊信号AMBIG正输入达四个时钟(未例示)。在输入模糊信号AMBIG期间，上/下信号UP/DN保持与先前状态相同的高状态。因此，在从t1至t2的时段期间，输入信号IN的电平增大总共4个代码。
在t2，输入信号IN的电平高于第一基准信号REF1的电平和第二基准信号REF2的电平。因此，比较器611可以输出具有低状态的上/下信号UP/DN。响应于具有低状态的上/下信号UP/DN，代码信号生成器612可以输出下代码信号。可以响应于下代码信号而调节输入信号IN，以便具有比之前低1个代码的电平。预锁定信号生成器620的边沿检测器621可以检测高状态改变成低状态的下降沿，并且可以将边沿检测信号EDGE输出到边沿计数器622。边沿计数器622响应于t0处的上升沿而接收边沿检测信号EDGE，并且响应于t2处的下降沿而接收边沿检测信号EDGE。因此，因为它接收了两个边沿检测信号EDGE，所以边沿计数器622可以将边沿计数信号E_CNT输出到预锁定信号输出电路623。预锁定信号输出电路623可以响应于边沿计数信号E_CNT而输出预锁定信号PRELOCK。
N位计数器631对从首次输入模糊信号AMBIG的t1至上/下信号UP/DN的状态改变的t2输入模糊信号AMBIG期间的时钟的数目进行计数。因为从在期间模糊信号AMBIG具有高状态的t1至t2输入了四个时钟CLK(未例示)，所以N位计数器631可以将与“100”对应的计数数据存储在N位寄存器632中。
从输入预锁定信号PRELOCK的t2起，N-1位计数器633可以将与计数数据除以2得到的商对应的回滚数据RBK<N-2:0>输出到锁定信号输出单元634。
N位寄存器632可以将计数数据“100”的除了最低有效位以外的对应于2的“10”作为盲区高位数据DZ<N-1:1>输出到锁定信号输出单元634。
因为输入信号IN的电平从t1至t2增大4个代码，所以必须在输入信号的电平减小与增加的代码的一半对应的2个代码的状态下输出锁定信号LOCK。
在t3，输入信号IN的电平高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平。因此，上/下信号UP/DN保持低状态，并且可以响应于低状态的上/下信号UP/DN而输出下代码信号。作为对下代码信号的响应，输入信号IN的电平可以减小1个代码。
在t4，输入信号IN的电平高于第二基准信号REF2的电平并且低于第一基准信号REF1的电平。因此，上/下信号UP/DN保持低状态，并且可以响应于低状态的上/下信号UP/DN而输出下代码信号。作为对下代码信号的响应，输入信号IN的电平可以减小1个代码。
从输出预锁定信号PRELOCK的时刻起，锁定信号输出电路634从N-1位计数器633接收延迟了2个代码的回滚数据RBK<N-2:0>。锁定信号输出电路634可以从盲区高位数据DZ<N-1:1>等于回滚数据RBK<N-2:0>的t4起输出锁定信号LOCK。
图9是例示了图7的预锁定信号输出电路623的示图。
参照图9，预锁定信号输出电路623可以包括预锁定逻辑电路910、延迟器920和复用器930。边沿计数信号E_CNT可以是用于通过检测上/下信号UP/DN的状态的预设改变次数来输出预锁定信号的信号。
根据图9的实施方式，预锁定逻辑电路910响应于边沿计数信号E_CNT而将第二预锁定信号PRELOCK2输出到延迟器920和复用器930。
延迟器920可以将通过将第二预锁定信号PRELOCK2延迟达基准时钟的1个循环而获得的第一预锁定信号PRELOCK1输出到复用器930。
复用器930可以接收存储在N位寄存器632中的计数数据的最低有效位作为已经参照图7描述的盲区低位数据DZ<0>，并且可以将第一预锁定信号PRELOCK1或第二预锁定信号PRELOCK2作为预锁定信号PRELOCK输出。
例如，复用器930可以在盲区低位数据DZ<0>等于“0”时将第二预锁定信号PRELOCK2作为预锁定信号PRELOCK输出，但是可以在盲区低位数据DZ<0>等于“1”时将第一预锁定信号PRELOCK1作为预锁定信号PRELOCK输出。
根据图9的实施方式，从首次接收到模糊信号AMBIG时到上/下信号UP/DN的状态改变时输入模糊信号AMBIG的期间以位为单元对时钟的数目进行计数而获得的计数数据是偶数或奇数。当计数数据是偶数时，作为计数数据的最低有效位的盲区低位数据DZ<0>可以是“0”。当计数数据是奇数时，盲区低位数据DZ<0>可以是“1”。因此，当计数数据是偶数时，可以将未被延迟的第二预锁定信号PRELOCK2作为预锁定信号PRELOCK输出，但是当计数数据是奇数时，可以将被延迟的第一预锁定信号PRELOCK1作为预锁定信号PRELOCK输出。因此，可以在输入信号IN的电平改变了与计数数据除以2得到的商的四舍五入值对应的代码数时输出锁定信号LOCK。
参照图6至图9描述的锁定信号生成电路600使用已经在图2和图3中描述的开关式锁定检测方法，但是可以被用作已经在图4和图5中描述的根据实施方式的使用两个基准信号REF1和REF2的检测器电路。也就是说，将输入信号与两个基准信号REF1和REF2进行比较，并且可以输出作为指示UP(上)的上/下信号UP/DN、指示DOWN(下)的上/下信号UP/DN和指示模糊状态的模糊信号AMBIG的三种状态中的任一种。另外，锁定信号生成电路600被配置成使得上/下信号UP/DN将先前状态值保持在模糊状态。锁定信号生成电路600在上/下信号UP/DN在模糊状态下跳变之前对代码的数目进行计数，并且将计数的数目作为计数数据进行存储。从上/下信号UP/DN跳变的时间点起，锁定信号生成电路600可以通过回滚与计数数据除以2得到的商的四舍五入值一样多的代码来消除盲区。
根据本公开的实施方式的锁定信号生成电路600可以应用于各种数字反馈系统。例如，锁定信号生成电路600可以应用于包括在非易失性存储装置中的锁相环电路、延迟锁定环电路或ZQ校准电路。
根据本公开，提供了能够消除盲区并且具有降低的分辨率误差的反馈系统和操作该反馈系统的方法。
尽管已经在本公开的具体实施方式中描述了特定实施方式，但是应该清楚的是，可以在不脱离本公开的精神或范围的情况下进行各种修改。因此，本公开的范围不应该限于上述的实施方式，而是应该由所附的权利要求及其等同物限定。
如上所述，尽管已经通过有限的实施方式和附图描述了本公开，但是本公开不限于上述实施方式。本公开所属领域的技术人员可以根据以上描述进行各种修改和改变。
因此，本公开的范围不应该被理解为限于以上所描述的实施方式，而是应该由所附的权利要求及其等同物限定。
在上述实施方式中，可以选择性地执行或省略所有步骤。另外，在各个实施方式中，不需要按所描绘的先后顺序来执行步骤，而是可以按改变后的顺序来执行步骤。已经在说明书中参照附图描述的本公开的实施方式将被视为例示本公开的示例，而非限制性的意义。对于本公开所属领域的技术人员而言显而易见的是，可以基于说明书中的技术精神进行各种修改和改变。
此外，已经描述了本公开的优选实施方式，并且在说明书和附图中使用了特定术语，但是这些术语用于帮助理解本公开，而不旨在限制本公开的范围。对于本公开所属领域的技术人员而言显而易见的是，不仅可以实践上述实施方式，而且可以实践基于本公开的技术精神进行的各种修改和改变。
相关申请的交叉引用
本申请要求于2017年11月20日提交的韩国专利申请No.10-2017-0154519的优先权，该韩国专利申请的全部内容以引用方式并入本文中。

Claims (20)

1.一种锁定信号生成电路，该锁定信号生成电路包括：
输入信号控制电路，该输入信号控制电路被配置成接收输入信号和两个基准信号并且输出状态信号和用于控制所述输入信号的电平的代码信号，所述状态信号表示所述输入信号的电平与所述两个基准信号的电平的比较结果；
预锁定信号生成器，该预锁定信号生成器被配置成接收所述状态信号当中的上/下信号，并且响应于所述上/下信号而输出将用于决定所述输入信号的电平将被固定的时刻的预锁定信号，所述上/下信号表示所述输入信号的电平是高于还是低于所述两个基准信号的电平；以及
信号处理电路，该信号处理电路被配置成接收所述状态信号当中的模糊信号和所述预锁定信号，并且使用所述模糊信号和所述预锁定信号来输出用于控制所述输入信号以固定所述输入信号的电平的锁定信号，所述模糊信号是当所述输入信号的电平介于所述两个基准信号的电平之间时被输出的。
2.根据权利要求1所述的锁定信号生成电路，其中：
所述两个基准信号包括第一基准信号和第二基准信号，并且
所述第一基准信号的电平高于所述第二基准信号的电平。
3.根据权利要求2所述的锁定信号生成电路，其中，所述输入信号控制电路包括：
比较器，该比较器被配置成接收所述输入信号、所述第一基准信号和所述第二基准信号，当所述输入信号的电平低于所述第二基准信号的电平时，输出具有低状态的上/下信号，当所述输入信号的电平高于所述第一基准信号的电平时，输出具有高状态的上/下信号，并且当所述输入信号的电平高于所述第二基准信号的电平并且低于所述第一基准信号的电平时，输出所述模糊信号；以及
代码信号生成器，该代码信号生成器被配置成当所述上/下信号具有低状态时，输出用于将所述输入信号的电平增大1个代码的上代码信号作为所述代码信号，并且当所述上/下信号具有高状态时，输出用于将所述输入信号的电平减小1个代码的下代码信号作为所述代码信号。
4.根据权利要求3所述的锁定信号生成电路，其中，当输出所述模糊信号时，所述比较器不改变所述上/下信号的状态。
5.根据权利要求4所述的锁定信号生成电路，其中，所述预锁定信号生成器包括：
边沿检测器，该边沿检测器被配置成通过检测所述上/下信号的状态改变来输出边沿检测信号；
边沿计数器，该边沿计数器被配置成对所述边沿检测信号进行计数，并且在输入了预设数目的边沿检测信号时输出边沿计数信号；以及
预锁定信号输出电路，该预锁定信号输出电路被配置成使用所述边沿计数信号来输出所述预锁定信号。
6.根据权利要求5所述的锁定信号生成电路，其中，所述信号处理电路被配置成：
从输出所述模糊信号时到所述上/下信号的状态改变时，对所述输入信号的电平增大或减小的代码数进行计数，并且
在所述输入信号的电平减小或增大达与计数的代码数除以2得到的商的四舍五入值对应的代码数之后，输出所述锁定信号。
7.根据权利要求6所述的锁定信号生成电路，其中，所述信号处理电路包括：
第一计数器，该第一计数器被配置成对从输出所述模糊信号时到所述上/下信号的状态改变时输入所述模糊信号的次数进行计数；
寄存器，该寄存器被配置成存储指示由所述第一计数器计数的输入所述模糊信号的次数的计数数据；
第二计数器，该第二计数器被配置成接收所述预锁定信号，并且输出通过将所述预锁定信号延迟达所述计数数据除以2得到的商而获得的回滚数据；以及
锁定信号输出电路，该锁定信号输出电路被配置成通过将所述回滚数据与盲区高位数据进行比较来输出所述锁定信号，所述盲区高位数据是所述计数数据中的除了最低有效位以外的数据。
8.根据权利要求7所述的锁定信号生成电路，其中，所述边沿计数器被配置成在所述边沿检测信号被输入两次时，输出所述边沿计数信号。
9.根据权利要求8所述的锁定信号生成电路，其中，所述预锁定信号输出电路包括：
预锁定逻辑电路，该预锁定逻辑电路被配置成响应于所述边沿计数信号而输出第二预锁定信号；
延迟器，该延迟器被配置成输出通过将所述第二预锁定信号延迟达与所述1个代码对应的电平改变的时间段而获得的第一预锁定信号；以及
复用器，该复用器被配置成接收所述第一预锁定信号和所述第二预锁定信号，并且根据作为所述计数数据的最低有效位的盲区低位数据来输出所述第一预锁定信号和所述第二预锁定信号中的任一个作为所述预锁定信号。
10.根据权利要求9所述的锁定信号生成电路，其中，所述复用器被配置成在所述盲区低位数据等于0时，输出所述第二预锁定信号作为所述预锁定信号，并且在所述盲区低位数据等于1时，输出所述第一预锁定信号作为所述预锁定信号。
11.一种反馈系统，该反馈系统包括：
输入信号生成电路，该输入信号生成电路被配置成输出具有与输入到该输入信号生成电路中的代码信号对应的电平的输入信号；以及
锁定信号生成电路，该锁定信号生成电路被配置成输出用于使用两个基准信号控制所述输入信号的电平的所述代码信号，生成通过对从所述输入信号的电平达到所述两个基准信号的电平之间时到所述输入信号的电平变成高于或低于所述两个基准信号中的任一个的电平时期间的时钟的数目进行计数而获得的计数数据，并且在与所述计数数据除以2得到的商的四舍五入值对应的时间之后输出用于固定所述输入信号的电平的锁定信号。
12.根据权利要求11所述的反馈系统，其中，所述锁定信号生成电路包括：
输入信号控制电路，该输入信号控制电路被配置成输出所述代码信号和指示所述输入信号的电平与所述两个基准信号的电平的比较结果的状态信号；
预锁定信号生成器，该预锁定信号生成器被配置成接收所述状态信号当中的上/下信号，并且响应于所述上/下信号而输出将用于决定所述输入信号的电平将被固定的时刻的预锁定信号，所述上/下信号指示所述输入信号的电平是高于还是低于所述两个基准信号的电平；以及
信号处理电路，该信号处理电路被配置成接收所述状态信号当中的模糊信号和所述预锁定信号，并且使用所述模糊信号和所述预锁定信号来输出用于执行控制以便固定所述输入信号的电平的锁定信号，所述模糊信号是当所述输入信号的电平介于所述两个基准信号的电平之间时被输出的。
13.根据权利要求12所述的反馈系统，其中：
所述两个基准信号包括第一基准信号和第二基准信号，
所述第一基准信号的电平高于所述第二基准信号的电平，并且
所述输入信号控制电路包括：
比较器，该比较器被配置成接收所述输入信号、所述第一基准信号和所述第二基准信号，当所述输入信号的电平低于所述第二基准信号的电平时，输出具有低状态的上/下信号，当所述输入信号的电平高于所述第一基准信号的电平时，输出具有高状态的上/下信号，并且当所述输入信号的电平高于所述第二基准信号的电平并且低于所述第一基准信号的电平时，输出所述模糊信号；以及
代码信号生成器，该代码信号生成器被配置成当所述上/下信号具有低状态时，输出用于将所述输入信号的电平增大1个代码的上代码信号作为所述代码信号，并且当所述上/下信号具有高状态时，输出用于将所述输入信号的电平减小1个代码的下代码信号作为所述代码信号。
14.根据权利要求13所述的反馈系统，其中，当输出所述模糊信号时，所述比较器不改变所述上/下信号的状态。
15.根据权利要求14所述的反馈系统，其中，所述预锁定信号生成器包括：
边沿检测器，该边沿检测器被配置成通过检测所述上/下信号的状态改变来输出边沿检测信号；
边沿计数器，该边沿计数器被配置成对所述边沿检测信号进行计数，并且在输入了预设数目的边沿检测信号时输出边沿计数信号；以及
预锁定信号输出电路，该预锁定信号输出电路被配置成使用所述边沿计数信号来输出所述预锁定信号。
16.根据权利要求15所述的反馈系统，其中，所述信号处理电路被配置成：
从输出所述模糊信号时到所述上/下信号的状态改变时，对所述输入信号的电平增大或减小的代码数进行计数，并且
在所述输入信号的电平减小或增大达与计数的代码数除以2得到的商的四舍五入值对应的代码数之后，输出所述锁定信号。
17.根据权利要求16所述的反馈系统，其中，所述信号处理电路包括：
第一计数器，该第一计数器被配置成对从输出所述模糊信号时到所述上/下信号的状态改变时输入所述模糊信号的次数进行计数；
寄存器，该寄存器被配置成存储指示由所述第一计数器计数的输入所述模糊信号的次数的计数数据；
第二计数器，该第二计数器被配置成接收所述预锁定信号，并且输出通过将所述预锁定信号延迟达所述计数数据除以2得到的商而获得的回滚数据；以及
锁定信号输出电路，该锁定信号输出电路被配置成通过将所述回滚数据与盲区高位数据进行比较来输出所述锁定信号，所述盲区高位数据是所述计数数据中的除了最低有效位以外的数据。
18.根据权利要求17所述的反馈系统，其中，所述边沿计数器被配置成在所述边沿检测信号被输入两次时，输出所述边沿计数信号。
19.根据权利要求18所述的反馈系统，其中，所述预锁定信号输出电路包括：
预锁定逻辑电路，该预锁定逻辑电路被配置成响应于所述边沿计数信号而输出第二预锁定信号；
延迟器，该延迟器被配置成输出通过将所述第二预锁定信号延迟达与所述1个代码对应的电平改变的时间段而获得的第一预锁定信号；以及
复用器，该复用器被配置成接收所述第一预锁定信号和所述第二预锁定信号，并且根据作为所述计数数据的最低有效位的盲区低位数据来输出所述第一预锁定信号和所述第二预锁定信号中的任一个作为所述预锁定信号。
20.根据权利要求19所述的反馈系统，其中，所述复用器被配置成在所述盲区低位数据等于0时，输出所述第二预锁定信号作为所述预锁定信号，并且在所述盲区低位数据等于1时，输出所述第一预锁定信号作为所述预锁定信号。
CN201810877648.5A 2017-11-20 2018-08-03 反馈系统及其操作方法 Active CN109817254B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170154519A KR102432800B1 (ko) 2017-11-20 2017-11-20 피드백 시스템 및 그 동작 방법
KR10-2017-0154519 2017-11-20

Publications (2)

Publication Number Publication Date
CN109817254A CN109817254A (zh) 2019-05-28
CN109817254B true CN109817254B (zh) 2022-11-04

Family

ID=66532610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810877648.5A Active CN109817254B (zh) 2017-11-20 2018-08-03 反馈系统及其操作方法

Country Status (3)

Country Link
US (1) US10483955B2 (zh)
KR (1) KR102432800B1 (zh)
CN (1) CN109817254B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728558A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 检测锁相的电路和方法
US7746134B1 (en) * 2007-04-18 2010-06-29 Altera Corporation Digitally controlled delay-locked loops
CN206060727U (zh) * 2016-07-05 2017-03-29 综合器件技术公司 混合锁定检测器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546327B1 (ko) * 2003-06-03 2006-01-26 삼성전자주식회사 피드백 제어 시스템 및 방법
US6927635B2 (en) * 2003-08-14 2005-08-09 Toshiba America Electronic Components, Inc. Lock detectors having a narrow sensitivity range
JP5069507B2 (ja) 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
KR101790580B1 (ko) * 2011-12-08 2017-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US8816776B2 (en) * 2012-11-13 2014-08-26 Lsi Corporation Loss of lock detector for clock and data recovery system
KR20150026711A (ko) * 2013-08-28 2015-03-11 삼성전자주식회사 데드 존 프리 전압 발생 회로
US20150116016A1 (en) * 2013-10-31 2015-04-30 Keysight Technologies, Inc. Dead-Zone Free Charge Pump Phase-Frequency Detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728558A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 检测锁相的电路和方法
US7746134B1 (en) * 2007-04-18 2010-06-29 Altera Corporation Digitally controlled delay-locked loops
CN206060727U (zh) * 2016-07-05 2017-03-29 综合器件技术公司 混合锁定检测器

Also Published As

Publication number Publication date
KR102432800B1 (ko) 2022-08-17
CN109817254A (zh) 2019-05-28
KR20190057519A (ko) 2019-05-29
US10483955B2 (en) 2019-11-19
US20190158081A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
EP0639004B1 (en) Digital time delay apparatus and method
US8207772B2 (en) Duty detection circuit and duty cycle correction circuit including the same
US8154330B2 (en) Delay line calibration mechanism and related multi-clock signal generator
CN111106833A (zh) 用于校准时间数字转换器的设备、电路以及方法
US10003345B2 (en) Clock and data recovery circuit using digital frequency detection
US8866522B1 (en) Digital delay-locked loop circuit using phase-inversion algorithm and method for controlling the same
US8004336B2 (en) Semiconductor memory device and method for operating the same
KR100942977B1 (ko) 듀티비 보정회로
US11218141B2 (en) Correction circuit
US9154141B2 (en) Continuous high-frequency event filter
US20140125387A1 (en) Semiconductor device including a delay locked loop circuit
US20110204942A1 (en) Clock control circuit and semiconductor device including the same
KR20150128147A (ko) 듀티 사이클 감지 회로 및 이를 구비하는 반도체 집적 회로 장치
US8373471B2 (en) Semiconductor apparatus and DLL circuit using the same
CN109817254B (zh) 反馈系统及其操作方法
CN110534142B (zh) 同步电路及与同步电路相关的方法
US8237476B2 (en) Semiconductor memory device having delay lock loop with wide frequency range and delay cell current reduction scheme
US6809601B2 (en) Phase detector for a delay locked loop and delay locked loop with the phase detector
US20070296473A1 (en) Semiconductor integrated circuit including delay line of delay locked loop and method of controlling delay time using the same
JP2000124779A (ja) 遅延ロックループ回路
JP5326607B2 (ja) 半導体装置
US20140145771A1 (en) Delay locked loop
KR20210004370A (ko) 지연 고정 루프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant