CN109815438A - 基于混合基运算的高效能浮点fft硬件加速器设计方法 - Google Patents

Abstract

本发明公开了一种基于混合基运算的高效能浮点FFT硬件加速器设计方法，该方法包括以下步骤：通过混合基运算FFT算法对浮点FFT硬件加速运算，并根据FFT的点数配置不同的蝶形运算单元执行不同的蝶形运算，获取级联型流水FFT硬件加速器架构设计结果；通过混合基蝶形运算单元加法算子调度方法优化蝶形运算的浮点加法器数量，完成优化后的蝶形运算硬件实现，获取混合基蝶形运算单元设计结果；适配于混合基蝶形运算单元加法算子调度的数据缓存单元设计，实现流水FFT硬件加速器的各级蝶形运算之间的数据缓存，获取中间数据缓存单元设计结果。该方法具有计算精度和动态范围高、处理速度快、硬件开销和功耗较低，以及配置灵活等优点。

Description

基于混合基运算的高效能浮点FFT硬件加速器设计方法

技术领域

本发明涉及高效能浮点FFT硬件加速器设计技术领域，特别涉及一种基于混合基运算的高效能浮点FFT硬件加速器设计方法。

背景技术

快速傅里叶变换(fast Fourier transform，FFT)是频域分析工程的有效工具，在传统数字信号处理领域得到十分广泛的应用，例如有限精度的定点运算FFT在无线通信领域已经开展了多年的研究并已成功应用。

然而，近年来，随着科学计算和高精度图像处理应用的发展，这类应用对数据处理精度的需求变得更加苛刻，尤其对数据动态范围、计算精度和误差处理提出了更高的要求。有限精度的定点运算FFT难以满足科学计算和高精度图像处理应用对数据处理精度和动态范围的需求。因此，实现浮点FFT运算硬件加速器变得十分迫切和必要。然而，浮点FFT运算所需的数据位宽更多，数据格式表示更加复杂。实验表明，仅就浮点加法器或者乘法器而言，所需的硬件和功耗开销是相应定点运算单元的数倍。

因此，提出高效能的浮点FFT硬件加速器设计方法十分必要，高效能的浮点FFT硬件加速器能够在满足数据动态范围和计算精度等需求的前提下，尽可能提升运算速度并降低硬件和功耗开销。高效能的浮点FFT硬件加速器在科学计算和高精度图像处理应用等领域具有广阔的应用前景。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的目的在于提出一种基于混合基运算的高效能浮点FFT硬件加速器设计方法。该方法解决了传统定点和块浮点FFT运算数据动态范围受限、运算精度低等缺陷，用于高精度、高动态范围数据领域的频谱分析应用，其结构明朗，配置灵活，具有一定的通用性和可扩展性。

为达到上述目的，本发明提出了基于混合基运算的高效能浮点FFT硬件加速器设计方法，包括以下步骤：通过混合基运算FFT算法对连续的、流水的浮点FFT硬件加速运算，并根据FFT的点数，配置不同的蝶形运算单元执行不同的蝶形运算，以获取级联型流水FFT硬件加速器架构设计结果；通过混合基蝶形运算单元加法算子调度方法优化蝶形运算的浮点加法器数量，以可重构混合基蝶形运算单元结构，完成优化后的蝶形运算硬件实现，以获取混合基蝶形运算单元设计结果；适配于混合基蝶形运算单元加法算子调度的数据缓存单元设计，以实现流水FFT硬件加速器的各级蝶形运算之间的数据缓存，以获取中间数据缓存单元设计结果。

本发明实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法，根据混合基运算的特点，首先完成基于混合基运算FFT算法的流水架构映射，然后设计优化的混合基蝶形运算单元和中间数据缓存结构，在保证浮点运算精度前提下，尽可能提升运算速度并降低硬件和功耗开销，实现高效能的目标，具有较低的运算延时和较高的运算精度，以及适中的面积和功耗开销等优点。

另外，根据本发明上述实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法还可以具有以下附加的技术特征：

进一步地，在本发明的一个实施例中，所述级联型流水FFT硬件加速器架构包含输入/输出地址控制逻辑和相应的外部存储介质，以实现按不同的输入/输出数据顺序输入/输出数据。

进一步地，在本发明的一个实施例中，所述混合基蝶形运算单元加法算子调度方法根据不同基蝶形运算，在保证数据流连续和流水架构吞吐率的前提下，通过高度资源复用，以实现浮点加法资源最小化。

进一步地，在本发明的一个实施例中，所述混合基蝶形运算单元结构根据蝶形运算单元加法算子调度方法完成优化后的调度方案，利用分时复用的原则，在保证数据流连续和流水架构吞吐率的前提下，以完成所述优化后的蝶形运算硬件实现。

可选地，在本发明的一个实施例中，所述优化后的蝶形运算硬件实现的实施方案包括输入/输出交叉开关、复数加法器阵列和第一控制状态机。

可选地，在本发明的一个实施例中，所述适配于混合基蝶形运算单元加法算子调度的数据缓存单元包括：两组等长的可配置先入先出单元、交叉开关阵列和第二控制状态机。

进一步地，在本发明的一个实施例中，所述两组等长的可配置先入先出单元以乒乓的方式交替缓存数据，所述可配置先入先出单元工作在FIFO模式或回环模式，以缓存和接收上一级所述可重构混合基蝶形运算单元的输出数据，并按照预设规律为下一级所述可重构混合基蝶形运算单元的排序和准备输入数据。

进一步地，在本发明的一个实施例中，所述FIFO模式对应数据流延迟输入，所述回环模式对应数据流重复输入。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明一个实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法中FFT硬件加速器结构框图；

图2是本发明一个实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法流程图；

图3是本发明一个实施例的基于混合基运算FFT算法的流水架构映射示意图；

图4是本发明一个实施例的混合基蝶形运算单元加法算子调度方法流程框图；

图5是本发明一个实施例的可重构混合基蝶形运算单元结构示意图；

图6是本发明一个实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法的中间数据缓存单元结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参照附图描述根据本发明实施例提出的基于混合基运算的高效能浮点FFT硬件加速器设计方法。

如图1所示，本发明的基于混合基运算的高效能浮点FFT硬件加速器设计方法主要包括三个方面的内容：基于混合基运算的级联型流水FFT硬件加速器架构设计，面向浮点运算优化的混合基蝶形运算单元设计，以及面向浮点运算优化的中间数据缓存单元设计。

图2是本发明一个实施例的基于混合基运算的高效能浮点FFT硬件加速器设计方法流程图。

如图2所示，该基于混合基运算的高效能浮点FFT硬件加速器设计方法包括以下步骤：

在步骤S101中，通过混合基运算FFT算法对连续的、流水的浮点FFT硬件加速运算，并根据FFT的点数，配置不同的蝶形运算单元执行不同的蝶形运算，以获取级联型流水FFT硬件加速器架构设计结果。

其中，FFT硬件加速器还可以根据实际工程应用对FFT点数的需求，对混合基蝶形运算单元数量、类型以及中间数据缓存大小进行剪裁设计，在进一步保证硬件开销和功耗最小化的同时实现了一定的通用性和可扩展性。

例如，如图3所示，假设FFT点数为N，且N可以分解为如下表达式：

N＝r1×r2…rN (1)

进一步地，在本发明的一个实施例中，级联型流水FFT硬件加速器架构包含输入/输出地址控制逻辑和相应的外部存储介质，以实现按不同的输入/输出数据顺序输入/输出数据。

在步骤S102中，通过混合基蝶形运算单元加法算子调度方法优化蝶形运算的浮点加法器数量，以可重构混合基蝶形运算单元结构，完成优化后的蝶形运算硬件实现，以获取混合基蝶形运算单元设计结果。

其中，混合基蝶形运算单元加法算子调度方法根据不同基蝶形运算，在保证数据流连续和流水架构吞吐率的前提下，通过高度资源复用，以实现浮点加法资源最小化。

具体地，对于基r蝶形运算单元，如图4所示的加法算子调度方法，可将传统基r蝶形运算单元所需的r个复数加法器压缩成p个复数加法器。

进一步地，在本发明的一个实施例中，混合基蝶形运算单元结构根据蝶形运算单元加法算子调度方法完成优化后的调度方案，利用分时复用的原则，在保证数据流连续和流水架构吞吐率的前提下，以完成优化后的蝶形运算硬件实现。

可选地，如图5所示，优化后的蝶形运算硬件实现的实施方案包括输入/输出交叉开关、复数加法器阵列和第一控制状态机。

在步骤S103中，适配于混合基蝶形运算单元加法算子调度的数据缓存单元设计，以实现流水FFT硬件加速器的各级蝶形运算之间的数据缓存，以获取中间数据缓存单元设计结果。

具体地，缓存和接收上一级可重构混合基蝶形运算单元的输出数据，并按照一定规律为下一级可重构混合基蝶形运算单元排序和准备输入数据。

可选地，在本发明的一个实施例中，适配于混合基蝶形运算单元加法算子调度的数据缓存单元包括：两组等长的可配置先入先出单元、交叉开关阵列和第二控制状态机。

进一步地，在本发明的一个实施例中，两组等长的可配置先入先出单元以乒乓的方式交替缓存数据，可配置先入先出单元工作在FIFO模式或回环模式，以缓存和接收上一级可重构混合基蝶形运算单元的输出数据，并按照预设规律为下一级可重构混合基蝶形运算单元的排序和准备输入数据。

进一步地，在本发明的一个实施例中，FIFO模式对应数据流延迟输入，回环模式对应数据流重复输入。

本发明实施例基于混合基运算的高效能浮点FFT硬件加速器设计方法与相关技术相比较具有以下优点和有益效果：

(1)相比于定点FFT运算，浮点FFT运算所表示的数据动态范围更大，能够提供更高的计算精度，本发明实施例兼容IEEE754单精度浮点或双精度浮点标准。

(2)具有较大的灵活性和通用性，得益于混合基FFT运算的灵活性，本发明适配于多种不同FFT混合基运算方案，特别适用于高基运算，可以获得更大的硬件和功耗优化收益。

(3)具有良好的可扩展性，在已完成设计的基础上，如需增加FFT点数，可以通过增加级联混合基蝶形运算单元、增加数据缓存单元以及修改控制状态机等方式实现。无需变更整个FFT硬件加速器架构，只需对上述相关部件进行简单扩展即可。

(4)具有较高的计算性能，本发明实施例的所有设计细节均是在考虑保证FFT硬件加速器的吞吐率的前提下完成，例如基于混合基运算FFT算法的流水架构映射方法、可重构混合基蝶形运算单元设计均是在保证FFT数据流连续的前提下完成硬件资源的高度复用和优化。

(5)具有较高的能效，相比定点FFT硬件加速器而言，本发明实施例通过高度复用和优化浮点运算资源，实现浮点运算资源的最优化，极大降低功耗开销，同时又根据整体的流水架构实施方案，本发明实施例具有较高计算性能的同时尽可能降低功耗，获得较高的能效收益。

下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论。

如图1所示，本发明的基于混合基运算的高效能浮点FFT硬件加速器设计方法主要包括：基于混合基运算的级联型流水FFT硬件加速器架构设计，面向浮点运算优化的混合基蝶形运算单元设计，以及面向浮点运算优化的中间数据缓存单元设计。

如图3所示，显示了本发明的硬件加速器设计的更多细节，具体地：本发明的基于混合基运算的高效能浮点FFT硬件加速器设计方法进一步包括：基于混合基运算的级联型流水FFT硬件加速器架构设计，以及基于混合基运算FFT算法的流水架构映射方法，用于根据FFT的点数，配置不同的蝶形运算单元执行不同的蝶形运算。根据表达式(1)，一种基于混合基运算FFT算法的流水架构映射方法如图2所示，根据混合基FFT算法分解的各级蝶形运算分别映射到基r1、r2…rN蝶形运算单元完成，基r蝶形运算单元需r路输入数据和p路输出数据。

如图4所示，本发明的面向浮点运算优化的混合基蝶形运算单元所采用的加法算子调度方法，可将传统基r蝶形运算单元所需的r个复数加法器压缩成p个复数加法器，实现r路输入和p路输出，在保证数据流连续以及保证流水架构吞吐率的前提下，通过高度资源复用，实现浮点加法资源最小化的目的。具体地：

对于基r蝶形运算单元，根据如图4所示的加法算子调度方法，首先根据目标算子的并行度判断是否需要执行调度，如果需要，则将r个复数加法算子分成r/p组，接着按照不同组内的复数加法算子分时复用同一个复数加法器，实现了将传统基r蝶形运算单元所需的r个复数加法器压缩成p个复数加法器的目的，其中加法算子的分组原则尽量按照具有相同输出输出数据流的划分，可进一步简化硬件复杂度。

如图5所示，本发明的可重构混合基蝶形运算单元结构主要包括三个部分：输入/输出交叉开关、复数加法器阵列以及控制状态机。输入/输出交叉开关通过改变蝶形单元输入/输出数据流实现资源分时复用，复数加法器阵列主要完成蝶形运算单元的基本乘加运算，控制状态机实现对输入/输出交叉开关和复数加法器阵列的配置和控制。其中交叉开关和复数加法器阵列的硬件资源可以按照如下规则确定，具体地：

对于r输入p输出的蝶形运算单元，输入/输出交叉开关分别为r×r和p×p规模。复数加法器阵列所含复数加法器个数为p个，具体还可根据蝶形运算单元并行度确定和调整。对于一般规模应用，交叉开关的实施方案可采用普通多路选择器(MUX)简化实现。

如图6所示，本发明的面向浮点运算优化的中间数据缓存单元主要包括三个部分：两组等长的可配置先入先出单元(CFIFO)、交叉开关阵列以及控制状态机。两组CFIFO以乒乓的方式交替缓存数据，可配置先入先出单元可工作在FIFO模式或回环模式，用于缓存和接收上一级可重构混合基蝶形运算单元的输出数据，并按照一定规律为下一级可重构混合基蝶形运算单元排序和准备输入数据，FIFO模式对应数据流延迟输入，回环模式对应数据流重复输入。FIFO的长度由具体的FFT点数和相应的蝶形运算确定，具体地：

根据表达式(1)，基r1、r2…rN蝶形运算单元分别为级联蝶形运算单元，对于基ri蝶形运算单元所对应的中间数据缓存单元的CFIFO的长度可由公式(2)确定。

根据本发明实施例提出的基于混合基运算的高效能浮点FFT硬件加速器设计方法，解决了传统定点和块浮点FFT运算数据动态范围受限、运算精度低等缺陷，通过提出的基于混合基运算的级联型流水FFT硬件加速器架构设计，面向浮点运算优化的混合基蝶形运算单元设计，以及面向浮点运算优化的中间数据缓存单元设计实现了高能效的浮点FFT硬件加速运算，得益于混合基运算的灵活性，可被封装成专用浮点FFT运算IP核，还可以快速部署到不同的科学计算和高精度图像处理工程应用中，为任何需要高动态范围、高精度的浮点傅里叶变换计算的频域分析工程系统提供硬件加速器设计方案依据。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，包括以下步骤：

通过混合基运算FFT算法对连续的、流水的浮点FFT硬件加速运算，并根据FFT的点数，配置不同的蝶形运算单元执行不同的蝶形运算，以获取级联型流水FFT硬件加速器架构设计结果；

通过混合基蝶形运算单元加法算子调度方法优化蝶形运算的浮点加法器数量，以可重构混合基蝶形运算单元结构，完成优化后的蝶形运算硬件实现，以获取混合基蝶形运算单元设计结果；以及

适配于混合基蝶形运算单元加法算子调度的数据缓存单元设计，实现流水FFT硬件加速器的各级蝶形运算之间的数据缓存，以获取中间数据缓存单元设计结果。

2.根据权利要求1所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述级联型流水FFT硬件加速器架构包含输入/输出地址控制逻辑和相应的外部存储介质，以实现按不同的输入/输出数据顺序输入/输出数据。

3.根据权利要求1所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述混合基蝶形运算单元加法算子调度方法根据不同基蝶形运算，在保证数据流连续和流水架构吞吐率的前提下，通过高度资源复用，以实现浮点加法资源最小化。

4.根据权利要求1所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述混合基蝶形运算单元结构根据蝶形运算单元加法算子调度方法完成优化后的调度方案，利用分时复用的原则，在保证数据流连续和流水架构吞吐率的前提下，以完成所述优化后的蝶形运算硬件实现。

5.根据权利要求4所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述优化后的蝶形运算硬件实现的实施方案包括输入/输出交叉开关、复数加法器阵列和第一控制状态机。

6.根据权利要求1所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述适配于混合基蝶形运算单元加法算子调度的数据缓存单元包括：两组等长的可配置先入先出单元、交叉开关阵列和第二控制状态机。

7.根据权利要求6所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述两组等长的可配置先入先出单元以乒乓的方式交替缓存数据，所述可配置先入先出单元工作在FIFO模式或回环模式，以缓存和接收上一级所述可重构混合基蝶形运算单元的输出数据，并按照预设规律为下一级所述可重构混合基蝶形运算单元的排序和准备输入数据。

8.根据权利要求7所述的基于混合基运算的高效能浮点FFT硬件加速器设计方法，其特征在于，所述FIFO模式对应数据流延迟输入，所述回环模式对应数据流重复输入。