CN118192933A - 基于复用机制的混合基fft的蝶形运算装置 - Google Patents

基于复用机制的混合基fft的蝶形运算装置 Download PDF

Info

Publication number
CN118192933A
CN118192933A CN202410605342.XA CN202410605342A CN118192933A CN 118192933 A CN118192933 A CN 118192933A CN 202410605342 A CN202410605342 A CN 202410605342A CN 118192933 A CN118192933 A CN 118192933A
Authority
CN
China
Prior art keywords
always
summand
reduction
subtractions
butterfly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410605342.XA
Other languages
English (en)
Other versions
CN118192933B (zh
Inventor
张鹏
陈媛
刘昌银
杜建和
陈远知
吕锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Communication University of China
Original Assignee
Communication University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Communication University of China filed Critical Communication University of China
Priority to CN202410605342.XA priority Critical patent/CN118192933B/zh
Publication of CN118192933A publication Critical patent/CN118192933A/zh
Application granted granted Critical
Publication of CN118192933B publication Critical patent/CN118192933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Discrete Mathematics (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供了一种基于复用机制的混合基FFT的蝶形运算装置，兼容四个基2、两个基3、两个基4、一个基5或一个基8的FFT蝶形运算，属于数字信号处理领域。本发明采用五级流水线和复用机制，由6个选通器、26个实数加法器、26个实数减法器、8个实数乘法器和80个寄存器组成。本发明具有计算速度快、功耗小、成本低等优点，可广泛应用于包括5G系统在内的多种场合。

Description

基于复用机制的混合基FFT的蝶形运算装置
技术领域
本发明涉及数字信号处理领域，特别涉及一种基于复用机制的混合基快速傅里叶变换（Fast Fourier Transform，FFT）的蝶形运算装置。
背景技术
FFT是现代通信系统不可缺少的关键技术，通常采用混合基实现。混合基FFT涉及多种蝶形运算。例如，DRM系统涉及基2、4、8、3、7和11蝶形运算，DTMB系统涉及基3、4、5和7蝶形运算，DVB-T2和DTMB-A系统涉及基2、4和8蝶形运算，4G/5G移动通信系统涉及基2、4、8、3和5蝶形运算，5G广播系统涉及基2、4、8和3蝶形运算。
每种蝶形运算有多种实现方法，计算复杂度可用加减法次数和乘法次数评价，次数越少越好。每种蝶形运算电路的结构不同，并且有时需要并行处理多个蝶形运算，因此，单独实现每种蝶形运算共需消耗较多资源，存在功耗大、面积大、成本高等问题。
在F. Qureshi、M. Garrido和O. Gustafsson的论文（Unified architecture for2, 3, 4, 5, and 7-point DFTs based on Winograd Fourier transform algorithm[J]. Electron. Lett., vol. 49, no. 5, pp. 348–349, Feb 2013.）中，统一架构的蝶形单元支持基2、3、4、5和7蝶形运算，但不支持并行处理多个蝶形运算。在Kai-Feng Xia、Bin Wu、Tao Xiong和Tian-Chun Ye的论文（A memory-based FFT processor design withgeneralized efficient conflict-free address schemes [J]. IEEE Trans. VeryLarge Scale Integr. (VLSI) Syst., vol. 25, no. 6, pp. 1919–1929, Jun. 2017.）中，统一架构的蝶形单元支持基2、3、4和5蝶形运算，通过级联可支持更高基，但实现复杂、延时大、资源利用率低。
发明内容
本发明提供一种基于复用机制的混合基FFT的蝶形运算装置，它兼容多种基，支持并行处理多个蝶形运算。
如图1所示，基于复用机制的混合基FFT的蝶形运算装置由6个选通器Ws、26个实数加法器As,g,d、26个实数减法器Ss,g,d、8个实数乘法器Ms,g,d和80个寄存器Rs,g,d组成，其中，0≤ d < 2，对于Ws，0 ≤ s < 6，对于As,g,d和Ss,g,d，当0 ≤ s < 2时，0 ≤ g < 4，当s = 3时，0 ≤ g < 3，当s = 4时，0 ≤ g < 2，对于Ms,g,d，当s = 2时，0 ≤ g < 4，对于Rs,g,d，当0 ≤ s < 5时，0 ≤ g < 8。本发明采用级联结构的基4和基8蝶形运算，通过公式推导得到基5蝶形运算的优化方案，合理安排加减法的顺序，充分利用加减法的数据透传方式，调整乘法的常实数值，基于复用机制设计出兼容四个基2、两个基3、两个基4、一个基5或一个基8的FFT蝶形运算装置。
本发明采用五级流水线和复用机制，提高了运算速度，节约了资源，降低了功耗和成本。本发明可广泛应用于包括5G系统在内的多种场合。
关于本发明的优势与方法可通过下面的发明详述及附图得到进一步的了解。
附图说明
图1是基于复用机制的混合基FFT的蝶形运算装置的功能框图；
图2是延时单元Ds,g的功能框图；
图3是延时单元Ds,g的简化图形符号；
图4是复数与常实数相乘的乘法器Ps,g的功能框图；
图5是复数与常实数相乘的乘法器Ps,g的简化图形符号；
图6是复数加减法器Cs,g的功能框图；
图7是复数加减法器Cs,g进行I类运算时的流图；
图8是复数加减法器Cs,g进行II类运算时的流图；
图9是复数加减法器Cs,g进行III类运算时的流图；
图10是复数加减法器Cs,g进行IV类运算时的流图；
图11是一个基2蝶形运算的流图；
图12是一个级联结构基4蝶形运算的流图；
图13是一个级联结构基8蝶形运算的流图；
图14是一个基3蝶形运算的流图；
图15是一个基5蝶形运算的流图；
图16是一个分裂结构基8蝶形运算的流图；
图17是一个Winograd结构基8蝶形运算的流图；
图18是基于复用机制的四个基2蝶形运算的流水线图；
图19是基于复用机制的两个基4蝶形运算的流水线图；
图20是基于复用机制的一个基8蝶形运算的流水线图；
图21是基于复用机制的两个基3蝶形运算的流水线图；
图22是基于复用机制的一个基5蝶形运算的流水线图。
具体实施方式
下面结合附图对本发明的较佳实施例作详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。
N点DFT定义为
(1)
其中，x(n)和X(k)分别是输入和输出序列的样本，n和k分别是它们的索引，0 ≤ k< N，
(2)
DRM和DTMB系统均是早期制定的标准，DVB-T2、DTMB-A、4G和5G标准较新。鉴于此，本发明只考虑后者涉及的基2、4、8、3和5蝶形运算，即N = 2、4、8、3和5，允许并行处理四个基2、两个基3或两个基4蝶形运算。
基于复用机制的混合基FFT的蝶形运算装置支持四个基2、两个基3、两个基4、一个基5或一个基8蝶形运算。如图1所示，该装置的功能框图由6个选通器Ws、26个实数加法器As,g,d、26个实数减法器Ss,g,d、8个实数乘法器Ms,g,d和80个寄存器Rs,g,d组成，其中，0 ≤ d <2，对于Ws，0 ≤ s < 6，对于As,g,d和Ss,g,d，当0 ≤ s < 2时，0 ≤ g < 4，当s = 3时，0 ≤ g< 3，当s = 4时，0 ≤ g < 2，对于Ms,g,d，当s = 2时，0 ≤ g < 4，对于Rs,g,d，当0 ≤ s < 5时，0 ≤ g < 8。选通器W0与8个输入端口相连，选通器W5与8个输出端口相连。
如图2所示，延时单元Ds,g由两个寄存器Rs,g,0和Rs,g,1组成，其简化图形符号如图3所示，其中，当s = 2或4时，4 ≤ g < 8，当s = 3时，6 ≤ g < 8。Rs,g,0和Rs,g,1分别存储复数的实部和虚部，它们的输入和输出分别与选通器Ws和Ws+1相连。
如图4所示，复数与常实数相乘的乘法器Ps,g由两个实数乘法器Ms,g,0和Ms,g,1、两个寄存器Rs,g,0和Rs,g,1组成，Ms,g,0和Ms,g,1的乘数相同，均为常实数βg，其简化图形符号如图5所示，其中，s = 2，0 ≤ g < 4。Rs,g,0和Rs,g,1分别存储复数的实部和虚部。两个实数乘法器的被乘数输入均与选通器Ws相连，它们的输出分别与Rs,g,0和Rs,g,1的输入相连，Rs,g,0和Rs,g,1的输出均与选通器Ws+1相连。
如图6所示，复数加减法器Cs,g由两个实数加法器As,g,0和As,g,1、两个实数减法器Ss,g,0和Ss,g,1以及四个寄存器Rs,2g,0、Rs,2g,1、Rs,2g+1,0和Rs,2g+1,1组成，其中，当0 ≤ s < 2时，0≤ g < 4，当s = 3时，0 ≤ g < 3，当s = 4时，0 ≤ g < 2。As,g,0、As,g,1、Ss,g,0和Ss,g,1的输入均与选通器Ws相连，As,g,0和As,g,1的输出分别与Rs,2g,0和Rs,2g,1的输入相连，Ss,g,0和Ss,g,1的输出分别与Rs,2g+1,0和Rs,2g+1,1的输入相连，Rs,2g,0、Rs,2g,1、Rs,2g+1,0和Rs,2g+1,1的输出均与选通器Ws+1相连。
图7~10分别是复数加减法器Cs,g进行I~IV类运算时的流图。当进行I类运算时，Os,g,0 = (Re{Is,g,0} + Re{Is,g,1}) + j(Im{Is,g,0} + Im{Is,g,1})，Os,g,1 = (Re{Is,g,2} - Re{Is,g,3}) + j(Im{Is,g,2} - Im{Is,g,3})，寄存器Rs,2g,0和Rs,2g,1分别存储Os,g,0的实部和虚部，寄存器Rs,2g+1,0和Rs,2g+1,1分别存储Os,g,1的实部和虚部，其中，函数Re{ }和Im{ }分别表示取复数的实部和虚部。当Is,g,0 = 0、Is,g,1 = 0和Is,g,3 = 0时，复数透传，分别有Os,g,0 =Is,g,1、Os,g,0 = Is,g,0和Os,g,1 = Is,g,2。注意，允许Is,g,0 = Is,g,2或/和Is,g,1 = Is,g,3。II类运算与I类运算的不同之处在于，Os,g,1 = (Re{Is,g,2} - Re{Is,g,3/2}) + j(Im{Is,g,2} - Im{Is,g,3/2})。当进行III类运算时，Os,g,0 = (Re{Is,g,0} + Im{Is,g,1}) + j(Im{Is,g,0} - Re{Is,g,1})，Os,g,1 = (Re{Is,g,0} - Im{Is,g,1}) + j(Im{Is,g,0} + Re{Is,g,1})，寄存器Rs,2g,0和Rs,2g,1分别存储Os,g,0的实部和Os,g,1的虚部，寄存器Rs,2g+1,0和Rs,2g+1,1分别存储Os,g,1的实部和Os,g,0的虚部。当进行IV类运算时，Os,g,0 = (Re{Is,g,0} + Im{Is,g,0}) + j(Im{Is,g,0} -Re{Is,g,0})，Os,g,1 = (Re{Is,g,1} - Im{Is,g,1}) + j(Im{Is,g,1} + Re{Is,g,1})，寄存器Rs,2g,0和Rs,2g,1分别存储Os,g,0的实部和Os,g,1的虚部，寄存器Rs,2g+1,0和Rs,2g+1,1分别存储Os,g,1的实部和Os,g,0的虚部。
图11~15分别是一个基2、4、8、3和5蝶形运算的流图，其中，n和k分别表示基N蝶形运算的输入和输出索引，0 ≤ n, k < N，N = 2、4、8、3和5，α80 = 0.7071(1 - j)，α81 = -0.7071(1 + j)，α3 = -j0.8660，α50 = -0.8090，α51 = -0.3633，α52 = -0.5878，α53 = -1.5388。为了基2、4和8蝶形运算能最大限度地复用资源，基4和基8蝶形运算均采用级联结构，尤其是基8蝶形运算未采用如图16所示的分裂结构或图17所示的Winograd结构。基5蝶形运算是通过公式推导得到的优化方案，只有4次复数乘实数的乘法运算，比常规方案少1次，且能与两个基3蝶形运算很好地复用。四个基2蝶形运算使用8次实数加法和8次实数减法，两个基4蝶形运算使用16次实数加法和16次实数减法，一个基8蝶形运算使用26次实数加法、26次实数减法和4次实数乘法，两个基3蝶形运算使用12次实数加法、12次实数减法和4次实数乘法，一个基5蝶形运算使用18次实数加法、18次实数减法和8次实数乘法。可见，一个基8蝶形运算使用的加减法最多，一个基5蝶形运算使用的乘法最多。因此，基于复用机制的混合基FFT的蝶形运算装置使用资源的理论极限是26个实数加法器、26个实数减法器和8个实数乘法器。然而，单独实现每种蝶形运算共需80个实数加法器、80个实数减法器和16个实数乘法器。
为了节约资源，本发明合理安排加减法的顺序，充分利用加减法的数据透传方式，调整乘法的常实数值，基于复用机制设计出四个基2、两个基3、两个基4、一个基5或一个基8的FFT蝶形运算流水线图，分别如图18~22所示。当进行基2、4、8、3和5蝶形运算时，乘数β0分别为1、1、1、1和β50 = -0.3633，乘数β1分别为1、1、1、1和β51 = -0.8090，乘数β2分别为1、1、β80 = 0.7071、β30 = 0.8660和β52 = -0.5878，乘数β3分别为1、1、β81 = -0.7071、β30 =0.8660和β53 = -1.5388。8个输入数据为I0~I7，8个输出数据为O0~O7。对于第i个基2蝶形运算，I2i和I2i+1分别送入第2i和2i+1个输入端口，O2i和O2i+1分别从第2i和2i+1个输出端口送出，其中，0 ≤ i < 4；对于第i个基4蝶形运算，I4i~I4i+3送入第4i~4i+3个输入端口，O4i~O4i+3从第4i~4i+3个输出端口送出，其中，0 ≤ i < 2；对于基8蝶形运算，I0~I7送入8个输入端口，O0~O7从8个输出端口送出；对于第i个基3蝶形运算，I4i~I4i+2送入第4i~4i+2个输入端口，O4i~O4i+2从第4i~4i+2个输出端口送出，其中，0 ≤ i < 2；对于基5蝶形运算，I0~I4送入第0~4个输入端口，O0~O4从第0~4个输出端口送出。
当进行基2、4、8、3和5蝶形运算时，选通器W0的选通路径使得：
A0,0,0的被加数和S0,0,0的被减数均始终为Re{I0}；
A0,0,0的加数分别为Re{I1}、Re{I2}、Re{I4}、0和0；
A0,0,1的被加数和S0,0,1的被减数均始终为Im{I0}；
A0,0,1的加数分别为Im{I1}、Im{I2}、Im{I4}、0和0；
S0,0,0的减数分别为Re{I1}、Re{I2}、Re{I4}、Re{I4}和Re{I4}；
S0,0,1的减数分别为Im{I1}、Im{I2}、Im{I4}、Im{I4}和Im{I4}；
A0,1,0的被加数和S0,1,0的被减数均分别为Re{I2}、Re{I1}、Re{I2}、Re{I1}和Re{I2}；
A0,1,0的加数和S0,1,0的减数均分别为Re{I3}、Re{I3}、Re{I6}、Re{I2}和Re{I3}；
A0,1,1的被加数和S0,1,1的被减数均分别为Im{I2}、Im{I1}、Im{I2}、Im{I1}和Im{I2}；
A0,1,1的加数和S0,1,1的减数均分别与Im{I3}、Im{I3}、Im{I6}、Im{I2}和Im{I3}；
A0,2,0的被加数分别为Re{I4}、Re{I4}、Re{I1}、Re{I4}和Re{I4}；
A0,2,0的加数分别为Re{I5}、Re{I6}、Re{I5}、0和Re{I1}；
A0,2,1的被加数分别为Im{I4}、Im{I4}、Im{I1}、Im{I4}和Im{I4}；
A0,2,1的加数分别为Im{I5}、Im{I6}、Im{I5}、0和Im{I1}；
S0,2,0的被减数分别为Re{I4}、Re{I4}、Re{I1}、Re{I4}和Re{I4}；
S0,2,0的减数分别为Re{I5}、Re{I6}、Re{I5}、Re{I5}和Re{I1}；
S0,2,1的被减数分别为Im{I4}、Im{I4}、Im{I1}、Im{I4}和Im{I4}；
S0,2,1的减数均别为Im{I5}、Im{I6}、Im{I5}、Im{I5}和Im{I1}；
A0,3,0的被加数和S0,3,0的被减数均分别为Re{I6}、Re{I5}、Re{I3}、Re{I5}和Re{I5}；
A0,3,0的加数和S0,3,0的减数均分别为Re{I7}、Re{I7}、Re{I7}、Re{I6}和Re{I7}；
A0,3,1的被加数和S0,3,1的被减数均分别为Im{I6}、Im{I5}、Im{I3}、Im{I5}和Im{I5}；
A0,3,1的加数和S0,3,1的减数均分别为Im{I7}、Im{I7}、Im{I7}、Im{I6}和Im{I7}。
当进行基2、4、8、3和5蝶形运算时，选通器W1的选通路径使得：
A1,0,0的被加数始终为*R0,0,0，其中，*R0,0,0表示寄存器R0,0,0存储的内容；
A1,0,0的加数分别为0、*R0,2,0、*R0,2,0、*R0,2,0和*R0,2,0；
A1,0,1的被加数始终为*R0,0,1；
A1,0,1的加数分别为0、*R0,2,1、*R0,2,1、*R0,2,1和*R0,2,1；
S1,0,0的被减数分别为*R0,2,0、*R0,0,0、*R0,0,0、*R0,0,0和*R0,0,0；
S1,0,0的减数分别为0、*R0,2,0、*R0,2,0、*R0,2,0/2和*R0,2,0/2；
S1,0,1的被减数分别为*R0,2,1、*R0,0,1、*R0,0,1、*R0,0,1和*R0,0,1；
S1,0,1的减数分别为0、*R0,2,1、*R0,2,1、*R0,2,1/2和*R0,2,1/2；
A1,1,0的被加数分别为*R0,1,0、*R0,1,0、*R0,1,0、*R0,1,0和*R0,3,0；
A1,1,0的加数分别为0、*R0,3,1、*R0,3,1、*R0,3,1和0；
A1,1,1的被加数分别为*R0,1,1、*R0,1,1、*R0,1,1、*R0,1,1和*R0,3,1；
A1,1,1的加数分别为0、*R0,3,0、*R0,3,0、*R0,3,0和0；
S1,1,0的被减数分别为*R0,3,0、*R0,1,0、*R0,1,0、*R0,3,0和*R0,4,0；
S1,1,0的减数分别为0、*R0,3,1、*R0,3,1、0和*R0,2,0；
S1,1,1的被减数分别为*R0,3,1、*R0,1,1、*R0,1,1、*R0,3,1和*R0,4,1；
S1,1,1的减数分别为0、*R0,3,0、*R0,3,0、0和*R0,2,1；
A1,2,0的被加数分别为*R0,4,0、*R0,4,0、*R0,4,0、*R0,4,0和0；
A1,2,0的加数分别为0、*R0,6,0、*R0,6,0、*R0,6,0和*R0,4,0；
A1,2,1的被加数分别为*R0,4,1、*R0,4,1、*R0,4,1、*R0,4,1和0；
A1,2,1的加数分别为0、*R0,6,1、*R0,6,1、*R0,6,1和*R0,4,1；
S1,2,0的被减数分别为*R0,6,0、*R0,4,0、*R0,4,0、*R0,4,0和*R0,0,0；
S1,2,0的减数分别为0、*R0,6,0、*R0,6,0、*R0,6,0/2和*R0,4,0/2；
S1,2,1的被减数分别为*R0,6,1、*R0,4,1、*R0,4,1、*R0,4,1和*R0,0,1；
S1,2,1的减数分别为0、*R0,6,1、*R0,6,1、*R0,6,1/2和*R0,4,1/2；
A1,3,0的被加数始终为*R0,5,0；
A1,3,0的加数分别为0、*R0,7,1、*R0,7,1、*R0,7,1和*R0,3,0；
A1,3,1的被加数始终为*R0,5,1；
A1,3,1的加数分别为0、*R0,7,0、*R0,7,0、*R0,7,0和*R0,3,1；
S1,3,0的被减数分别为*R0,7,0、*R0,5,0、*R0,5,0、*R0,7,0和*R0,5,0；
S1,3,0的减数分别为0、*R0,7,1、*R0,7,1、0和0；
S1,3,1的被减数分别为*R0,7,1、*R0,5,1、*R0,5,1、*R0,7,1和*R0,5,1；
S1,3,1的减数分别为0、*R0,7,0、*R0,7,0、0和0。
当进行基2、4、8、3和5蝶形运算时，选通器W2的选通路径使得：
M2,0,0的被乘数始终为*R1,2,0；
M2,0,1的被乘数分别为*R1,2,1、*R1,3,1、*R1,3,1、*R1,2,1和*R1,2,1；
M2,1,0的被乘数始终为*R1,3,0；
M2,1,1的被乘数分别为*R1,3,1、*R1,2,1、*R1,2,1、*R1,3,1和*R1,3,1；
M2,2,0的被乘数分别为*R1,6,0、*R1,6,0、*R1,6,0、*R1,3,0和*R1,6,0；
M2,2,1的被乘数分别为*R1,6,1、*R1,7,1、*R1,7,1、*R1,3,1和*R1,6,1；
M2,3,0的被乘数始终为*R1,7,0；
M2,3,1的被乘数分别为*R1,7,1、*R1,6,1、*R1,6,1、*R1,7,1和*R1,7,1；
R2,4,0的输入始终为*R1,0,0；
R2,4,1的输入始终为*R1,0,1；
R2,5,0的输入始终为*R1,1,0；
R2,5,1的输入始终为*R1,1,1；
R2,6,0的输入始终为*R1,4,0；
R2,6,1的输入始终为*R1,4,1；
R2,7,0的输入始终为*R1,5,0；
R2,7,1的输入始终为*R1,5,1。
当进行基2、4、8、3和5蝶形运算时，选通器W3的选通路径使得：
A3,0,0的被加数始终为*R2,4,0；
A3,0,0的加数分别为0、0、*R2,6,0、0和*R2,6,0；
A3,0,1的被加数始终为*R2,4,1；
A3,0,1的加数分别为0、0、*R2,6,1、0和*R2,6,1；
S3,0,0的被减数分别为*R2,6,0、*R2,6,0、*R2,4,0、*R2,6,0和*R2,6,0；
S3,0,0的减数分别为0、0、*R2,6,0、0和0；
S3,0,1的被减数分别为*R2,6,1、*R2,6,1、*R2,4,1、*R2,6,1和*R2,6,1；
S3,0,1的减数分别为0、0、*R2,6,1、0和0；
A3,1,0的被加数始终为*R2,5,0；
A3,1,0的加数分别为0、0、*R2,7,1、0和*R2,1,0；
A3,1,1的被加数始终为*R2,5,1；
A3,1,1的加数分别为0、0、*R2,7,0、0和*R2,1,1；
S3,1,0的被减数分别为*R2,7,0、*R2,7,0、*R2,5,0、*R2,7,0和*R2,7,0；
S3,1,0的减数分别为0、0、*R2,7,1、0和*R2,1,0；
S3,1,1的被减数分别为*R2,7,1、*R2,7,1、*R2,5,1、*R2,7,1和*R2,7,1；
S3,1,1的减数分别为0、0、*R2,7,0、0和*R2,1,1；
A3,2,0的被加数分别为*R2,2,0、*R2,2,0、*R2,2,0、*R2,2,0和*R2,0,0；
A3,2,0的加数分别为0、0、*R2,2,1、0和*R2,2,0；
A3,2,1的被加数分别为*R2,2,1、*R2,2,1、*R2,3,1、*R2,2,1和*R2,0,1；
A3,2,1的加数分别为0、0、*R2,3,0、0和*R2,2,1；
S3,2,0的被减数始终为*R2,3,0；
S3,2,0的减数分别为0、0、*R2,3,1、0和*R2,2,0；
S3,2,1的被减数分别为*R2,3,1、*R2,3,1、*R2,2,1、*R2,3,1和*R2,3,1；
S3,2,1的减数分别为0、0、*R2,2,0、0和*R2,2,1；
R3,6,0的输入分别为*R2,0,0、*R2,0,0、*R2,0,0、*R2,5,0和*R2,0,0；
R3,6,1的输入分别为*R2,0,1、*R2,0,1、*R2,0,1、*R2,5,1和*R2,0,1；
R3,7,0的输入分别为*R2,1,0、*R2,1,0、*R2,1,0、*R2,7,0和*R2,1,0；
R3,7,1的输入分别为*R2,1,1、*R2,1,1、*R2,1,1、*R2,7,1和*R2,1,1。
当进行基2、4、8、3和5蝶形运算时，选通器W4的选通路径使得：
A4,0,0的被加数分别为*R3,6,0、*R3,6,0、*R3,6,0、*R3,6,0和*R3,2,0；
A4,0,0的加数分别为0、0、*R3,4,0、*R3,4,1和*R3,4,1；
A4,0,1的被加数分别为*R3,6,1、*R3,6,1、*R3,6,1、*R3,6,1和*R3,2,1；
A4,0,1的加数分别为0、0、*R3,5,1、*R3,4,0和*R3,4,0；
S4,0,0的被减数分别为*R3,4,0、*R3,4,0、*R3,6,0、*R3,6,0和*R3,2,0；
S4,0,0的减数分别为0、0、*R3,4,0、*R3,4,1和*R3,4,1；
S4,0,1的被减数分别为*R3,4,1、*R3,4,1、*R3,6,1、*R3,6,1和*R3,2,1；
S4,0,1的减数分别为0、0、*R3,5,1、*R3,4,0和*R3,4,0；
A4,1,0的被加数分别为*R3,7,0、*R3,7,0、*R3,7,0、*R3,7,0和*R3,3,0；
A4,1,0的加数分别为0、0、*R3,5,0、*R3,5,1和*R3,5,1；
A4,1,1的被加数分别为*R3,7,1、*R3,7,1、*R3,7,1、*R3,7,1和*R3,3,1；
A4,1,1的加数分别为0、0、*R3,4,1、*R3,5,0和*R3,5,0；
S4,1,0的被减数分别为*R3,5,0、*R3,5,0、*R3,7,0、*R3,7,0和*R3,3,0；
S4,1,0的减数分别为0、0、*R3,5,0、*R3,5,1和*R3,5,1；
S4,1,1的被减数分别为*R3,5,1、*R3,5,1、*R3,7,1、*R3,7,1和*R3,3,1；
S4,1,1的减数分别为0、0、*R3,4,1、*R3,5,0和*R3,5,0；
R4,4,0的输入始终为*R3,0,0；
R4,4,1的输入始终为*R3,0,1；
R4,5,0的输入始终为*R3,2,0；
R4,5,1的输入分别为*R3,2,1、*R3,2,1、*R3,3,1、*R3,2,1和*R3,2,1；
R4,6,0的输入始终为*R3,1,0；
R4,6,1的输入始终为*R3,1,1；
R4,7,0的输入始终为*R3,3,0；
R4,7,1的输入分别为*R3,3,1、*R3,3,1、*R3,2,1、*R3,3,1和*R3,3,1。
当进行基2、4、8、3和5蝶形运算时，选通器W5的选通路径使得：
Re{O0}始终为*R4,4,0；
Im{O0}始终为*R4,4,1；
Re{O1}分别为*R4,0,0、*R4,0,0、*R4,0,0、*R4,0,0和*R4,2,0；
Im{O1}分别为*R4,0,1、*R4,0,1、*R4,0,1、*R4,1,1和*R4,3,1；
Re{O2}分别为*R4,5,0、*R4,5,0、*R4,5,0、*R4,1,0和*R4,0,0；
Im{O2}分别为*R4,5,1、*R4,5,1、*R4,5,1、*R4,0,1和*R4,1,1；
Re{O3}分别为*R4,2,0、*R4,2,0、*R4,2,0、*R4,2,0和*R4,1,0；
Im{O3}分别为*R4,2,1、*R4,2,1、*R4,2,1、*R4,2,1和*R4,0,1；
Re{O4}分别为*R4,6,0、*R4,6,0、*R4,6,0、*R4,6,0和*R4,3,0；
Im{O4}分别为*R4,6,1、*R4,6,1、*R4,6,1、*R4,6,1和*R4,2,1；
Re{O5}分别为*R4,1,0、*R4,1,0、*R4,1,0、*R4,2,0和*R4,1,0；
Im{O5}分别为*R4,1,1、*R4,1,1、*R4,1,1、*R4,3,1和*R4,1,1；
Re{O6}分别为*R4,7,0、*R4,7,0、*R4,7,0、*R4,3,0和*R4,7,0；
Im{O6}分别为*R4,7,1、*R4,7,1、*R4,7,1、*R4,2,1和*R4,7,1；
Re{O7}始终为*R4,3,0；
Im{O7}始终为*R4,3,1。
本发明所需资源达到了理论极限，使用了26个实数加法器、26个实数减法器和8个实数乘法器，分别为单独实现每种蝶形运算方案的32.5%、32.5%和50%。本发明采用五级流水线和复用机制，提高了运算速度，节约了资源，降低了功耗和成本。
以上所述，仅为本发明的具体实施方式之一，但本发明的保护范围并不局限于此，任何熟悉本领域的技术人员在本发明所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书所限定的保护范围为准。

Claims (8)

1.一种基于复用机制的混合基FFT的蝶形运算装置，支持四个基2、两个基3、两个基4、一个基5或一个基8蝶形运算，8个输入数据为I0~I7，8个输出数据为O0~O7，对于第i个基2蝶形运算，I2i和I2i+1分别送入第2i和2i+1个输入端口，O2i和O2i+1分别从第2i和2i+1个输出端口送出，其中，0 ≤ i < 4；对于第i个基4蝶形运算，I4i~I4i+3送入第4i~4i+3个输入端口，O4i~O4i+3从第4i~4i+3个输出端口送出，其中，0 ≤ i < 2；对于基8蝶形运算，I0~I7送入8个输入端口，O0~O7从8个输出端口送出；对于第i个基3蝶形运算，I4i~I4i+2送入第4i~4i+2个输入端口，O4i~O4i+2从第4i~4i+2个输出端口送出，其中，0 ≤ i < 2；对于基5蝶形运算，I0~I4送入第0~4个输入端口，O0~O4从第0~4个输出端口送出，其特征在于，所述装置包括以下部件：
6个选通器Ws，其中，0 ≤ s < 6，选通器W0与8个输入端口相连，选通器W5与8个输出端口相连；
80个寄存器Rs,g,d，其中，0 ≤ d < 2，0 ≤ s < 5，0 ≤ g < 8，延时单元Ds,g由两个寄存器Rs,g,0和Rs,g,1组成，其中，当s = 2或4时，4 ≤ g < 8，当s = 3时，6 ≤ g < 8，Rs,g,0和Rs,g,1分别存储复数的实部和虚部，它们的输入和输出分别与选通器Ws和Ws+1相连；
8个实数乘法器Ms,g,d，其中，0 ≤ d < 2，s = 2，0 ≤ g < 4，复数与常实数相乘的乘法器Ps,g由两个实数乘法器Ms,g,0和Ms,g,1、两个寄存器Rs,g,0和Rs,g,1组成，Ms,g,0和Ms,g,1的乘数相同，均为常实数βg，Rs,g,0和Rs,g,1分别存储复数的实部和虚部，两个实数乘法器的被乘数输入均与选通器Ws相连，它们的输出分别与Rs,g,0和Rs,g,1的输入相连，Rs,g,0和Rs,g,1的输出均与选通器Ws+1相连；
26个实数加法器As,g,d和26个实数减法器Ss,g,d，其中，0 ≤ d < 2，当0 ≤ s < 2时，0≤ g < 4，当s = 3时，0 ≤ g < 3，当s = 4时，0 ≤ g < 2，复数加减法器Cs,g由两个实数加法器As,g,0和As,g,1、两个实数减法器Ss,g,0和Ss,g,1以及四个寄存器Rs,2g,0、Rs,2g,1、Rs,2g+1,0和Rs,2g+1,1组成，As,g,0、As,g,1、Ss,g,0和Ss,g,1的输入均与选通器Ws相连，As,g,0和As,g,1的输出分别与Rs,2g,0和Rs,2g,1的输入相连，Ss,g,0和Ss,g,1的输出分别与Rs,2g+1,0和Rs,2g+1,1的输入相连，Rs,2g,0、Rs,2g,1、Rs,2g+1,0和Rs,2g+1,1的输出均与选通器Ws+1相连。
2.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，乘数β0分别为1、1、1、1和β50 = -0.3633，乘数β1分别为1、1、1、1和β51 = -0.8090，乘数β2分别为1、1、β80 = 0.7071、β30 = 0.8660和β52 = -0.5878，乘数β3分别为1、1、β81 = -0.7071、β30 = 0.8660和β53 = -1.5388。
3.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W0的选通路径使得：
A0,0,0的被加数和S0,0,0的被减数均始终为Re{I0}，其中，函数Re{ }表示取复数的实部；
A0,0,0的加数分别为Re{I1}、Re{I2}、Re{I4}、0和0；
A0,0,1的被加数和S0,0,1的被减数均始终为Im{I0}，其中，函数Im{ }表示取复数的虚部；
A0,0,1的加数分别为Im{I1}、Im{I2}、Im{I4}、0和0；
S0,0,0的减数分别为Re{I1}、Re{I2}、Re{I4}、Re{I4}和Re{I4}；
S0,0,1的减数分别为Im{I1}、Im{I2}、Im{I4}、Im{I4}和Im{I4}；
A0,1,0的被加数和S0,1,0的被减数均分别为Re{I2}、Re{I1}、Re{I2}、Re{I1}和Re{I2}；
A0,1,0的加数和S0,1,0的减数均分别为Re{I3}、Re{I3}、Re{I6}、Re{I2}和Re{I3}；
A0,1,1的被加数和S0,1,1的被减数均分别为Im{I2}、Im{I1}、Im{I2}、Im{I1}和Im{I2}；
A0,1,1的加数和S0,1,1的减数均分别与Im{I3}、Im{I3}、Im{I6}、Im{I2}和Im{I3}；
A0,2,0的被加数分别为Re{I4}、Re{I4}、Re{I1}、Re{I4}和Re{I4}；
A0,2,0的加数分别为Re{I5}、Re{I6}、Re{I5}、0和Re{I1}；
A0,2,1的被加数分别为Im{I4}、Im{I4}、Im{I1}、Im{I4}和Im{I4}；
A0,2,1的加数分别为Im{I5}、Im{I6}、Im{I5}、0和Im{I1}；
S0,2,0的被减数分别为Re{I4}、Re{I4}、Re{I1}、Re{I4}和Re{I4}；
S0,2,0的减数分别为Re{I5}、Re{I6}、Re{I5}、Re{I5}和Re{I1}；
S0,2,1的被减数分别为Im{I4}、Im{I4}、Im{I1}、Im{I4}和Im{I4}；
S0,2,1的减数均别为Im{I5}、Im{I6}、Im{I5}、Im{I5}和Im{I1}；
A0,3,0的被加数和S0,3,0的被减数均分别为Re{I6}、Re{I5}、Re{I3}、Re{I5}和Re{I5}；
A0,3,0的加数和S0,3,0的减数均分别为Re{I7}、Re{I7}、Re{I7}、Re{I6}和Re{I7}；
A0,3,1的被加数和S0,3,1的被减数均分别为Im{I6}、Im{I5}、Im{I3}、Im{I5}和Im{I5}；
A0,3,1的加数和S0,3,1的减数均分别为Im{I7}、Im{I7}、Im{I7}、Im{I6}和Im{I7}。
4.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W1的选通路径使得：
A1,0,0的被加数始终为*R0,0,0，其中，*R0,0,0表示寄存器R0,0,0存储的内容；
A1,0,0的加数分别为0、*R0,2,0、*R0,2,0、*R0,2,0和*R0,2,0；
A1,0,1的被加数始终为*R0,0,1；
A1,0,1的加数分别为0、*R0,2,1、*R0,2,1、*R0,2,1和*R0,2,1；
S1,0,0的被减数分别为*R0,2,0、*R0,0,0、*R0,0,0、*R0,0,0和*R0,0,0；
S1,0,0的减数分别为0、*R0,2,0、*R0,2,0、*R0,2,0/2和*R0,2,0/2；
S1,0,1的被减数分别为*R0,2,1、*R0,0,1、*R0,0,1、*R0,0,1和*R0,0,1；
S1,0,1的减数分别为0、*R0,2,1、*R0,2,1、*R0,2,1/2和*R0,2,1/2；
A1,1,0的被加数分别为*R0,1,0、*R0,1,0、*R0,1,0、*R0,1,0和*R0,3,0；
A1,1,0的加数分别为0、*R0,3,1、*R0,3,1、*R0,3,1和0；
A1,1,1的被加数分别为*R0,1,1、*R0,1,1、*R0,1,1、*R0,1,1和*R0,3,1；
A1,1,1的加数分别为0、*R0,3,0、*R0,3,0、*R0,3,0和0；
S1,1,0的被减数分别为*R0,3,0、*R0,1,0、*R0,1,0、*R0,3,0和*R0,4,0；
S1,1,0的减数分别为0、*R0,3,1、*R0,3,1、0和*R0,2,0；
S1,1,1的被减数分别为*R0,3,1、*R0,1,1、*R0,1,1、*R0,3,1和*R0,4,1；
S1,1,1的减数分别为0、*R0,3,0、*R0,3,0、0和*R0,2,1；
A1,2,0的被加数分别为*R0,4,0、*R0,4,0、*R0,4,0、*R0,4,0和0；
A1,2,0的加数分别为0、*R0,6,0、*R0,6,0、*R0,6,0和*R0,4,0；
A1,2,1的被加数分别为*R0,4,1、*R0,4,1、*R0,4,1、*R0,4,1和0；
A1,2,1的加数分别为0、*R0,6,1、*R0,6,1、*R0,6,1和*R0,4,1；
S1,2,0的被减数分别为*R0,6,0、*R0,4,0、*R0,4,0、*R0,4,0和*R0,0,0；
S1,2,0的减数分别为0、*R0,6,0、*R0,6,0、*R0,6,0/2和*R0,4,0/2；
S1,2,1的被减数分别为*R0,6,1、*R0,4,1、*R0,4,1、*R0,4,1和*R0,0,1；
S1,2,1的减数分别为0、*R0,6,1、*R0,6,1、*R0,6,1/2和*R0,4,1/2；
A1,3,0的被加数始终为*R0,5,0；
A1,3,0的加数分别为0、*R0,7,1、*R0,7,1、*R0,7,1和*R0,3,0；
A1,3,1的被加数始终为*R0,5,1；
A1,3,1的加数分别为0、*R0,7,0、*R0,7,0、*R0,7,0和*R0,3,1；
S1,3,0的被减数分别为*R0,7,0、*R0,5,0、*R0,5,0、*R0,7,0和*R0,5,0；
S1,3,0的减数分别为0、*R0,7,1、*R0,7,1、0和0；
S1,3,1的被减数分别为*R0,7,1、*R0,5,1、*R0,5,1、*R0,7,1和*R0,5,1；
S1,3,1的减数分别为0、*R0,7,0、*R0,7,0、0和0。
5.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W2的选通路径使得：
M2,0,0的被乘数始终为*R1,2,0；
M2,0,1的被乘数分别为*R1,2,1、*R1,3,1、*R1,3,1、*R1,2,1和*R1,2,1；
M2,1,0的被乘数始终为*R1,3,0；
M2,1,1的被乘数分别为*R1,3,1、*R1,2,1、*R1,2,1、*R1,3,1和*R1,3,1；
M2,2,0的被乘数分别为*R1,6,0、*R1,6,0、*R1,6,0、*R1,3,0和*R1,6,0；
M2,2,1的被乘数分别为*R1,6,1、*R1,7,1、*R1,7,1、*R1,3,1和*R1,6,1；
M2,3,0的被乘数始终为*R1,7,0；
M2,3,1的被乘数分别为*R1,7,1、*R1,6,1、*R1,6,1、*R1,7,1和*R1,7,1；
R2,4,0的输入始终为*R1,0,0；
R2,4,1的输入始终为*R1,0,1；
R2,5,0的输入始终为*R1,1,0；
R2,5,1的输入始终为*R1,1,1；
R2,6,0的输入始终为*R1,4,0；
R2,6,1的输入始终为*R1,4,1；
R2,7,0的输入始终为*R1,5,0；
R2,7,1的输入始终为*R1,5,1。
6.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W3的选通路径使得：
A3,0,0的被加数始终为*R2,4,0；
A3,0,0的加数分别为0、0、*R2,6,0、0和*R2,6,0；
A3,0,1的被加数始终为*R2,4,1；
A3,0,1的加数分别为0、0、*R2,6,1、0和*R2,6,1；
S3,0,0的被减数分别为*R2,6,0、*R2,6,0、*R2,4,0、*R2,6,0和*R2,6,0；
S3,0,0的减数分别为0、0、*R2,6,0、0和0；
S3,0,1的被减数分别为*R2,6,1、*R2,6,1、*R2,4,1、*R2,6,1和*R2,6,1；
S3,0,1的减数分别为0、0、*R2,6,1、0和0；
A3,1,0的被加数始终为*R2,5,0；
A3,1,0的加数分别为0、0、*R2,7,1、0和*R2,1,0；
A3,1,1的被加数始终为*R2,5,1；
A3,1,1的加数分别为0、0、*R2,7,0、0和*R2,1,1；
S3,1,0的被减数分别为*R2,7,0、*R2,7,0、*R2,5,0、*R2,7,0和*R2,7,0；
S3,1,0的减数分别为0、0、*R2,7,1、0和*R2,1,0；
S3,1,1的被减数分别为*R2,7,1、*R2,7,1、*R2,5,1、*R2,7,1和*R2,7,1；
S3,1,1的减数分别为0、0、*R2,7,0、0和*R2,1,1；
A3,2,0的被加数分别为*R2,2,0、*R2,2,0、*R2,2,0、*R2,2,0和*R2,0,0；
A3,2,0的加数分别为0、0、*R2,2,1、0和*R2,2,0；
A3,2,1的被加数分别为*R2,2,1、*R2,2,1、*R2,3,1、*R2,2,1和*R2,0,1；
A3,2,1的加数分别为0、0、*R2,3,0、0和*R2,2,1；
S3,2,0的被减数始终为*R2,3,0；
S3,2,0的减数分别为0、0、*R2,3,1、0和*R2,2,0；
S3,2,1的被减数分别为*R2,3,1、*R2,3,1、*R2,2,1、*R2,3,1和*R2,3,1；
S3,2,1的减数分别为0、0、*R2,2,0、0和*R2,2,1；
R3,6,0的输入分别为*R2,0,0、*R2,0,0、*R2,0,0、*R2,5,0和*R2,0,0；
R3,6,1的输入分别为*R2,0,1、*R2,0,1、*R2,0,1、*R2,5,1和*R2,0,1；
R3,7,0的输入分别为*R2,1,0、*R2,1,0、*R2,1,0、*R2,7,0和*R2,1,0；
R3,7,1的输入分别为*R2,1,1、*R2,1,1、*R2,1,1、*R2,7,1和*R2,1,1。
7.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W4的选通路径使得：
A4,0,0的被加数分别为*R3,6,0、*R3,6,0、*R3,6,0、*R3,6,0和*R3,2,0；
A4,0,0的加数分别为0、0、*R3,4,0、*R3,4,1和*R3,4,1；
A4,0,1的被加数分别为*R3,6,1、*R3,6,1、*R3,6,1、*R3,6,1和*R3,2,1；
A4,0,1的加数分别为0、0、*R3,5,1、*R3,4,0和*R3,4,0；
S4,0,0的被减数分别为*R3,4,0、*R3,4,0、*R3,6,0、*R3,6,0和*R3,2,0；
S4,0,0的减数分别为0、0、*R3,4,0、*R3,4,1和*R3,4,1；
S4,0,1的被减数分别为*R3,4,1、*R3,4,1、*R3,6,1、*R3,6,1和*R3,2,1；
S4,0,1的减数分别为0、0、*R3,5,1、*R3,4,0和*R3,4,0；
A4,1,0的被加数分别为*R3,7,0、*R3,7,0、*R3,7,0、*R3,7,0和*R3,3,0；
A4,1,0的加数分别为0、0、*R3,5,0、*R3,5,1和*R3,5,1；
A4,1,1的被加数分别为*R3,7,1、*R3,7,1、*R3,7,1、*R3,7,1和*R3,3,1；
A4,1,1的加数分别为0、0、*R3,4,1、*R3,5,0和*R3,5,0；
S4,1,0的被减数分别为*R3,5,0、*R3,5,0、*R3,7,0、*R3,7,0和*R3,3,0；
S4,1,0的减数分别为0、0、*R3,5,0、*R3,5,1和*R3,5,1；
S4,1,1的被减数分别为*R3,5,1、*R3,5,1、*R3,7,1、*R3,7,1和*R3,3,1；
S4,1,1的减数分别为0、0、*R3,4,1、*R3,5,0和*R3,5,0；
R4,4,0的输入始终为*R3,0,0；
R4,4,1的输入始终为*R3,0,1；
R4,5,0的输入始终为*R3,2,0；
R4,5,1的输入分别为*R3,2,1、*R3,2,1、*R3,3,1、*R3,2,1和*R3,2,1；
R4,6,0的输入始终为*R3,1,0；
R4,6,1的输入始终为*R3,1,1；
R4,7,0的输入始终为*R3,3,0；
R4,7,1的输入分别为*R3,3,1、*R3,3,1、*R3,2,1、*R3,3,1和*R3,3,1。
8.如权利要求1所述的一种基于复用机制的混合基FFT的蝶形运算装置，其特征在于，当进行基2、4、8、3和5蝶形运算时，选通器W5的选通路径使得：
Re{O0}始终为*R4,4,0；
Im{O0}始终为*R4,4,1；
Re{O1}分别为*R4,0,0、*R4,0,0、*R4,0,0、*R4,0,0和*R4,2,0；
Im{O1}分别为*R4,0,1、*R4,0,1、*R4,0,1、*R4,1,1和*R4,3,1；
Re{O2}分别为*R4,5,0、*R4,5,0、*R4,5,0、*R4,1,0和*R4,0,0；
Im{O2}分别为*R4,5,1、*R4,5,1、*R4,5,1、*R4,0,1和*R4,1,1；
Re{O3}分别为*R4,2,0、*R4,2,0、*R4,2,0、*R4,2,0和*R4,1,0；
Im{O3}分别为*R4,2,1、*R4,2,1、*R4,2,1、*R4,2,1和*R4,0,1；
Re{O4}分别为*R4,6,0、*R4,6,0、*R4,6,0、*R4,6,0和*R4,3,0；
Im{O4}分别为*R4,6,1、*R4,6,1、*R4,6,1、*R4,6,1和*R4,2,1；
Re{O5}分别为*R4,1,0、*R4,1,0、*R4,1,0、*R4,2,0和*R4,1,0；
Im{O5}分别为*R4,1,1、*R4,1,1、*R4,1,1、*R4,3,1和*R4,1,1；
Re{O6}分别为*R4,7,0、*R4,7,0、*R4,7,0、*R4,3,0和*R4,7,0；
Im{O6}分别为*R4,7,1、*R4,7,1、*R4,7,1、*R4,2,1和*R4,7,1；
Re{O7}始终为*R4,3,0；
Im{O7}始终为*R4,3,1。
CN202410605342.XA 2024-05-16 2024-05-16 基于复用机制的混合基fft的蝶形运算装置 Active CN118192933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410605342.XA CN118192933B (zh) 2024-05-16 2024-05-16 基于复用机制的混合基fft的蝶形运算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410605342.XA CN118192933B (zh) 2024-05-16 2024-05-16 基于复用机制的混合基fft的蝶形运算装置

Publications (2)

Publication Number Publication Date
CN118192933A true CN118192933A (zh) 2024-06-14
CN118192933B CN118192933B (zh) 2024-08-06

Family

ID=91395050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410605342.XA Active CN118192933B (zh) 2024-05-16 2024-05-16 基于复用机制的混合基fft的蝶形运算装置

Country Status (1)

Country Link
CN (1) CN118192933B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106372034A (zh) * 2016-08-29 2017-02-01 北京理工大学 一种混合基fft处理器
CN107133194A (zh) * 2017-04-11 2017-09-05 西安电子科技大学 基于混合基底的可配置fft/ifft协处理器
CN109815438A (zh) * 2019-01-21 2019-05-28 清华大学 基于混合基运算的高效能浮点fft硬件加速器设计方法
CN111428187A (zh) * 2020-03-24 2020-07-17 深圳职业技术学院 一种反馈装置及fft/ifft处理器
CN112231625A (zh) * 2020-10-15 2021-01-15 中国电子科技集团公司第五十八研究所 一种基于混合基算法的fft处理器及其工作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106372034A (zh) * 2016-08-29 2017-02-01 北京理工大学 一种混合基fft处理器
CN107133194A (zh) * 2017-04-11 2017-09-05 西安电子科技大学 基于混合基底的可配置fft/ifft协处理器
CN109815438A (zh) * 2019-01-21 2019-05-28 清华大学 基于混合基运算的高效能浮点fft硬件加速器设计方法
CN111428187A (zh) * 2020-03-24 2020-07-17 深圳职业技术学院 一种反馈装置及fft/ifft处理器
US20220253505A1 (en) * 2020-03-24 2022-08-11 Shenzhen Polytechnic Feedback apparatus and fft/ifft processor
CN112231625A (zh) * 2020-10-15 2021-01-15 中国电子科技集团公司第五十八研究所 一种基于混合基算法的fft处理器及其工作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YN CHANG 等: "An efficient pipelined FFT", IEEE TRANSACTIONS ON CIRUITS AND SYSTEM Ⅱ：ANALOG AND DIGITAL SIGNAL PROCESSING, vol. 50, no. 6, 30 June 2003 (2003-06-30), XP011071673 *
孙远昕等: "LTE上行DFT硬件加速器的设计", 电子科技, no. 4, 15 April 2018 (2018-04-15) *

Also Published As

Publication number Publication date
CN118192933B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
Cheng et al. High-throughput VLSI architecture for FFT computation
Huang et al. A green FFT processor with 2.5-GS/s for IEEE 802.15. 3c (WPANs)
US8819097B2 (en) Constant geometry split radix FFT
Liu et al. A pipelined architecture for normal I/O order FFT
Ganjikunta et al. An area-efficient and low-power 64-point pipeline Fast Fourier Transform for OFDM applications
CN109117188B (zh) 一种多路混合基fft可重构蝶形运算器
Ingemarsson et al. SFF—The single-stream FPGA-optimized feedforward FFT hardware architecture
Qureshi et al. Multiplierless unified architecture for mixed radix-2/3/4 FFTs
CN112231626A (zh) 一种fft处理器
Arioua et al. VHDL implementation of an optimized 8-point FFT/IFFT processor in pipeline architecture for OFDM systems
Kwong et al. A high performance split-radix FFT with constant geometry architecture
Wang et al. A pipelined area-efficient and high-speed reconfigurable processor for floating-point FFT/IFFT and DCT/IDCT computations
Prasanna Kumar et al. Optimized pipelined fast Fourier transform using split and merge parallel processing units for OFDM
CN104657334B (zh) 一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用
CN118192933B (zh) 基于复用机制的混合基fft的蝶形运算装置
Joshi et al. Distributed arithmetic based split-radix FFT
CN112231625A (zh) 一种基于混合基算法的fft处理器及其工作方法
Samudrala et al. Parallel and pipelined VLSI implementation of the new radix-2 DIT FFT algorithm
Wei et al. A reconfigurable 4-GS/s power-efficient floating-point FFT processor design and implementation based on single-sided binary-tree decomposition
Zhao et al. High performance and resource efficient FFT processor based on CORDIC algorithm
Chang Design of an 8192-point sequential I/O FFT chip
Fan et al. A low multiplier and multiplication costs 256-point FFT implementation with simplified radix-24 SDF architecture
Xiao et al. Low-cost reconfigurable VLSI architecture for fast fourier transform
Kallapu et al. DRRA-based Reconfigurable Architecture for Mixed-Radix FFT
Chouhan et al. FPGA Implementation of High Performance and Energy Efficient Radix-4 based FFT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant