CN102364456A - 64点fft计算器 - Google Patents

Abstract

本发明公开了一种64点FFT计算器，它包括：用于输入数据的缓存，以及为下一个模块准备所需数据的数据输入模块；用于对数据输入模块输出的数据顺序进行第一次8点FFT运算的第一级8点FFT运算子模块；用于将第一级8点FFT运算的处理结果与对应的旋转因子相乘的乘法功能模块；用于对乘法功能模块运算后的数据进行缓存，并进行顺序调整，为下一个模块准备所需数据的内部数据缓存模块；用于对内部数据缓存模块输出的数据进行第二次8点FFT运算的第二级8点FFT运算子模块；用于对第二级8点FFT运算子模块输出的数据进行顺序调整，并输出的数据输出模块；用于产生各个功能模块的使能信号，对各功能模块的数据传输和信号传输进行控制的主控制模块。

Description

64点FFT计算器

技术领域

本发明涉及一种数字信号处理技术，具体来说，涉及一种免乘法运算64点FFT计算器。

背景技术

离散傅里叶变换(Discrete Fourier Transform，DFT)是数字信号处理领域中的基本变换，具有非常重要的理论意义和实际应用价值。但由于其计算量太大，在相当长的时间里并没有真正地得到应用。直到1965年，库利(J.W.Cooley)和图基(J.W.Tukey)提出了一种计算DFT的高速有效算法——快速傅里叶变换(Fast Fourier Transform，FFT)，使DFT的计算量大大降低，才使DFT在实际中真正得到了广泛应用。目前，FFT技术已广泛应用于通信、图像处理、信息系统、控制和仪表、地质勘探、航空航天、生物医学等领域。其中，在无线通信领域，FFT作为正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)技术实现过程中调制和解调的解决方案，越来越受到人们的重视。OFDM技术由于其高带宽、抗干扰能力强的特性，已成为了人们解决无线信道环境下高速率数据传输问题的首选方案之一。而在OFDM技术实现的过程中，调制和解调是最关键、最难的问题的之一，调制和解调装置性能的好坏将直接影响到OFDM系统的整体性能。因此，OFDM技术的快速发展及广泛应用极大地促进了人们对高性能的FFT计算装置的硬件实现方案的研究。其中，在芯片级设计FFT计算装置，不仅自由度大，也能很好地满足具体系统的时序需求，因此成为了一种快速发展的趋势。目前已有不少针对OFDM系统的FFT计算装置的实现方法，但大多采用传统的基-2或基-4FFT算法，不仅蝶形单元的级联级数多，而且需耗费大量的乘法器，这样造成了所设计的FFT计算装置在运算速度、硬件资源利用率等方面存在不足之处，与高性能OFDM系统的要求尚存在一些差距。

发明内容

针对以上的不足，本发明提供了一种免乘法运算64点FFT计算器，它不但满足了OFDM系统高速实时处理的需求，而且达到了低功耗、低资源占用率的系统级芯片的设计目的。

本发明的64点FFT计算器包括：用于输入数据的缓存，以及为第一级8点FFT运算子模块准备所需数据的数据输入模块；用于对数据输入模块输出的数据顺序进行8组8点的第一次8点FFT运算的第一级8点FFT运算子模块；用于将第一级8点FFT运算子模块的处理结果与对应的旋转因子相乘的乘法功能模块；用于对乘法功能模块运算后的数据进行缓存，并进行顺序调整，为第二级8点FFT运算子模块准备所需数据的内部数据缓存模块；用于对内部数据缓存模块输出的数据顺序进行8组8点的第二次8点FFT运算的第二级8点FFT运算子模块；用于对第二级8点FFT运算子模块输出的数据进行顺序调整，并输出的数据输出模块；用于产生各个功能模块的使能信号，分别对数据输入模块、第一级8点FFT运算子模块、乘法功能模块、内部数据缓存模块、第二级8点FFT运算子模块和数据输出模块之间的数据传输和信号传输进行控制的主控制模块。

所述数据输入模块的数据以串行形式输入并进行存储，直到一组8点数据准备完毕后才送入到第一级8点FFT运算子模块。

所述数据输入模块和数据输出模块均采用57个寄存器组实现。

所述第一级8点FFT运算子模块和第二级8点FFT运算子模块均采用基-2FFT的三级流水线结构。

所述乘法功能模块将第一级8点FFT运算子模块的处理结果与对应的旋转因子相乘的操作均采用移位加操作来代替实现。

所述内部数据缓存模块采用64个寄存器组实现。

本发明64点FFT计算器的有益效果：

(1)与旋转因子的乘法操作没有采用任何乘法器，均采用固定的移位加处理方式来实现，既节省了旋转因子的存储空间，减小了芯片的面积，又省略了复杂的旋转因子读取操作，降低了芯片的功耗；

(2)对64点FFT运算涉及的所有旋转因子进行了分类处理，采用8种并行的乘法子功能模块在一个周期内完成一组8点数据与对应旋转因子的相乘，提高了运算速度；

(3)第一级8点FFT运算子模块和第二级8点FFT运算子模块采用了流水线技术，可实现数据的连续实时处理，也提高了数据处理的速度。

附图说明

图1为本发明64点FFT计算器的功能框架图；

图2为本发明的8点FFT运算子模块的结构原理图；

图3为本发明乘法功能模块结构原理图；

图4为本发明乘法功能子模块结构原理图；

图5为本发明乘法功能模块的移位加处理方式的流程示例图；

图6为基2-FFT的算法示意图。

具体实施方式

本发明的目的是设计一种免乘法运算的64点FFT计算装置，既要满足OFDM系统高速实时处理的需求，又要达到低功耗、低资源占用率的系统级芯片的设计目的。本发明所基于的技术原理如下：FFT的运算过程主要包括乘法和加法这两种运算，从硬件实现的角度来看，乘法运算占用的硬件资源更多，对运算速度影响更大，因此，必须选择一个乘法运算相对较少的FFT算法，对于64点FFT，若按传统的基-2算法的6级级联方式，在除去一些等于1的特殊因子(不需要乘法)后，所需的乘法次数为98次。

序列x(n)的N点FFTX(k)为：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{nk}}$ (公式1)

其中n，k∈{0，1，...，N-1}， $W_N^{\mathrm{nk}}=\exp (-j\frac{2\mathrm{\πnk}}{N}),$ $j=\sqrt{-1}.$

令N＝8T，n＝8m+l且k＝Tt+s，其中l，t∈{0，1，...，7}且m，s∈{0，1，...，T-1}，并将其代入公式1可得

$X(t,s)=\underset{l=0}{\overset{7}{\mathrm{\Σ}}}\left\{\right[\underset{m=0}{\overset{T-1}{\mathrm{\Σ}}}x(m,l)W_T^{\mathrm{ms}}\left]W_N^{\mathrm{ls}}\right\}{W}_8^{\mathrm{lt}}$ (公式2)

令N＝64且T＝8，则64点FFT可表示成

$X(t,s)=\underset{l=0}{\overset{7}{\mathrm{\Σ}}}\left\{\right[\underset{m=0}{\overset{7}{\mathrm{\Σ}}}x(m,l)W_8^{\mathrm{ms}}\left]W_{64}^{\mathrm{ls}}\right\}{W}_N^{\mathrm{lt}}$ (公式3)

其中l，t，m∈{0，1，...，7}。

由公式3可知，计算64点的FFT可以按照如下步骤进行：先计算8组8点的FFT，对应于公式3中的中括号内的累加运算；然后将所得的结果与对应的49个非1的旋转因子

相乘，对应于公式3中大括号内的乘法运算；再对乘法的结果分成8组进行8点FFT计算，对应于公式3中对l的累加运算。其中，8点的FFT运算可采用基-2FFT算法且第一、二级蝶形单元不涉及乘法运算。这点由图6的算法示意图可以看出，第一级的系数只有

第二级的系数比第一级多了

实部为0，虚部为-1，此复数乘法可用加法器实现；而第三级蝶形运算比第二级多了

和实部和虚部都只有因子

乘法运算可采用移位加处理方式。于是，上述算法中前后两个8点FFT都不需要乘法单元，乘法运算次数大大减少。与此同时，将数据进行适当的处理之后进行FFT计算，并对所得结果再次进行相应调整之后还可得到IFFT的计算结果。

如图1所示，本发明的基于64点FFT计算器由数据输入模块10、第一级8点FFT运算子模块20、乘法功能模块30、内部数据缓存模块40、第二级8点FFT运算子模块70、数据输出模块50和主控制模块60组成。其中，数据输入模块10用于输入数据的缓存，以及为下一个运算单元准备所需的数据，数据以串行形式输入并进行存储，直到一组8点数据准备完毕即送入到下一个模块，该模块采用由57个寄存器组成的寄存器组来实现；第一级8点FFT运算子模块20用于顺序进行8组8点数据的第一次8点FFT运算，该模块采用基-2FFT的三级流水线结构；乘法功能模块30将第一级FFT运算的处理结果与对应的旋转因子相乘，并且与旋转因子的相乘均采用移位加操作来代替；内部数据缓存模块40用于乘法运算后的数据缓存，并进行适当的顺序调整，为第二级8点FFT运算子模块70运算做好准备，该模块采用由64个寄存器组成的寄存器组来实现；第二级8点FFT运算子模块70用于顺序进行8组8点数据的第二次8点FFT运算；数据输出模块50用于对输出数据进行顺序调整，得到按正序输出的串行数据，该模块同样采用由57个寄存器组成的寄存器组来实现；主控制模块60用于产生各个模块的使能信号对整体模块进行控制。数据输入模块10、第一级8点FFT运算子模块20、乘法功能模块30、内部数据缓存模块40、第二级8点FFT运算子模块70、数据输出模块依次相连50，主控制模块60与各个模块相连。

数据流在上述模块中的处理流程为：1)输入数据以串行形式进入数据输入模块10并进行存储，直到一组8点数据准备完毕即送入到第一级8点FFT运算子模块20；2)数据在第一级8点FFT运算子模块20进行第一次8点FFT运算，得到第一次FFT运算结果；3)将运算结果送入乘法功能单元30，与对应的旋转因子相乘，得到相乘后的数据；4)将相乘后的数据送入内部数据缓存模块40，数据在进入内部数据缓存模，40的同时进行了适当的顺序调整，为第二级8点FFT运算子模块70做好准备；5)将内部数据缓存模块40的数据以8个为一组，输入到第二级8点FFT运算子模块70，完成数据的第二次8点FFT运算；6)将第二次8点FFT运算结果送入数据输出模块50进行顺序调整后串行输出，即得到最终处理结果。

下面对本发明的各功能模块进行详细说明：

一.数据输入模块

数据输入模块10的主要功能是缓存输入数据，并准备好下一个周期并行输出到第一级8点FFT运算子模块20的一组8点数据，输入数据的顺序由公式3中的m，l决定。数据输入模块10由一个1个寄存器组实现，其包含57个寄存器，标号0～56。每个时钟上升沿到达时，串行数据输入到第57个寄存器(标号为56)中，同时处于序号为i的寄存器中的数据转移到序号为i-1的寄存器中。将寄存器组中标号为的8i(0≤i≤7)寄存器接到输出，当输入缓存填满数据之后，每个时钟周期则输出一组并行的8点的数据，经8个时钟周期即可完成全部64点数据的输入过程。可以验证，此设计的输出顺序是符合公式3中的m，l的排列的。

二.第一级8点FFT运算子模块和第二级8点FFT运算子模块

如图2所示，两级8点FFT运算子模块在算法上采用基-2FFT算法，在结构上3级蝶形运算采用级联流水线方式，并且每级的4个蝶形运算单元并行运算。由于基-2FFT算法的数据是倒序输入、顺序输出的形式(如图6所示)，则在进行运算之前需要先对数据的顺序作调整，增加了1级流水线用于数据的调整和缓存。

三.乘法功能模块

经过第一级8点FFT运算之后的数据需要与对应的旋转因子

进行相乘之后才开始第二级8点FFT运算。因为 $W_N^k=e^{-j\frac{2\mathrm{\π}}{N}k}=\cos \left(\frac{2\mathrm{\πk}}{N}\right)-j\sin \left(\frac{2\mathrm{\πk}}{N}\right),$ 则有

$W_N^{(\frac{N}{4}-k)}=\sin \left(\frac{2\mathrm{\πk}}{N}\right)-j\cos \left(\frac{2\mathrm{\πk}}{N}\right);$ $W_N^{(\frac{N}{4}+k)}=-\sin \left(\frac{2\mathrm{\πk}}{N}\right)-j\cos \left(\frac{2\mathrm{\πk}}{N}\right)$

(公式4)

$W_N^{(\frac{N}{2}-k)}=-\cos \left(\frac{2\mathrm{\πk}}{N}\right)-j\sin \left(\frac{2\mathrm{\πk}}{N}\right);$ $W_N^{(\frac{N}{2}+k)}=-\cos \left(\frac{2\mathrm{\πk}}{N}\right)+j\sin \left(\frac{2\mathrm{\πk}}{N}\right)$

(公式5)

$W_N^{(\frac{3N}{4}-k)}=-\sin \left(\frac{2\mathrm{\πk}}{N}\right)+j\cos \left(\frac{2\mathrm{\πk}}{N}\right);$ $W_N^{(\frac{3N}{4}+k)}=\sin \left(\frac{2\mathrm{\πk}}{N}\right)+j\cos \left(\frac{2\mathrm{\πk}}{N}\right)$

(公式6)

$W_N^{(N-k)}=\cos \left(\frac{2\mathrm{\πk}}{N}\right)+j\sin \left(\frac{2\mathrm{\πk}}{N}\right)$ (公式7)

本发明中根据公式4、公式5、公式6及公式7，将64点FFT中W₆₄的指数i为0～64范围之内的旋转因子都转换到k为[0，7]的范围之内，相应的乘法因子为

和

从而将需要设计的与旋转因子相乘的模块(称之乘法功能子模块302)减少为8种，如图3所示。

当指数i∈[9，16]时， $W_{64}^i=W_{64}^{\frac{64}{4}-k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式4计算。

当i∈[17，23]时， $W_{64}^i=W_{64}^{\frac{64}{4}+k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式4计算。

当i∈[25，32]时， $W_{64}^i=W_{64}^{\frac{64}{2}-k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式5计算。

当i∈[33，39]时， $W_{64}^i=W_{64}^{\frac{64}{2}+k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式5计算。

当i∈[41，48]时， $W_{64}^i=W_{64}^{\frac{3\×64}{4}-k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式6计算。

当i∈[49，55]时， $W_{64}^i=W_{64}^{\frac{3\×64}{4}+k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式6计算。

当i∈[57，63]时， $W_{64}^i=W_{64}^{64-k}(k\∈[\mathrm{0,7}\left]\right),$ 以下由公式7计算。

对于i∈{8，24，40，56}，这些系数都是特殊系数，乘数因子都是1。

根据以上分析，乘法功能模块只需要8组不同的乘数因子的乘法功能子模块。采用8种并行的乘法功能子模块302即可在一个周期内完成一组8点数据与对应旋转因子的相乘。

乘法功能模块30主要由输入控制模块301、一组8个乘法功能子模块302和输出控制模块303这三个部分构成。一组8个乘法功能子模块302是计算的核心部分，由完成与不同的旋转因子相乘的8种乘法功能子模块组成。8个乘法功能子模块分别完成以

和

为系数的乘法操作，其中k＝0，1，Λ，7。

输入控制模块301的功能之一是对一组输入数据进行适当的数据调整，使其可以调用相应的乘法功能子模块302后能得到正确的相乘结果。输入控制模块301的另一个功能是根据不同时钟周期的输入数据，产生各种乘法功能子模块302的使能信号。对于每个输入值，其对应的W₆₄的指数i是确定的，这样根据上面的分析就可以决定需要调用的乘法功能子模块。

输出控制模块303用于将乘法功能子模块302的乘法结果送到相应的数据输出端口。对于不需要进行乘法运算数据，均采用寄存器来进行缓存，以保证整个乘法运算流程的时序不会发生紊乱。因为根据公式4、5、6、7，乘法因子一共只有8组，每组分别为

和

输入是复数，分为实部和虚部。由上述分析，输入复数的实部与虚部两者分别与和

相乘，得到的4个乘积两两相加或相减，得到的两个和或差分别作为输出结果的实部和虚部。运算中的加或减，输出实部和虚部的顺序由当前输入值对应的W₆₄的指数i决定，具体由公式4、5、6、7给出。

乘法功能子模块302的结构如图4所示。因为复数乘法(a+bj)(c+dj)＝(ac-bd)+(ac+bd)j，输入复数值(a+bj)的实部a和虚部b都必须与乘数因子的实部c和虚部d相乘，因此每个乘法功能子模块都例化了2组正弦因子和余弦因子乘法，使得计算可以并行实现。因为每个乘数因子都是已知而且固定不变的，而输入复数都是定点数，因此每个因子的乘法运算都可以用移位加实现，避免了乘法操作。

下面以与旋转因子

相乘为例来说明乘法功能子模块302的设计方法。硬件实现时，复数数据的实部与虚部分别处理，那么根据 $W_{64}^4=e^{-j\frac{2\mathrm{\π}}{64}\·4}=\cos \frac{\mathrm{\π}}{8}-j\sin \frac{\mathrm{\π}}{8},$ 则需设计数与

和

分别相乘的模块。

将

的十进制值转化为二进制形式且只取小数点后的16位，将其表示为0.1110110010000011。同理，将

的十进制值转化为二进制形式，且只取小数点后的16位，将其表示为0.0110000111111000。

对于定点数a与

的相乘可转化成如下移位加的形式，式中＞＞表示右移运算：

a＞＞2+a＞＞3+a＞＞8+a＞＞9+a＞＞10+a＞＞11+a＞＞12+a＞＞13＝(a+a＞＞1)＞＞2+(a+a＞＞1)＞＞8+(a+a＞＞1)＞＞10+(a+a＞＞1)＞＞12＝b＞＞2+b＞＞8+b＞＞10+b＞＞12    (b＝a+a＞＞1)＝(b+b＞＞6)＞＞2+(b+b＞＞2)＞＞10＝c＞＞2+d＞＞10    (c＝b+b＞＞6；d＝b+b＞＞2)＝(c+d＞＞8)＞＞2＝e＞＞2    (e＝c+d＞＞8)    (公式8)

于是，实现数a与

相乘可按图5所示的移位加的运算步骤进行，先计算b，再计算c和d，最后计算e，输出结果取e右移2位的值。实现数a与

相乘的移位加运算及其它移位加运算的原理与之相似，这里不在赘述。

四.内部数据缓存模块

完成乘法运算后的数据接下来要进行第二级8点FFT运算，但在第二级8点FFT运算之前需对数据再一次进行分组，即数据的顺序要再次进行调整，因此需在乘法功能模块30和第二级8点FFT运算子模块70之间插入一个内部数据存储模块40，主要用于数据顺序调整。调整的顺序由公式3给出。内部数据存储模块40由一个可以存储64个数据的寄存器组所组成，分别标号0～63。内部数据存储模块40的输入是8个并行的数据，对应第一级8点FFT的输出；输出仍是8个并行的数据，对应第二级8点FFT的输入。乘法运算后所得到的结果暂存在这个寄存器组中，然后以调整后的顺序通过上述固定的端口送入下一个第二级8点FFT运算子模块70。

五.数据输出模块

数据输出模块50与数据输入模块10刚好相反，数据以并行的方式输入而以串行的形式输出，输出顺序由公式3的t，s决定。设计中可同样采用由57个寄存器构成的寄存器组。将数据标号为8i(0≤i≤7)的寄存器固定连接到模块的输入端口，即在每一个时钟上升沿到达时，将第二级8点FFT运算子模块70的输出数据直接映射到标号为8i(0≤i≤7)的寄存器，同时处于序号为i的寄存器中的数据转移到序号为i-1的寄存器中，数据从标号为0的寄存器输出。经64个时钟周期即可完成全部64个数据的输出过程，得到最终的FFT运算结果。

六.主控制模块60

用于产生各个功能模块的使能信号，对整个数据处理的流程进行全局的控制和调度。

以上所述仅为本发明的较佳实施方式，本发明并不局限于上述实施方式，在实施过程中可能存在局部微小的结构改动，如果对本发明的各种改动或变型不脱离本发明的精神和范围，且属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变型。

Claims (6)

1.一种64点FFT计算器，其特征在于，它包括：

用于输入数据的缓存，以及为第一级8点FFT运算子模块准备所需数据的数据输入模块；

用于对数据输入模块输出的数据顺序进行8组8点的第一次8点FFT运算的第一级8点FFT运算子模块；

用于将第一级8点FFT运算子模块的处理结果与对应的旋转因子相乘的乘法功能模块；

用于对乘法功能模块运算后的数据进行缓存，并进行顺序调整，为第二级8点FFT运算子模块准备所需数据的内部数据缓存模块；

用于对内部数据缓存模块输出的数据顺序进行8组8点的第二次8点FFT运算的第二级8点FFT运算子模块；

用于对第二级8点FFT运算子模块输出的数据进行顺序调整，并输出的数据输出模块；

用于产生各个功能模块的使能信号，分别对数据输入模块、第一级8点FFT运算子模块、乘法功能模块、内部数据缓存模块、第二级8点FFT运算子模块和数据输出模块之间的数据传输和信号传输进行控制的主控制模块。

2.根据权利要求1所述的64点FFT计算器，其特征在于，所述数据输入模块的数据以串行形式输入并进行存储，直到一组8点数据准备完毕后才送入到第一级8点FFT运算子模块。

3.根据权利要求2所述的64点FFT计算器，其特征在于，所述数据输入模块和数据输出模块均采用57个寄存器组实现。

4.根据权利要求3所述的64点FFT计算器，其特征在于，所述第一级8点FFT运算子模块和第二级8点FFT运算子模块均采用基-2FFT的三级流水线结构。

5.根据权利要求1所述的64点FFT计算器，其特征在于，所述乘法功能模块将第一级8点FFT运算子模块的处理结果与对应的旋转因子相乘的操作均采用移位加操作来代替实现。

6.根据权利要求4所述的64点FFT计算器，其特征在于，所述内部数据缓存模块采用64个寄存器组实现。

Images