CN106649200A - 一种基于时分复用的自相关运算vlsi设计方法 - Google Patents

一种基于时分复用的自相关运算vlsi设计方法 Download PDF

Info

Publication number
CN106649200A
CN106649200A CN201611222110.8A CN201611222110A CN106649200A CN 106649200 A CN106649200 A CN 106649200A CN 201611222110 A CN201611222110 A CN 201611222110A CN 106649200 A CN106649200 A CN 106649200A
Authority
CN
China
Prior art keywords
time
multiplexed
designing
fft module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611222110.8A
Other languages
English (en)
Other versions
CN106649200B (zh
Inventor
李丽
林敏�
韩峰
沙金
何书专
丰帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201611222110.8A priority Critical patent/CN106649200B/zh
Publication of CN106649200A publication Critical patent/CN106649200A/zh
Application granted granted Critical
Publication of CN106649200B publication Critical patent/CN106649200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Discrete Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明的一种基于时分复用的自相关运算VLSI设计方法，包括如下步骤：（1）通过FFT模块将源数据补零后做2的幂次方傅立叶变换，并输出一次中间结果；（2）将所述中间结果进行共轭点乘，并将二次中间结果存回原地址；（3）最后通过逆FFT模块，对所述二次中间结果做逆傅立叶变换，得到自相关结果。有益效果：通过增减存储资源和计算资源，满足不同点数自相关运算的性能需求。

Description

一种基于时分复用的自相关运算VLSI设计方法
技术领域
本发明涉及集成电路设计领域，尤其涉及一种基于时分复用的自相关运算VLSI设计方法。
背景技术
在统计通信及数字信号处理中，相关(或称线性相关)的概念十分重要。相关函数和信号的功率谱有密切关系。在随机信号处理中，可以用相关函数来描述一个平稳随机信号的统计特性。自相关运算是随机信号在不同时刻的值之间的依赖性的度量，可以用来检测淹没在随机噪声干扰中的信号。
自相关算法的函数公式为：对于1×M阶复向量A＝[a0,a1,...,ai,...,aM-1]，A的自相关函数R(j)表示为：
如果按照此公式实现，运算过程就是乘累加的过程，时间复杂度为O(M2)。当源数据点数增大时，计算量大，该算法模块所需的运算时间会迅速增长，而且对存储空间的需求也较大，不利于实现。
使用FFT计算自相关的算法原理为：
(1)将长度为N1的输入序列x(n)补零至长N，其中N≥2N1-1，且N＝2m。令
(2)求N点FFT，X(k)＝DFT[x(n)]；
(3)求共轭点乘，R(k)＝X*(k)X(k)；
(4)求N点IFFT，r(n)＝IDFT[R(k)]；
(5)对r(n)向右循环移位N1即得自相关结果。
FFT算法有基于时域抽取和频域抽取两种，又分为正序输入逆序输出和逆序输入正序输出两种输入输出模式。常见的正序输入逆序输出使用频域抽取，逆序输入正序输出使用时域抽取。
发明内容
本发明的目的是克服上述背景技术的不足，提供一种基于时分复用的自相关运算VLSI设计方法。本设计通过使用FFT，可以有效地降低自相关算法的时间复杂度。本设计实现了128K点及以下的自相关运算。为达到上述目的，本发明的技术方案是这样实现的：
所述基于时分复用的自相关运算VLSI设计方法，包括如下步骤：
(1)通过FFT模块将源数据补零后做2的幂次方傅立叶变换，并输出一次中间结果；
(2)将所述中间结果进行共轭点乘，并将二次中间结果存回原地址；
(3)最后通过逆FFT模块，对所述二次中间结果做逆傅立叶变换，得到自相关结果。
所述基于时分复用的自相关运算VLSI设计方法的进一步设计在于，FFT模块由地址生成单元、蝶形运算单元以及旋转因子生成单元组成。
所述基于时分复用的自相关运算VLSI设计方法的进一步设计在于，逆FFT模块为基于频域抽取，复用FFT模块的地址生成单元、蝶形运算单元和旋转因子生成单元，并通过状态机控制旋转因子生成规律、调整蝶形运算单元输入输出顺序。
所述基于时分复用的自相关运算VLSI设计方法的进一步设计在于，所述逆FFT模块根据状态机的输出，复用正序输入、逆序输出FFT模块中的地址生成单元和蝶形运算单元；进行逆序输入，正序输出的傅立叶变换操作。
所述基于时分复用的自相关运算VLSI设计方法的进一步设计在于，共轭点乘由原位共轭点乘模块执行，原位共轭点乘模块由状态机控制产生读写地址，并根据所述读写地址串行流水读入不同内存库的数据，并共轭送入原位共轭点乘模块中的复数乘法运算单元执行并行流水运算，并将运算结果存回原地址。
所述基于时分复用的自相关运算VLSI设计方法的进一步设计在于，原位共轭点乘模块采用四路并行，将32个内存库每4个分成一组，每次从4个内存库中读数送入复数乘法运算单元。
本发明的有益效果为：
(1)本发明可以通过增减存储资源和计算资源，满足不同点数自相关运算的性能需求。
(2)本发明通过分时复用的方式最大限度地提高硬件资源的利用率以及运算效率。逆FFT模块复用频域抽取，正序输入逆序输出FFT模块的地址生成单元和计算单元，省去结果逆序变正序的过程，只需改变内部状态机和进数顺序就能实现频域抽取方式下，逆序输入，正序输出的逆FFT。
附图说明
图1为用FFT计算自相关函数算法流程。
图2为源数据补零过程。
图3为结果数据循环移位搬出过程。
图4为共轭点乘模块架构图。
图5为逆FFT状态转换图。
具体实施方式
下面结合附图和具体实施方式对本申请作进一步详细的说明。
本发明的具体实施完成了基于2MB单端口Memory，4路复数乘法器资源的算法硬件实现。可进行128K点及以下的自相关运算。
自相关分三步骤进行，分别是FFT、原位共轭点乘、逆FFT，使用一个状态机控制先后顺序，并且通过控制复选器，分时复用运算资源和存储资源，算法过程如图1，具体如下：
(1)补零后FFT运算
如图2，首先读取源数据要进行补零，做2的幂次方的FFT运算。
(2)原位共轭点乘
共轭点乘模块采用4个复数乘法器并行计算，复乘器流水出数，结果存回原地址。分为乘法运算，读写地址控制，读写信号控制。
由于系统采用四路并行，将所有32个bank每4个分成一组，每次从4个bank中读数送入运算单元，参见如图4。由状态机控制每次读写的存储地址，流水输出运算结果存回原址。
(3)逆FFT运算
逆FFT模块复用FFT模块中的地址生成单元，蝶形运算单元和旋转因子生成单元。采用状态机控制(如图5)，改变混合基执行顺序，旋转因子生成规律以及调整运算模块输入输出顺序。实现一种基于频域抽取，逆序输入正序输出的FFT，而无需另外的索引转换过程，节约了硬件资源和运算时间。待计算完成后还要控制读取索引顺序变化使得结果顺序正确，参见如图3。
本设计具体实施采用仿真/综合工具和40nm CMOS工艺，主频达到1GHz。基于1GHz时钟频率下，复数乘法器、复数加法器、实数乘法器、实数加法器均为4拍延迟的流水运算单元，所有运算单元均为单精度浮点运算单元，存储器的取数延迟为6拍。当运算点数为8K点时，本设计方法所需的运算时间为常用乘累加实现所需时间的1％。由于本设计方法中的FFT模块被复用于实现FFT，逆FFT和自相关运算三种算法，相比于分开的硬件实现方法节约硬件面积64％。
本实施例可以通过增减存储资源和计算资源，满足不同点数自相关运算的性能需求。另一方面，通过分时复用的方式最大限度地提高硬件资源的利用率以及运算效率。逆FFT模块复用频域抽取，正序输入逆序输出FFT模块的地址生成单元和计算单元，省去结果逆序变正序的过程，只需改变内部状态机和进数顺序就能实现频域抽取方式下，逆序输入，正序输出的逆FFT。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种基于时分复用的自相关运算VLSI设计方法，其特征在于，包括如下步骤：
（1）通过FFT模块将源数据补零后做2的幂次方傅立叶变换，并输出一次中间结果；
（2）将所述中间结果进行共轭点乘，并将二次中间结果存回原地址；
（3）最后通过逆FFT模块，对所述二次中间结果做逆傅立叶变换，得到自相关结果。
2.根据权利要求1所述的基于时分复用的自相关运算VLSI设计方法，其特征在于，FFT模块由地址生成单元、蝶形运算单元以及旋转因子生成单元组成。
3.根据权利要求1所述的基于时分复用的自相关运算VLSI设计方法，其特征在于，逆FFT模块为基于频域抽取，复用FFT模块的地址生成单元、蝶形运算单元和旋转因子生成单元，并通过状态机控制旋转因子生成规律、调整蝶形运算单元输入输出顺序。
4.根据权利要求3所述的基于时分复用的自相关运算VLSI设计方法，其特征在于：所述逆FFT模块根据状态机的输出，复用正序输入、逆序输出FFT模块中的地址生成单元和蝶形运算单元；进行逆序输入，正序输出的傅立叶变换操作。
5.根据权利要求1所述的基于时分复用的自相关运算VLSI设计方法，其特征在于，共轭点乘由原位共轭点乘模块执行，原位共轭点乘模块由状态机控制产生读写地址，并根据所述读写地址串行流水读入不同内存库的数据，并共轭送入原位共轭点乘模块中的复数乘法运算单元执行并行流水运算，再将运算结果存回原地址。
6.根据权利要求5所述的基于时分复用的自相关运算VLSI设计方法，其特征在于，原位共轭点乘模块采用四路并行，将32个内存库每4个分成一组，每次从4个内存库中读数送入复数乘法运算单元。
CN201611222110.8A 2016-12-27 2016-12-27 一种基于时分复用的自相关运算vlsi设计方法 Active CN106649200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611222110.8A CN106649200B (zh) 2016-12-27 2016-12-27 一种基于时分复用的自相关运算vlsi设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611222110.8A CN106649200B (zh) 2016-12-27 2016-12-27 一种基于时分复用的自相关运算vlsi设计方法

Publications (2)

Publication Number Publication Date
CN106649200A true CN106649200A (zh) 2017-05-10
CN106649200B CN106649200B (zh) 2019-06-04

Family

ID=58832414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611222110.8A Active CN106649200B (zh) 2016-12-27 2016-12-27 一种基于时分复用的自相关运算vlsi设计方法

Country Status (1)

Country Link
CN (1) CN106649200B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737548A (zh) * 2020-12-23 2021-04-30 广东高云半导体科技股份有限公司 自适应滤波方法、器件及计算机可读存储介质
CN116028762A (zh) * 2023-01-19 2023-04-28 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527513A (zh) * 2003-03-07 2004-09-08 北京三星通信技术研究有限公司 Ofdm系统中使用时域导频序列的信息处理方法和装置
US20110182577A1 (en) * 2010-01-25 2011-07-28 Infinera Corporation Method, system, and apparatus for filter implementation using hermitian conjugates
CN102449970A (zh) * 2009-06-29 2012-05-09 飞思卡尔半导体公司 具有信道估计模块的集成电路及其方法
CN104777456A (zh) * 2015-04-13 2015-07-15 西安电子科技大学 可配置的雷达数字信号处理器及其处理方法
CN106155983A (zh) * 2016-07-14 2016-11-23 中国地质大学（北京） 一种基于fft的相关辨识探测系统及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527513A (zh) * 2003-03-07 2004-09-08 北京三星通信技术研究有限公司 Ofdm系统中使用时域导频序列的信息处理方法和装置
CN102449970A (zh) * 2009-06-29 2012-05-09 飞思卡尔半导体公司 具有信道估计模块的集成电路及其方法
US20110182577A1 (en) * 2010-01-25 2011-07-28 Infinera Corporation Method, system, and apparatus for filter implementation using hermitian conjugates
CN104777456A (zh) * 2015-04-13 2015-07-15 西安电子科技大学 可配置的雷达数字信号处理器及其处理方法
CN106155983A (zh) * 2016-07-14 2016-11-23 中国地质大学（北京） 一种基于fft的相关辨识探测系统及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KUN WANG 等: "A High Performance Parallel VLSI Design of Matrix Inversion", 《015BEEE11THINTERNATIONALCONFERENCEONASIC》 *
王佳文 等: "基于统计时分复用技术的三维片上网络", 《电子与信息学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737548A (zh) * 2020-12-23 2021-04-30 广东高云半导体科技股份有限公司 自适应滤波方法、器件及计算机可读存储介质
CN116028762A (zh) * 2023-01-19 2023-04-28 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法
CN116028762B (zh) * 2023-01-19 2024-05-31 上海富芮坤微电子有限公司 一种快速傅立叶变换电路及快速傅立叶变换方法

Also Published As

Publication number Publication date
CN106649200B (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
Saeed et al. Efficient FPGA implementation of FFT/IFFT processor
CN103970718B (zh) 一种快速傅里叶变换实现装置及方法
JP2009535678A (ja) パイプラインｆｆｔのアーキテクチャおよび方法
KR100989797B1 (ko) Ｆｆｔ/ｉｆｆｔ 연산코어
CN101149730A (zh) 使用主要因素算法的最佳离散傅利叶转换方法及装置
Son et al. A high-speed FFT processor for OFDM systems
CN106649200A (zh) 一种基于时分复用的自相关运算vlsi设计方法
Kim et al. High speed eight-parallel mixed-radix FFT processor for OFDM systems
Nash High-throughput programmable systolic array FFT architecture and FPGA implementations
Palekar et al. OFDM system using FFT and IFFT
Zhang et al. Design and implementation of a parallel real-time FFT processor
Rajeswari et al. Design of data adaptive IFFT/FFT block for OFDM system
Mookherjee et al. A hardware efficient technique for linear convolution of finite length sequences
Chahardahcherik et al. Implementing FFT algorithms on FPGA
Kirubanandasarathy et al. VLSI Design of Mixed radix FFT Processor for MIMO OFDM in wireless communications
Xudong et al. Special-purpose computer for 64-point FFT based on FPGA
Leclère et al. Implementing super-efficient FFTs in Altera FPGAs
Mookherjee et al. Hardware implementation of the Hirschman optimal transform
CN101764778A (zh) 一种基带处理器和基带处理方法
Mamatha et al. Triple-matrix product-based 2D systolic implementation of discrete Fourier transform
Sridharan et al. Low power hardware implementation of high speed FFT core
Khan et al. An efficient FFT/IFFT architecture for wireless communication
Santhi et al. A modified radix-2 4 SDF pipelined OFDM module for FPGA based MB-OFDM UWB systems
Pavan Kumar et al. FFT Algorithm: A Survey
Kaur et al. Analysis of R22 SDF Pipeline FFT Architecture in VLSI

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant