CN109814837A - 基于阻变式存储器的lfsr电路及其伪随机数据序列产生方法 - Google Patents

Abstract

本发明公开了一种基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法，该LFSR电路包括N+2个阻变式存储器，各个所述阻变式存储器的正端相互连接并共同接到一端，各个所述阻变式存储器的负端分别连接各自的输入信号；其中N个所述阻变式存储器分别用于存储数据，2个所述阻变式存储器分别用于辅助运算。本发明提出的基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法，面积消耗小，操作步骤少，大大缩短时间消耗。

Description

基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法

技术领域

本发明涉及电路设计技术领域，尤其涉及一种基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法。

背景技术

阻变式存储器(RRAM)是一种二端口元件，基本结构简单，上电极10和下电极20之间有阻变材料夹层30，类似于电容的电极-介质-电极(MIM，metal-insulator-metal)结构，如图1所示。阻变材料种类丰富多样，主要有钙钛矿氧化物、过渡金属氧化物、有机材料、固态电解质材料以及其他材料。目前没有任何研究能够证实哪一种阻变材料更优，而且把任何绝缘材料做到纳米级，它便很有可能就具备了阻变特性。而电极材料的选择则依赖于阻变材料的种类，它可以是活泼金属(如Ag、Cu或者Ni等)也可以是惰性金属(如Pt、W或者Ir等)。因此，RRAM的材料来源丰富，可选择性极高。

不同介质材料的阻变机理也不相同，有导电细丝模型、界面肖特基势垒调制模型和电子俘获/反俘获模型。然而，受限于目前表征手段，对纳米尺寸的RRAM内部具体导电过程还难以实现高精度、连续性的动态追踪，并且各种机理还可能同时存在并相互转化，所以RRAM导电机理尚不完全清楚。这些阻变机理中，导电细丝模型是最为广泛接受的，即在绝缘介质层中形成树枝状的导电细丝。图2为过渡金属氧化物型RRAM阻变机理示意图。在上下电极之间施加适当的电压，部分氧离子会在电场力的作用下从原来的晶格中被拉出，留下带正电的氧空位，这就导致介质材料处于局部不平衡态。阴极发射的电子被留下的金属离子吸收，此处价态变低，变成更易导电的形态。随着电子的不断跃迁，缺陷会不断传播，最终氧空位在下电极逐渐积累形成导电细丝，由此上下电极导通，阻变材料的阻值急剧下降。施加相反方向的电压时，在电场作用下氧离子和氧空位会逐渐复合，导电细丝发生局部断裂，此时阻值会升高，直到最高值。而撤离电极上的电压，已形成或者断裂的导电细丝不会发生改变，RRAM的阻值保持稳定，这就是其具有记忆功能的缘由。

根据阻变特性的不同，阻变存储器有非阈值型(阻值随着施加的电压缓慢变化，且没有阈值限制)和阈值型(电压只有超过一定幅值才能实现阻值的转变)。阈值型RRAM的工作原理是：在两电极之间施加一定脉宽和一定幅值的电压或者电流，阻变材料在低阻态(表示逻辑“1”)和高阻态(表示逻辑“0”)之间进行稳定的可逆转换，阻值的高低差异对应数字信号中的高低电平，从而实现信息的存储。阈值型RRAM的I-V特性曲线如图3所示，这种回滞特性正是RRAM区别于其他无源器件的主要标志。其具体解释如下：(1)高阻态：斜率较小的曲线，表示RRAM处于高阻值状态；(2)低阻态：斜率较大的曲线，表示RRAM处于低阻值状态；(3)Set过程：当给RRAM施加正向电压，且施加的电压|V|≥V_set时，RRAM从高阻态转换为低阻态，V_set也即为RRAM从高阻态转化为低阻态的临界设置电压；(4)Reset过程：当给RRAM施加反向电压，且施加的电压|V|≥|V_reset|时，RRAM从低阻态转换为高阻态，V_reset也即为RRAM从低阻态转化为高阻态的临界重置电压。

表1中汇总了目前提出的各种逻辑门构建方法。分析可以发现，各类逻辑门存在性能上的折中，一般能够一步操作实现的逻辑，都需要额外的CMOS结构才能正确实现相应的功能，这将不利于逻辑电路面积的缩小；而若是不使用CMOS结构，逻辑功能则需要多步操作才能实现，这无异于增加电路的延迟。是否能够在阵列中实现和能否级联，则关乎大规模应用下，电路面积是否能够有效缩减，以及能否实现计算与存储的有效结合。而不同的应用场合，对逻辑门的需求不同，各种类型的逻辑门有明显的优缺点，没法直接判断哪一种结构最好，具体应用时可以根据需要进行选择。因此RRAM逻辑门的研究空间还很大，对现有结构进行改进或者提出新的逻辑构成方法也是颇有意义的。

表1各种逻辑构建方法汇总

在数字电路中，线性反馈移位寄存器(LFSR)有许多方面的应用，例如伪随机数生成、内建自测试、数据编解码以及计数器等，其结构简单，由D触发器和XOR逻辑门构成，4位LFSR的结构如图4所示。传统CMOS线性反馈移位寄存器面积消耗非常大，如图4所示的结构需要至少30个MOSFET，为此，有研究提出采用纳米尺寸的RRAM替代MOS管，虽然只需要7个RRAM即可实现，但是得经过55步操作才能实现4位数据的一次移位寄存，时间消耗非常长。

以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

发明内容

为了解决上述技术问题，本发明提出一种基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法，面积消耗小，操作步骤少，大大缩短时间消耗。

为了达到上述目的，本发明采用以下技术方案：

本发明的一个实施例公开了一种基于阻变式存储器的LFSR电路，包括N+2个阻变式存储器，各个所述阻变式存储器的正端相互连接并共同接到一端，各个所述阻变式存储器的负端分别连接各自的输入信号；其中N个所述阻变式存储器分别用于存储数据，2个所述阻变式存储器分别用于辅助运算。

本发明的另一个实施例公开了一种上述的基于阻变式存储器的LFSR电路的伪随机数据序列产生方法，包括以下步骤：

S1：将N+2个所述阻变式存储器初始化为高阻态；

S2：将N个用于存储数据的所述阻变式存储器中的前N-1个所述阻变式存储器的初始逻辑值依次移位复制到各自对应的下一个用于存储数据的所述阻变式存储器；

S3：结合2个用于辅助运算的所述阻变式存储器，将根据第N-1个用于存储数据的所述阻变式存储器的初始逻辑值和第N个用于存储数据的所述阻变式存储器的初始逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

优选地，步骤S1具体包括：将N+2个所述阻变式存储器的正端共同接地，各个所述阻变式存储器的负端分别施加初始化电压，其中各个所述初始化电压均不小于V_reset，V_reset为所述阻变式存储器从低阻态转化为高阻态的临界重置电压。

优选地，步骤S2具体包括：将第1个用于存储数据的所述阻变式存储器的初始逻辑值复制到第2个用于存储数据的所述阻变式存储器中，将第2个用于存储数据的所述阻变式存储器的初始逻辑值复制到第3个用于存储数据的所述阻变式存储器中，以此类推，直至将第N-1个用于存储数据的所述阻变式存储器的初始逻辑值复制到第N个用于存储数据的所述阻变式存储器中。

优选地，步骤S2中将第p个用于存储数据的所述阻变式存储器的初始逻辑值复制到第p+1个用于存储数据的所述阻变式存储器中具体包括：在2个用于辅助运算的所述阻变式存储器中的任意一个所述阻变式存储器的负端施加信号V_p，然后将第p+1个用于存储数据的所述阻变式存储器的负端接地，其中V_p表示第p个用于存储数据的所述阻变式存储器的初始逻辑值，1≤p≤N-1。

优选地，步骤S3具体包括：

在2个用于辅助运算的所述阻变式存储器的负端分别施加信号V_N-1和V_N，以改变2个用于辅助运算的所述阻变式存储器的阻值分布，其中V_N-1和V_N分别表示第N-1个和第N个用于存储数据的所述阻变式存储器的初始逻辑值；

然后在2个用于辅助运算的所述阻变式存储器的负端分别施加计算电压Vc，并将第1个用于存储数据的所述阻变式存储器的负端接地。

优选地，所述伪随机数据序列产生方法还包括以下步骤：

S4：结合2个用于辅助运算的所述阻变式存储器，将第N-2个用于存储数据的所述阻变式存储器的初始逻辑值至第1个用于存储数据的所述阻变式存储器的初始逻辑值中的至少一者分别各自与第1个用于存储数据的所述阻变式存储器的当前逻辑值的异或结果依次以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

优选地，步骤S4具体包括：

结合2个用于辅助运算的所述阻变式存储器，将根据第N-2个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中，将根据第N-3个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中，以此类推，直至将根据第1个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

优选地，步骤S4中将根据第q个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中具体包括：

读取第1个用于存储数据的所述阻变式存储器的当前逻辑值，转化为电压V_x；

初始化2个用于辅助运算的所述阻变式存储器以及第1个用于存储数据的所述阻变式存储器为高阻态；

在2个用于辅助运算的所述阻变式存储器的负端分别施加信号V_x和V_q，以改变2个用于辅助运算的所述阻变式存储器的阻值分布，其中V_q表示第q个用于存储数据的所述阻变式存储器的初始逻辑值；

在2个用于辅助运算的所述阻变式存储器的负端分别施加计算电压Vc，并将第1个用于存储数据的所述阻变式存储器的负端接地；

其中，1≤q≤N-2。

优选地，其中计算电压Vc的取值范围为：V_set≤V_c＜min[1.5V_set,2V_reset]，其中V_set为所述阻变式存储器从高阻态转化为低阻态的临界设置电压，V_reset为所述阻变式存储器从低阻态转化为高阻态的临界重置电压。

与现有技术相比，本发明的有益效果在于：本发明提出的基于阻变式存储器的LFSR电路及其伪随机数据序列产生方法，不需要电阻等其他电路元件的辅助，面积消耗小；可在交叉点阵中实现，方便高密度集成；以电压作为输入，输出以阻值的形式存储在RRAM(阻变式存储器)中，为计算和存储的融合提供了一种可能。

在进一步的方案中，设计了独特的异或门操作和复制操作应用在线性反馈移位寄存器的实现方法，面积消耗小，操作步骤少，大大缩短时间消耗。

附图说明

图1是阻变式存储器的MIM结构示意图；

图2是阻变式存储器的导电细丝原理示意图；

图3是阈值型RRAM的回滞特性曲线示意图；

图4是4位LFSR电路的结构组成示意图；

图5a是本发明优选实施例的异或门操作的结构示意图；

图5b是图5a中的结构输入为(0,0)或(1,1)加压计算时的阻值分布情况；

图5c是图5a中的结构输入为(0,1)加压计算时的阻值分布情况；

图6a是本发明优选实施例的复制操作的结构示意图；

图6b是图6a中的结构加载信号时的阻值分布情况；

图7是本发明一个实施例中的4位LFSR电路的实现结构；

图8是初始值为0000的状态跳变规律；

图9是初始值为1000的状态跳变规律；

图10是n位LFSR电路的结构组成示意图。

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步说明。

在现有的LFSR电路中，D触发器的作用是在时钟信号的作用下，接收输入数据D改变自身的状态Q，而个触发器串联则能够实现数据的移位；在背景技术中所指出的采用纳米尺寸的RRAM替代MOS管实现LFSR电路中，其中通过设计触发器以及异或门来设计LFSR电路，一个触发器需要7步操作，一个异或门需要9步操作，使用IMPLY逻辑，从而导致其设计的4位LFSR电路虽然只需要7个RRAM即可实现，但是得经过55步操作才能实现4位数据的一次移位寄存。而在本发明优选实施例提出一种基于阻变式存储器的LFSR电路，利用RRAM特有的记忆功能，设计独特的异或门操作以及复制操作，并将复制操作替代复杂的D触发器，实现LFSR电路的移位寄存功能，从而大大减少LFSR电路的移位寄存的操作步骤。

其中异或门(XOR逻辑门)操作的结构如图5a所示，二输入XOR逻辑门的功能是：当输入相同，即输入组合为(0,0)或(1,1)时，输出逻辑“0”；当输入不同，即输入组合为(0,1)或(1,0)时，输出逻辑“1”。图5a中M1和M2为输入RRAM，接收电压形式的输入信号，低电平0表示逻辑“0”，高电平V_high表示逻辑“1”；M3为输出RRAM，以阻值的形式存储XOR逻辑门计算结果，高阻表示逻辑“0”，低阻表示逻辑“1”；其中M1、M2、M3的正端(set端)分别相互连接并同时连接到S0端，M1、M2、M3的负端(reset端)分别连接各自的输入信号S1、S2、S3端。具体操作步骤如下：

1)初始化操作，将所有RRAM都设置为高阻态；

2)加载输入信号，在S1、S2两端分别加载待计算的信号电压a、b；

3)加压计算结果，在S1、S2两端加载计算电压V_c，S3接地，则a和b的异或结果则以阻值的形式存储于M3中。

其中，初始化操作不需要额外电路辅助，crossbar结构(交叉矩阵结构，也即十字结构)使得RRAM可以直接通过交叉的字线位线加压而改变阻值。将S0端接地，S1、S2和S3端同时施加电压V_init(V_init≥V_reset，V_reset即为RRAM从低阻态转化为高阻态的临界重置电压)即可同时将3个RRAM设置为高阻态。

加载输入信号，M1和M2的阻值会进行重新分配。当输入组合为(0,0)或者(1,1)时，由于没有电压差，M1和M2保持高阻不变，如图5b所示。当输入为(0,1)时，初始时刻S0端的电压值为1/2V_high，这个电压足够大，使得M1转变为低阻态，而M2保持为高阻态，如图5c所示，其中的Roff是RRAM为高阻状态的阻值，Ron是RRAM为低阻状态的阻值。当输入为(1,0)时，过程分析类似，M2会转变为低阻态，M1保持高阻态。为了保证这个过程的正确进行，输入信号高电平需要满足的条件是：

V_high≥2V_set (1)

其中，V_set即为RRAM从高阻态转化为低阻态的临界设置电压。

加压计算结果，此步操作中M1和M2并联，然后与M3串联进行分压，最终决定M3的阻值，即计算结果。当输入为(0,0)或(1,1)时，加载计算电压之初，3个RRAM的阻值分配情况如图5b所示，此时M3的分压为2/3V_c，不足以改变其阻态，因此它保持高阻态，即逻辑“0”。当输入为(0,1)时，阻值分配情况如图5c所示，此时M3的分压为V_c(由于Ron很小，Roff足够大，可看成S0端的电压为V_c)，足够大以使其转变为低阻，即逻辑“1”。计算电压V_c的要求是：

V_set≤V_c＜1.5V_set (2)

为了保证计算结果能够稳定存储，阻值转变后，M1、M2和M3的阻值不应该再被修改。输入为(0,1)的情况，计算完成后，M1为低阻、M2为高阻、M3为低阻，并且只有M1、M2才具备阻值翻转的可能，而在满足公式(2)的前提下，M2已不可能变成低阻态，此时由于高阻可以忽略不计，故S0端的电压为1/2V_c，也即M1的压差V_set-reset为1/2V_c。因此为了保证各个RRAM阻值稳定，为防止M1变成高阻态，对计算电压有额外要求：1/2V_c＜V_reset。输入为(1,0)的情况，计算电压的有效范围同上。输入为(0,0)或(1,1)的情况，不具备计算完成后阻值跳转的条件。综上来看，计算电压的有效范围为：

V_set≤V_c＜min[1.5V_set，2V_reset] (3)

其中，复制操作的结构以及操作实现只需要2个RRAM，2步操作即可，结构如图6a所示，2个RRAM分别为M1和M2，M1和M2的正端(set端)相互连接并共同接在S0端，M1和M2的负端(reset端)分别连接各自的输入信号S1、S2端；输入信号从S1端施加，计算结果即可存储于M2中，操作步骤如下：

1)初始化操作，将RRAM设为高阻态；

2)加载输入信号并计算，S1端加载输入信号a，S2接地，结果存于M2中。

初始化操作，只需将S0端接地，S1和S2端施加初始化电压V_init(V_init≥V_reset)即可同时将2个RRAM设置为高阻态。

加载输入信号并计算，当从S1端施加待计算的输入信号，S2接地时，M1和M2的阻值分配情况如图6b所示。若输入为零电压(即逻辑“0”)，M1和M2阻值保持高阻不变，输出为逻辑“0”。若输入高电平V_high，M2的分压足够大，会将其set为低阻态，即输出为逻辑“1”。这样便实现了复制的逻辑功能，输入高电平V_high的要求是：

V_high≥2V_set (4)

通过上述设计的独特的异或门操作以及复制操作，本发明的一个实施例公开一种更快实现4位LFSR电路的方法，结构如图7所示，6个阻变式存储器(RRAM)的正端(set端)共同接在S0，负端(reset端)分别接输入信号S1、S2、S3、S4、Sa、Sb。其中Q1～Q4为输出RRAM，用于存储4位数据；A和B为辅助RRAM，用于辅助运算；输入信号施加在RRAM的负端(reset端)端口上。

上述4位LFSR电路实现移位寄存(也即伪随机数据序列产生方法)的过程大致为：首先将所有RRAM单元初始化，然后逐步将Q1、Q2、Q3的初始逻辑值分别复制到Q2、Q3、Q4中，然后计算Q3⊕Q4(Q3和Q4的异或结果)，并将结果存在Q1中，这样便完成了一次的数据移位。具体操作步骤如下：

(1)将所有RRAM初始化为高阻态；

(2)Sa施加信号V1(表示Q1初始逻辑值)，S2接地，Q1的逻辑值复制到Q2中；

(3)Sa施加信号V2(表示Q2初始逻辑值)，S3接地，Q2的逻辑值复制到Q3中；

(4)Sa施加信号V3(表示Q3初始逻辑值)，S4接地，Q3的逻辑值复制到Q4中；

(5)Sa和Sb施加信号V3和V4(表示Q4初始逻辑值)，改变A、B阻值分布；

(6)Sa和Sb均施加计算电压Vc，S1接地，则Q3⊕Q4的结果(Q3和Q4的异或结果)会存于Q1中。

由此，利用6个RRAM，通过6步操作就实现了4位LFSR电路的一次数据移位，若要继续进行移位操作，读取Q1～Q4的值，并按照逻辑对应关系将其转换为相应的电压信号V1～V4，重复以上步骤即可。但是需要注意的是，若是Q1Q2Q3Q4的初始值为0000，则移位结果会一直重复为0000，如图8所示。

以初始值1000为例，对应的电压信号为：V1＝V_high(V_high≥2V_set)，V2＝V3＝V4＝0V。下面介绍具体操作及分析：

(1)将所有RRAM初始化为高阻态；

(2)Sa端施加电压信号V1＝V_high，S2接地，此时Q2的阻值变为低阻(逻辑“1”)；

(3)Sa端施加电压信号V2＝0V，S3接地，此时Q3保持高阻不变(逻辑“0”)；

(4)Sa端施加电压信号V3＝0V，S4接地，此时Q4保持高阻不变(逻辑“0”)；

(5)Sa和Sb分别施加信号V3＝0V和V4＝0V，此时A、B都保持高阻不变；

(6)Sa和Sb均施加计算电压V_c(V_set≤V_c＜min[1.5V_set,2V_reset])，S1端接地，则Q3⊕Q4的结果(逻辑0)会存于Q1中，即Q1为高阻(逻辑“0”)。

以上6步操作过后，Q1Q2Q3Q4的状态组合变为0100。若要继续移位操作，读取Q1～Q2的阻值，换算成对应的电压信号V1＝V3＝V4＝0V，V2＝V_high，然后按照上面的操作步骤进行，完成后Q1Q2Q3Q4的状态组合变为0010……依次进行下去，Q1～Q4的状态组合会按照图9所示的规律进行转变，1000～0001这15个状态按顺序循环跳转，而0000会自循环转变，如图8所示。

此结构中RRAM的统一初始化可以等效为时钟信号clock，控制整个移位操作的进行。显然这种结构的LFSR电路能够在crossbar阵列中实现，输入电压信号，相应的结果以阻值的形式存储在RRAM中，面积消耗小(只需要6个RRAM)，操作速度快(6步操作即实现一次数据移位)。

如表2所示，是采用上述实施例中的4位线性反馈移位寄存器(LFSR)进行仿真的结果。

表2 4位线性反馈移位寄存器(LFSR)的仿真结果

在表2中，现态为当前LFSR的状态，次态为经过6步操作之后LSFR的状态，每次都是将D2和D3的结果存入D0’，其他位进行移位操作。通过上述表2可以看出，本发明实施例所设计的基于阻变存储器的4位LFSR电路的可以正确地输出结果。这种结构的LFSR能够在crossbar阵列中实现，输入电压信号，相应的结果以阻值的形式存储在RRAM中，面积消耗小(只需要6个RRAM)，操作速度快(6步操作即实现一次数据移位)。

基于上述异或门操作和复制操作，本发明优选实施例还可进一步将上述结构应用于n阶(n为正整数)的LFSR电路，该电路结构包括n+2个RRAM器件，各个RRAM器件的正端(set端)相互连接并共同接到一端，各个RRAM器件的负端(reset端)分别连接各自的输入信号，其中n个RRAM器件(Q_n-1～Q₀)分别用于存储数据，该n个RRAM器件(Q_n-1～Q₀)的负端(reset端)分别连接S_n-1～S₀；2个RRAM器件(A和B)分别用于辅助运算，该2个RRAM器件(A和B)的负端(reset端)分别连接Sa和Sb。

其中对于一般化的n阶标准的LFSR电路，可如图10所示，根据图10所示的LFSR电路，进行移位寄存的工作步骤如下：

第一步：将所有RRAM初始化为高阻态；

第二步：在Sb加表示Q_n-1状态的电压V_n-1，S_n-2接地，将Q_n-1的状态传递给Q_n-2；

第三步：在Sb加表示Q_n-2状态的电压V_n-2，S_n-3接地，将Q_n-2的状态传递给Q_n-3；

…

第n步：在Sb加表示Q₁状态的电压V₁，S₀接地，将Q₁的状态传递给Q₀；

第n+1步：Sa和Sb上分别加表示电压V₁和V₀，改变A和B的阻值分布；

第n+2步：Sa和Sb上加计算电压V_c，S_n-1接地，计算中间值，结果以电阻形式保存在S_n-1对应的RRAM单元内；

第n+3步：读出Q_n-1的值，转化为电压V_x；

第n+4步：初始化A、B、Q_n-1为高阻态；

第n+5步：Sa和Sb上分别加表示电压V_x和V₂，改变A和B的阻值分布；

第n+6步：Sa和Sb上加计算电压V_c，S_n-1接地，计算中间值，结果以电阻形式保存在S_n-1对应的RRAM单元内；

第n+7步：读出Q_n-1的值，转化为电压V_x；

第n+8步：初始化A、B、Q_n-1为高阻态；

…

第5n-7步：Sa和Sb上分别加表示电压V_x和V_n-1，改变A和B的阻值分布；

第5n-6步：Sa和Sb上加计算电压V_c，S_n-1接地，结果以电阻形式保存在S_n-1对应的RRAM单元内。

至此，一次状态转换全部完成。其中的V_c满足V_set≤V_c＜min[1.5V_set,2V_reset]。

其中，上述各个步骤可以总结为分为以下步骤：

S1：也即第一步，为将n+2个RRAM进行初始化为高阻态的步骤，

S2：也即第二步至第n步，分别为将n个用于存储数据的RRAM中的前n-1个RRAM的初始逻辑值依次移位复制到各自对应的下一个用于存储数据的RRAM；

S3：也即第n+1步到第n+2步，为结合2个用于辅助运算的RRAM，将根据第n-1个用于存储数据的RRAM的初始逻辑值和第n个用于存储数据的RRAM的初始逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的RRAM中；

S4：也即第n+3步至第5n-6步，为结合2个用于辅助运算的RRAM，将第n-1个用于存储数据的RRAM的移位后的逻辑值至第2个用于存储数据的RRAM的移位后的逻辑值分别各自与第1个用于存储数据的RRAM的当前逻辑值的异或结果依次以电阻形式存储于第1个用于存储数据的RRAM中；进一步地，也即共分为n-2个4步步骤，每4个步骤分别为将根据第q个用于存储数据的RRAM的移位后的逻辑值与第1个用于存储数据的RRAM的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的RRAM中，其中2≤q≤n-1。

下一次状态转换与第一次状态转换过程相似，但是要在第一步增加读取当前Q_0-Q_n-1状态并转换为电压V₀-V_n-1的操作。

综上，采用本发明优选实施例的结构和伪随机数据序列产生方法，n阶的LFSR电路仅需要n+2个RRAM单元，面积消耗小，至少需n+2步，至多也仅需5n-6步即可完成一次数据移位，操作步骤相比现有的LFSR电路大大减少，操作速度快，大大缩短时间消耗。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于阻变式存储器的LFSR电路，其特征在于，包括N+2个阻变式存储器，各个所述阻变式存储器的正端相互连接并共同接到一端，各个所述阻变式存储器的负端分别连接各自的输入信号；其中N个所述阻变式存储器分别用于存储数据，2个所述阻变式存储器分别用于辅助运算。

2.一种权利要求1所述的基于阻变式存储器的LFSR电路的伪随机数据序列产生方法，其特征在于，包括以下步骤：

S1：将N+2个所述阻变式存储器初始化为高阻态；

S2：将N个用于存储数据的所述阻变式存储器中的前N-1个所述阻变式存储器的初始逻辑值依次移位复制到各自对应的下一个用于存储数据的所述阻变式存储器；

S3：结合2个用于辅助运算的所述阻变式存储器，将根据第N-1个用于存储数据的所述阻变式存储器的初始逻辑值和第N个用于存储数据的所述阻变式存储器的初始逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

3.根据权利要求2所述的伪随机数据序列产生方法，其特征在于，步骤S1具体包括：将N+2个所述阻变式存储器的正端共同接地，各个所述阻变式存储器的负端分别施加初始化电压，其中各个所述初始化电压均不小于V_reset，V_reset为所述阻变式存储器从低阻态转化为高阻态的临界重置电压。

4.根据权利要求2所述的伪随机数据序列产生方法，其特征在于，步骤S2具体包括：将第1个用于存储数据的所述阻变式存储器的初始逻辑值复制到第2个用于存储数据的所述阻变式存储器中，将第2个用于存储数据的所述阻变式存储器的初始逻辑值复制到第3个用于存储数据的所述阻变式存储器中，以此类推，直至将第N-1个用于存储数据的所述阻变式存储器的初始逻辑值复制到第N个用于存储数据的所述阻变式存储器中。

5.根据权利要求2所述的伪随机数据序列产生方法，其特征在于，步骤S2中将第p个用于存储数据的所述阻变式存储器的初始逻辑值复制到第p+1个用于存储数据的所述阻变式存储器中具体包括：在2个用于辅助运算的所述阻变式存储器中的任意一个所述阻变式存储器的负端施加信号V_p，然后将第p+1个用于存储数据的所述阻变式存储器的负端接地，其中V_p表示第p个用于存储数据的所述阻变式存储器的初始逻辑值，1≤p≤N-1。

6.根据权利要求2所述的伪随机数据序列产生方法，其特征在于，步骤S3具体包括：

在2个用于辅助运算的所述阻变式存储器的负端分别施加信号V_N-1和V_N，其中V_N-1和V_N分别表示第N-1个和第N个用于存储数据的所述阻变式存储器的初始逻辑值；

然后在2个用于辅助运算的所述阻变式存储器的负端分别施加计算电压Vc，并将第1个用于存储数据的所述阻变式存储器的负端接地。

7.根据权利要求2所述的伪随机数据序列产生方法，其特征在于，还包括以下步骤：

S4：结合2个用于辅助运算的所述阻变式存储器，将第N-2个用于存储数据的所述阻变式存储器的初始逻辑值至第1个用于存储数据的所述阻变式存储器的初始逻辑值中的至少一者分别各自与第1个用于存储数据的所述阻变式存储器的当前逻辑值的异或结果依次以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

8.根据权利要求7所述的伪随机数据序列产生方法，其特征在于，步骤S4具体包括：

结合2个用于辅助运算的所述阻变式存储器，将根据第N-2个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中，将根据第N-3个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中，以此类推，直至将根据第1个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中。

9.根据权利要求7所述的伪随机数据序列产生方法，其特征在于，步骤S4中将根据第q个用于存储数据的所述阻变式存储器的初始逻辑值与第1个用于存储数据的所述阻变式存储器的当前逻辑值计算的异或结果以电阻形式存储于第1个用于存储数据的所述阻变式存储器中具体包括：

读取第1个用于存储数据的所述阻变式存储器的当前逻辑值，转化为电压V_x；

初始化2个用于辅助运算的所述阻变式存储器以及第1个用于存储数据的所述阻变式存储器为高阻态；

在2个用于辅助运算的所述阻变式存储器的负端分别施加信号V_x和V_q，其中V_q表示第q个用于存储数据的所述阻变式存储器的初始逻辑值；

在2个用于辅助运算的所述阻变式存储器的负端分别施加计算电压Vc，并将第1个用于存储数据的所述阻变式存储器的负端接地；

其中，1≤q≤N-2。

10.根据权利要求6或9所述的伪随机数据序列产生方法，其特征在于，其中计算电压Vc的取值范围为：V_set≤V_c＜min[1.5V_set,2V_reset]，其中V_set为所述阻变式存储器从高阻态转化为低阻态的临界设置电压，V_reset为所述阻变式存储器从低阻态转化为高阻态的临界重置电压。