CN115762600A - 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 - Google Patents
基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 Download PDFInfo
- Publication number
- CN115762600A CN115762600A CN202211452697.7A CN202211452697A CN115762600A CN 115762600 A CN115762600 A CN 115762600A CN 202211452697 A CN202211452697 A CN 202211452697A CN 115762600 A CN115762600 A CN 115762600A
- Authority
- CN
- China
- Prior art keywords
- memristor
- bit
- signal
- cod
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种基于忆阻器阵列的n位s字多态可编程存储电路及使用方法，每个忆阻器单元包括编码Cod、忆阻器m、电阻R、二极管VD1和VD2；所述编码Cod、忆阻器m和电阻R依次串联，编码Cod另一端连接地址寄存器Cod_address_reg，输入脉冲信号Vs通过地址寄存器Cod_address_reg连接编码Cod；电阻R另一端连接外部脉冲信号Vd；外部脉冲信号Vd与电阻R间还设有接地的MOS管T4；二极管VD1正极连接于忆阻器m和电阻R之间，负极连接电压跟随器的输入端；二极管VD2正极与n位地址选择器输出的位信号相连，负极连接至编码Cod和忆阻器m之间；本发明根据不同阶段需求，通过调整MOS管T4可以实现正反双向编码、擦除及读取，解决了传统读取电路端口资源浪费的问题。
Description
技术领域
本发明涉及忆阻器阵列技术领域，主要涉及一种基于忆阻器阵列的n位s字多态可编程存储电路及使用方法。
背景技术
传统的场效应管和晶体管仅有高低两种阻态，因此，在使用和构成存储器阵列时，数据信息仅以1和0的形式存在于存储阵列之中，且部分的存储器在断电之后就不能够不能保持数据，易发生数据丢失，此外，在进行大量的数据存储时，所占用的运算资源和逻辑资源耗费都很大，往往有着更高的成本。
与传统的器件相比较而言，忆阻器是含有丰富阻态的理想器件，可通过编码“脉冲信号刺激”的方式进行阻态确定，这对存储电路有着十分重大的影响。如何在等量或者消耗更少的资源情况下，能够存储更多的信息，以及对应的辅助读取电路的实现，这对集成电路的进一步发展具有及其重要的研究价值。因此需要研究一种通过忆阻器可以存储多态的数据阵列，并通过一种合适的读取电路方法，将存储的多态信息-模拟信号读取出来。
发明内容
发明目的：针对上述背景技术中存在的问题，本发明提供了一种基于忆阻器阵列的n位s字多态可编程存储电路及使用方法，有效解决了多态信息存储和读取、和擦除的问题，不仅避免了构建忆阻存储阵列时，对应的输出端大量电路资源、端口浪费，输出不方便控制的特点，而且在消耗等量的资源状况下，能够存储更多的数据信息，从而使多态忆阻器在存储电路中的应用具有更好的适用性。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种基于忆阻器阵列的n位s字多态可编程存储电路，每个忆阻器单元包括编码Cod、忆阻器m、电阻R、二极管VD1和VD2；所述编码Cod、忆阻器m和电阻R依次串联，编码Cod另一端连接地址寄存器Cod_address_reg，输入脉冲信号Vs通过地址寄存器Cod_address_reg连接编码Cod；电阻R另一端连接外部脉冲信号Vd；所述二极管VD1正极连接于忆阻器m和电阻R之间，负极连接电压跟随器的正极输入端；所述二极管VD2正极与n位地址选择器输出的位信号相连，负极连接至编码Cod和忆阻器m之间；地址寄存器Cod_address_reg通过时钟clk和控制信息ctrol_information选择需要编码的Cod，在编码阶段根据不同需要分别由Vs或Vd输入编码脉冲；
所述外部脉冲信号Vd由脉冲发生装置输出，脉冲发生装置与电阻R间还设有MOS管T4；所述MOS管T4一端连接于脉冲发生装置与电阻R间，另一端接地，通过栅极控制MOS管通断；
每一列忆阻器m共用一个由n位地址选择器输出的位信号，n位地址选择器的位线连接于每个编码Cod和忆阻器m之间；每一行二极管VD1的输出端均连接至同一电压跟随器正极输入端，各电压跟随器共用一个外部输入信号EN，构成包括S个电压跟随器的数据输出缓冲区，最终输出一组包括S个含有忆阻阵列存储信息的模拟信号D1、D2、D3、D4、...、DS。
一种采用上述基于忆阻器阵列的n位s字多态可编程存储电路的使用方法，包括以下步骤：
步骤S1、编码阶段；
在编码过程中，当采用Vs＞Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；此时输入信号Vs对忆阻器单元m进行正向编码；
当采用Vs＜Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极关断，此时脉冲发生装置正常输出脉冲信号Vd，由脉冲信号Vd对忆阻器单元m进行反向编码；
步骤S2、读取阶段；
步骤S2.1、此时编码Cod停止工作，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；
步骤S2.2、n位地址选择器通过输入地址选择信号A1、A2、...、Ak，选择指定的位线l，被选中的位线l输入高电平位信号Vin，通过位线经由输入到电路中MOS管T1输入至对应忆阻器中；其中k满足2k＝n，l满足1≤l≤n；
步骤S2.3、忆阻器阵列{m}接收高电平位信号Vin，输出信号经二极管组{VD1}之后，发送到输出缓冲区中对应的电压跟随器正极输入端；
步骤S2.4、输出缓冲区的外部输入信号EN输入有效电平，各电压跟随器分别输出含有忆阻器阵列{m}存储信息的模拟信号D1、D2、D3、D4、...、Ds；
步骤S2.5、重复步骤S2.2-2.4，依次通过输入地址选择信号A1、A2、...、Ak，选择其它位线，依次记录各电压跟随器的输出，最终获得输出信号矩阵{D}。
进一步地，读取阶段后对电路进行擦除处理，具体方法包括：
当编码阶段采用Vs＞Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极关断，此时脉冲发生装置输入格式化信号Vd，对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理；
当编码阶段采用Vs＜Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极打开，此时脉冲发生装置停止工作，Vd端电平置低，Vs信号正向对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理。
有益效果：
本发明提供的基于忆阻器阵列的n位s字多态可编程存储电路和使用方法，通过对外部输入信号端口进行改进，并结合忆阻器阵列可以正反双向编码的特征，提供了一种节省端口资源，并且可以方便控制输出信号的存储电路结构。同时针对正反向编码的不同情况，本发明提供了基于该电路结构的编码、读取及格式化方法，针对不同编码及格式化条件，给出端口设置方法，使多态忆阻器在存储电路中具有更好的适用性。
附图说明
图1是本发明提供的n位s字多态可编程存储电路中忆阻器单元结构示意图；
图2是本发明提供的基于忆阻器阵列的n位s字多态可编程存储电路总体结构；
图3是本发明提供的脉冲发生装置结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的基于忆阻器阵列的n位s字多态可编程存储电路结构具体如图2所示，主体部分包括若干行列的忆阻器阵列{m}，每个忆阻器单元结构如图1所示，包括编码Cod、忆阻器m、电阻R、二极管VD1和VD2；所述编码Cod、忆阻器m和电阻R依次串联，编码Cod另一端连接地址寄存器Cod_address_reg，输入脉冲信号Vs通过地址寄存器Cod_address_reg连接编码Cod；电阻R另一端连接外部脉冲信号Vd；所述二极管VD1正极连接于忆阻器m和电阻R之间，负极连接电压跟随器的正极输入端；所述二极管VD2正极与n位地址选择器输出的位信号相连，负极连接至编码Cod和忆阻器m之间。地址寄存器Cod_address_reg通过时钟clk和控制信息ctrol_information选择需要编码的Cod，在编码阶段根据不同需要分别由Vs或Vd输入编码脉冲。
本发明考虑现有的忆阻器编码电路接口较多，端口资源浪费严重的问题，对外部输入信号端Vd进行改进，具体结构如图3所示，外部脉冲信号Vd由脉冲发生装置输出，脉冲发生装置与电阻R间还设有MOS管T4；所述MOS管T4一端连接于脉冲发生装置与电阻R间，另一端接地，通过栅极控制MOS管通断。
通过设置接地的MOS管T4，可以实现仅用两路输入Vs和Vd的情况下即可灵活完成双向编码，同时可以实现格式化电路的功能。
每一列忆阻器m共用一个由n位地址选择器输出的位信号，n位地址选择器的位线连接于每个编码Cod和忆阻器m之间；每一行二极管VD1的输出端均连接至同一电压跟随器正极输入端，各电压跟随器共用一个外部输入信号EN，构成包括S个电压跟随器的数据输出缓冲区，最终输出一组包括S个含有忆阻阵列存储信息的模拟信号D1、D2、D3、D4、...、DS。
下面具体提供基于上述实施例中基于忆阻器阵列的n位s字多态可编程存储电路结构的使用方法，主要包括编码、读取和格式化(擦除)三个阶段。
1、编码阶段；
在编码过程中，当采用Vs＞Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；此时输入信号Vs对忆阻器单元m进行正向编码；
当采用Vs＜Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极关断，此时脉冲发生装置正常输出脉冲信号Vd，由脉冲信号Vd对忆阻器单元m进行反向编码；
2、读取阶段；
步骤S2.1、此时编码Cod停止工作，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；
步骤S2.2、n位地址选择器通过输入地址选择信号A1、A2、...、Ak，选择指定的位线l，被选中的位线l输入高电平位信号Vin，通过位线经由输入到电路中MOS管T1输入至对应忆阻器中；其中k满足2k＝n，l满足1≤l≤n；
步骤S2.3、忆阻器阵列{m}接收高电平位信号Vin，输出信号经二极管组{VD1}之后，发送到输出缓冲区中对应的电压跟随器正极输入端；
步骤S2.4、输出缓冲区的外部输入信号EN输入有效电平，各电压跟随器分别输出含有忆阻器阵列{m}存储信息的模拟信号D1、D2、D3、D4、...、Ds；
步骤S2.5、重复步骤S2.2-2.4，依次通过输入地址选择信号A1、A2、...、Ak，选择其它位线，依次记录各电压跟随器的输出，最终获得输出信号矩阵{D}；
当读取阶段完成后，还要对电路进行格式化处理，具体步骤如下：
当编码阶段采用Vs＞Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极关断，此时脉冲发生装置输入格式化信号Vd，对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理；
当编码阶段采用Vs＜Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极打开，此时脉冲发生装置停止工作，Vd端电平置低，Vs信号正向对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种基于忆阻器阵列的n位s字多态可编程存储电路，其特征在于，每个忆阻器单元包括编码Cod、忆阻器m、电阻R、二极管VD1和VD2；所述编码Cod、忆阻器m和电阻R依次串联，编码Cod另一端连接地址寄存器Cod_address_reg，输入脉冲信号Vs通过地址寄存器Cod_address_reg连接编码Cod；电阻R另一端连接外部脉冲信号Vd；所述二极管VD1正极连接于忆阻器m和电阻R之间，负极连接电压跟随器的正极输入端；所述二极管VD2正极与n位地址选择器输出的位信号相连，负极连接至编码Cod和忆阻器m之间；地址寄存器Cod_address_reg通过时钟clk和控制信息ctrol_information选择需要编码的Cod，在编码阶段根据不同需要分别由Vs或Vd输入编码脉冲；
所述外部脉冲信号Vd由脉冲发生装置输出，脉冲发生装置与电阻R间还设有MOS管T4；所述MOS管T4一端连接于脉冲发生装置与电阻R间，另一端接地，通过栅极控制MOS管通断；
每一列忆阻器m共用一个由n位地址选择器输出的位信号，n位地址选择器的位线连接于每个编码Cod和忆阻器m之间；每一行二极管VD1的输出端均连接至同一电压跟随器正极输入端，各电压跟随器共用一个外部输入信号EN，构成包括S个电压跟随器的数据输出缓冲区，最终输出一组包括S个含有忆阻阵列存储信息的模拟信号D1、D2、D3、D4、...、DS。
2.一种采用权利要求1所述的基于忆阻器阵列的n位s字多态可编程存储电路的使用方法，其特征在于，包括编码阶段和读取阶段；具体地，
步骤S1、编码阶段；
在编码过程中，当采用Vs＞Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；此时输入信号Vs对忆阻器单元m进行正向编码；
当采用Vs＜Vd方式输入编码信号时，通过时钟clk和控制信息ctrol_information设置需要编码的电路单元，控制MOS管T4栅极关断，此时脉冲发生装置正常输出脉冲信号Vd，由脉冲信号Vd对忆阻器单元m进行反向编码；
步骤S2、读取阶段；
步骤S2.1、此时编码Cod停止工作，控制MOS管T4栅极打开，脉冲发生装置停止工作，Vd端电平置低；
步骤S2.2、n位地址选择器通过输入地址选择信号A1、A2、...、Ak，选择指定的位线l，被选中的位线l输入高电平位信号Vin，通过位线经由输入到电路中MOS管T1输入至对应忆阻器中；其中k满足2k＝n，l满足1≤l≤n；
步骤S2.3、忆阻器阵列{m}接收高电平位信号Vin，输出信号经二极管组{VD1}之后，发送到输出缓冲区中对应的电压跟随器正极输入端；
步骤S2.4、输出缓冲区的外部输入信号EN输入有效电平，各电压跟随器分别输出含有忆阻器阵列{m}存储信息的模拟信号D1、D2、D3、D4、...、Ds；
步骤S2.5、重复步骤S2.2-2.4，依次通过输入地址选择信号A1、A2、...、Ak，选择其它位线，依次记录各电压跟随器的输出，最终获得输出信号矩阵{D}。
3.根据权利要求2所述的一种基于忆阻器阵列的n位s字多态可编程存储电路的使用方法，其特征在于，读取阶段后对电路进行擦除处理，具体方法包括：
当编码阶段采用Vs＞Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极关断，此时脉冲发生装置输入格式化信号Vd，对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理；
当编码阶段采用Vs＜Vd方式输入编码信号时，擦除阶段控制MOS管T4栅极打开，此时脉冲发生装置停止工作，Vd端电平置低，Vs信号正向对忆阻器阵列{m}进行格式化处理，擦除存储信息；输出缓冲区的外部输入信号EN输入无效电平，各电压跟随器停止工作；经过格式化周期Tmax后，实现n位s字忆阻器阵列读取电路的信息擦除处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210399486.5A CN114708895A (zh) | 2022-04-15 | 2022-04-15 | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 |
| CN2022103994865 | 2022-04-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115762600A true CN115762600A (zh) | 2023-03-07 |
Family
ID=82175369
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210399486.5A Withdrawn CN114708895A (zh) | 2022-04-15 | 2022-04-15 | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 |
| CN202211452697.7A Pending CN115762600A (zh) | 2022-04-15 | 2022-11-21 | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210399486.5A Withdrawn CN114708895A (zh) | 2022-04-15 | 2022-04-15 | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN114708895A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116994634B (zh) * | 2023-09-26 | 2023-12-12 | 南京邮电大学 | 一种忆阻器阵列故障测试电路 |
-
2022
- 2022-04-15 CN CN202210399486.5A patent/CN114708895A/zh not_active Withdrawn
- 2022-11-21 CN CN202211452697.7A patent/CN115762600A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114708895A (zh) | 2022-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8964466B2 (en) | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N | |
| US7852671B2 (en) | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array | |
| CN1101048C (zh) | 用于快速存储器的比特映象寻址方案 | |
| JPS6013398A (ja) | 半導体多値記憶装置 | |
| US11171650B2 (en) | Reversible logic circuit and operation method thereof | |
| JPH0240198A (ja) | 不揮発性記憶装置 | |
| CN101681321A (zh) | 利用数据值的模拟通信的固态存储器 | |
| CN112015367B (zh) | 非易失性布尔逻辑操作单元及方法、装置 | |
| JP2000251484A (ja) | 不揮発性半導体記憶装置 | |
| CN115762600A (zh) | 基于忆阻器阵列的n位s字多态可编程存储电路及使用方法 | |
| US7924601B2 (en) | Resistive memory and data write-in method | |
| US6292398B1 (en) | Method for the in-writing verification of the threshold value in non-volatile memories | |
| CN112002357B (zh) | 用于操作半导体器件的方法及半导体器件 | |
| CN102148060B (zh) | 电荷泵系统及存储器编程电路 | |
| CN114694713A (zh) | 一种n位s字忆阻器阵列读取电路结构及读取、擦除方法 | |
| EP0811986A1 (en) | Page-mode memory device with multiple-level memory cells | |
| CN106527562B (zh) | 一种基于fpga的低功耗sram字线电压实现电路及方法 | |
| CN115064196A (zh) | 一种基于二值化标记扩容的忆阻器存储阵列及工作方法 | |
| US20240194271A1 (en) | Control method for nand flash memory to complete xnor operation | |
| CN110572149B (zh) | 一种Toffoli门电路及其操作方法 | |
| CN209785555U (zh) | 一种多模存储电路 | |
| CN103345936A (zh) | 任意k值和8值dram的写入电路和读出电路 | |
| CN116721685A (zh) | 一种2t动态随机存储器单元多值写入电路及方法 | |
| WO2021035528A1 (zh) | 一种主动笔驱动电路、驱动方法、驱动芯片及主动笔 | |
| CN118301494A (zh) | 一种多忆阻器阵列成像电路结构及使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |