CN109801906A - 一种Wettable Flank封装结构及其制备方法 - Google Patents

一种Wettable Flank封装结构及其制备方法 Download PDF

Info

Publication number
CN109801906A
CN109801906A CN201811623927.5A CN201811623927A CN109801906A CN 109801906 A CN109801906 A CN 109801906A CN 201811623927 A CN201811623927 A CN 201811623927A CN 109801906 A CN109801906 A CN 109801906A
Authority
CN
China
Prior art keywords
pin
lead frame
cutting
groove
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811623927.5A
Other languages
English (en)
Inventor
周海锋
张江华
沈锦新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201811623927.5A priority Critical patent/CN109801906A/zh
Publication of CN109801906A publication Critical patent/CN109801906A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种Wettable Flank封装结构及其制备方法，所述封装结构包括引线框架(1)，所述引线框架(1)包括基岛(11)和引脚(12)，所述基岛(11)上通过胶片胶(2)设置有芯片(3)，所述芯片(3)外围区域包封有塑封料(4)，所述塑封料(4)四周通过切割形成第一台阶(5)，所述第一台阶(5)四周通过切割形成第二台阶(6)，所述第二台阶(6)区域的引脚(12)裸露在外，所述基岛(11)和引脚(12)裸露在外的表面上设置有保护镀层(7)。本发明它能够克服传统DFN产品引脚面积过小、焊接高度低而产生PCB贴装焊锡易开裂以及PCB贴装焊锡后无法检测确认焊点质量或检测确认困难的问题。

Description

一种Wettable Flank封装结构及其制备方法
技术领域
本发明涉及一种Wettable Flank(可润湿侧爬)封装结构及其制备方法，属于半导体封装技术领域。
背景技术
传统DFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露基岛用来导热，围绕大基岛的封装外围四周有实现电气连结的导电引脚。引脚面积较小，并且DFN产品与印刷电路板之间的焊接高度低，当DFN产品与印刷电路板热膨胀系数不同时，会导致引脚焊锡开裂。
传统DFN产品引脚在塑封体正下方形成，因此，检查焊点质量时，采用传统视觉检查技术，困难且耗时，需要将PCB倾斜一定的角度才可能进行检测确认；采用X-ray检查技术，因焊锡高度低，焊锡量少也需要精度更高的专用设备才能满足检查要求。此时，电测试是确定焊接端子电连接性的唯一方法。但是在某些应用中，所有终端的全电测试比较困难或不完整。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种Wettable Flank封装结构及其制备方法，它能够克服传统DFN产品引脚面积过小、焊接高度低而产生PCB贴装焊锡易开裂以及PCB贴装焊锡后无法检测确认焊点质量或检测确认困难的问题。
本发明解决上述问题所采用的技术方案为：一种Wettable Flank封装结构，它包括引线框架，所述引线框架包括基岛和引脚，所述基岛上通过装片胶设置有芯片，所述芯片外围区域包封有塑封料，所述塑封料四周通过切割形成第一台阶，所述第一台阶四周通过切割形成第二台阶，所述第二台阶区域的引脚裸露在外，所述基岛和引脚裸露在外的表面上设置有保护镀层。
一种Wettable Flank封装结构的制备方法，所述方法包括以下步骤：
步骤一、取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、对引脚区域的塑封体上利用刀片进行第一次切割，形成第一凹槽；
步骤三、在第一凹槽上利用激光进行第二次切割，形成第二凹槽，第二凹槽区域的引脚裸露在外，第二次切割宽度小于第一次切割宽度；
步骤四、将引线框架底部及切割裸露的引脚表面镀敷一层保护层；
步骤五、从引线框架背面利用刀片进行第第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割分离成型。
优选的，步骤二中第一凹槽处预留包封厚度40～60um。
优选的，步骤四中保护层采用锡、镍金或镍钯金。
一种Wettable Flank封装结构的制备方法，所述方法包括以下步骤：
步骤一、取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、对引脚区域的塑封体上利用刀片进行第一次切割，形成第一凹槽；
步骤三、在第一凹槽上利用激光进行第二次切割，第二次切割宽度小于第一次切割宽度，第一凹槽的塑封体形成第一台阶，引脚区域形成第二凹槽，第二凹槽区域的引脚裸露在外；
步骤四、从引线框架背面利用刀片进行第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割分离成型；
步骤五、单颗产品通过化镀方式将裸露的基岛和引脚表面镀上可焊层。
优选的，步骤二中第一凹槽处预留包封厚度40～60um。
优选的，步骤五中保护层采用锡、镍金或镍钯金。
与现有技术相比，本发明的优点在于：
1、本发明具有外露引脚结构，可在SMT贴装后便于视觉检测设备检测焊点质量情况，可应用于汽车电子领域，提供了可焊性的视觉指标，并降低了检查时间；
2、本发明外露引脚结构可增加SMT焊锡面积，增强引脚与PCB的结合力，通过可润湿侧爬结构，增加引脚上锡能力，一定程度上减少了焊锡开裂的风险；
3、本发明加工工艺简单，通过成熟的切割工艺即可实现外露引脚的目的，操作上比其他Wettable Flank制备工艺更方便可行，且成本更低。
附图说明
图1为本发明一种Wettable Flank封装结构的示意图。
图2为本发明一种Wettable Flank封装结构焊锡的结构示意图。
图3～图7为本发明一种Wettable Flank封装结构制备方法实施例1的各工序流程示意图。
图8～图12为本发明一种Wettable Flank封装结构制备方法实施例2的各工序流程示意图。
其中：
引线框架1
基岛11
引脚12
装片胶2
芯片3
塑封体4
第一台阶5
第二台阶6
保护镀层7
锡膏8
PCB板9。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
参见图1、图2，本发明涉及的一种Wettable Flank封装结构，它包括引线框架1，所述引线框架1包括基岛11和引脚12，所述基岛11上通过胶片胶2设置有芯片3，所述芯片3外围区域包封有塑封料4，所述塑封料4四周通过切割形成第一台阶5，所述第一台阶5四周通过切割形成第二台阶6，所述第二台阶6区域的引脚12裸露在外，所述基岛11和引脚12裸露在外的表面上设置有保护镀层7；
实施例1：
本发明一种Wettable Flank封装结构的制备方法，它包括以下步骤：
步骤一、参见图3，取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、参见图4，对引脚区域的塑封体上利用刀片进行第一次切割，塑封体形成第一凹槽，第一凹槽处预留包封厚度40～60um，优选为50um；
步骤三、参见图5，在第一凹槽上利用激光进行第二次切割，第二次切割宽度小于第二次切割宽度，引脚上方形成第二凹槽，第二凹槽区域的引脚裸露在外；
步骤四、参见图6，将引线框架底部及切割裸露的引脚表面镀敷一层保护层，可以是电镀锡、NiAu、NiPaAu，亦或是通过其他方式形成的防氧化保护层；
步骤五、参见图7，从引线框架背面利用刀片进行第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割分离成型。
实施例2：
本发明一种Wettable Flank封装结构的制备方法，它包括以下步骤：
步骤一、参加图8，取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、参见图9，对引脚区域的塑封体上进行刀片一次切割，形成第一凹槽，第一凹槽处预留包封厚度40～60um，优选为50um；
步骤三、参见图10，在第一凹槽上利用激光进行第二次切割，第二次切割宽度小于第二次切割宽度，引脚上方形成第二凹槽，第二凹槽区域的引脚裸露在外；
步骤四、参见图11，从引线框架背面利用刀片进行第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割成型；
步骤五、参见图12，单颗产品通过化镀方式将裸露的基岛和引脚表面镀上可焊层。
上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (6)

1.一种Wettable Flank封装结构，其特征在于：它包括引线框架(1)，所述引线框架(1)包括基岛(11)和引脚(12)，所述基岛(11)上通过胶片胶(2)设置有芯片(3)，所述芯片(3)外围区域包封有塑封料(4)，所述塑封料(4)四周通过切割形成第一台阶(5)，所述第一台阶(5)四周通过切割形成第二台阶(6)，所述第二台阶(6)区域的引脚(12)裸露在外，所述基岛(11)和引脚(12)裸露在外的表面上设置有保护镀层(7)。
2.一种Wettable Flank封装结构的制备方法，其特征在于所述方法包括以下步骤：
步骤一、取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、对引脚区域的塑封体上利用刀片进行第一次切割，形成第一凹槽；
步骤三、在第一凹槽上利用激光进行第二次切割，第二次切割宽度小于第一次切割宽度，形成第二凹槽，第二凹槽区域的引脚裸露在外；
步骤四、将引线框架底部及切割裸露的引脚表面镀敷一层保护层；
步骤五、从引线框架背面利用刀片进行第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割成型。
3.一种Wettable Flank封装结构的制备方法，其特征在于所述方法包括以下步骤：
步骤一、取一DFN引线框架，引线框架单颗产品的四周引脚与相邻产品引脚互连导通，并在DFN引线框架上进行装片、球焊和包封作业；
步骤二、对引脚区域的塑封体上利用刀片进行第一次切割，形成第一凹槽；
步骤三、在第一凹槽上利用激光进行第二次切割，第二次切割宽度小于第一次切割宽度，形成第二凹槽，第二凹槽区域的引脚裸露在外；
步骤四、从引线框架背面利用刀片进行第三次切割，第三次切割宽度小于第二次切割宽度，将单颗产品切割分离成型；
步骤五、单颗产品通过化镀方式将裸露的基岛和引脚表面镀上可焊层。
4.根据权利要求2或3所述的一种Wettable Flank封装结构的制备方法，其特征在于：步骤二中第一凹槽处预留包封厚度40～60um。
5.根据权利要求2所述的一种Wettable Flank封装结构的制备方法，其特征在于：步骤四中保护层采用锡、镍金或镍钯金。
6.根据权利要求3所述的一种Wettable Flank封装结构的制备方法，其特征在于：步骤五中保护层采用锡、镍金或镍钯金。
CN201811623927.5A 2018-12-28 2018-12-28 一种Wettable Flank封装结构及其制备方法 Pending CN109801906A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811623927.5A CN109801906A (zh) 2018-12-28 2018-12-28 一种Wettable Flank封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811623927.5A CN109801906A (zh) 2018-12-28 2018-12-28 一种Wettable Flank封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN109801906A true CN109801906A (zh) 2019-05-24

Family

ID=66557968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811623927.5A Pending CN109801906A (zh) 2018-12-28 2018-12-28 一种Wettable Flank封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109801906A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183393A1 (zh) * 2021-03-03 2022-09-09 泉州三安半导体科技有限公司 Led封装器件及其制备方法
CN118398589A (zh) * 2024-06-28 2024-07-26 苏州元脑智能科技有限公司 一种bga芯片封装结构和测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183393A1 (zh) * 2021-03-03 2022-09-09 泉州三安半导体科技有限公司 Led封装器件及其制备方法
CN118398589A (zh) * 2024-06-28 2024-07-26 苏州元脑智能科技有限公司 一种bga芯片封装结构和测试方法

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN104685615B (zh) 半导体器件的制造方法及半导体器件
CN103681577B (zh) 树脂密封型半导体装置及其制造方法
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US7247933B2 (en) Thin multiple semiconductor die package
US11217513B2 (en) Integrated circuit package with pre-wetted contact sidewall surfaces
TWI634634B (zh) 半導體裝置及其製造方法
CN102456648B (zh) 封装基板的制法
CN102163591A (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN103715165A (zh) 半导体封装件及其制法
CN109801906A (zh) 一种Wettable Flank封装结构及其制备方法
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
CN108447841A (zh) 电路组件及其制造方法
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
EP2130222B1 (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
KR20150051884A (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
CN101552253B (zh) 阵列封装基板
CN109742063A (zh) 一种封装结构及其制备方法
CN102842551A (zh) 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN208433406U (zh) 封装芯片
CN105206594A (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN218810344U (zh) Mems模组封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190524