CN109801891B - 夹具及半导体封装 - Google Patents

夹具及半导体封装 Download PDF

Info

Publication number
CN109801891B
CN109801891B CN201811231455.9A CN201811231455A CN109801891B CN 109801891 B CN109801891 B CN 109801891B CN 201811231455 A CN201811231455 A CN 201811231455A CN 109801891 B CN109801891 B CN 109801891B
Authority
CN
China
Prior art keywords
die
leadframe
alignment
clip
attach portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811231455.9A
Other languages
English (en)
Other versions
CN109801891A (zh
Inventor
阿里尔·索托马约尔·坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN109801891A publication Critical patent/CN109801891A/zh
Application granted granted Critical
Publication of CN109801891B publication Critical patent/CN109801891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

本发明公开了一种夹具和半导体封装，该夹具的实施方式可包括管芯附接部分和引线框架对准部分，该管芯附接部分包括从管芯附接部分延伸的至少一个突起部，并且该引线框架对准部分包括至少一个对准特征结构。该至少一个对准特征结构可被配置为耦接到引线框架中的至少一个孔中，从而使夹具与引线框架对准。该至少一个突起部可被配置为耦接到至少一个凹槽中，该至少一个凹槽位于所述管芯中。

Description

夹具及半导体封装
技术领域
本文件的各方面整体涉及夹具及半导体封装，该半导体封装利用夹具来与设备建立电连接。更具体的实施方式涉及用于管芯的含夹具的半导体封装。
背景技术
传统上，夹具(通常为铜)用于半导体封装中以提供半导体封装中的电连接。夹具用作引线接合的替代形式。夹具还可用于改善半导体封装的热性能。
发明内容
夹具的实施方式可包括管芯附接部分和引线框架对准部分，该管芯附接部分包括从管芯附接部分延伸的至少一个突起部，并且该引线框架对准部分包括至少一个对准特征结构。该至少一个对准特征结构可被配置为耦接到引线框架中的至少一个孔中，从而使夹具与引线框架对准。该至少一个突起部可被配置为耦接到至少一个凹槽中，该至少一个凹槽位于管芯中。
夹具的实施方式可包括以下各项中的一项、全部或任一项：
管芯附接部分可包括四个突起部，该四个突起部从管芯附接部分延伸。
引线框架对准部分可包括两个对准特征结构。
引线框架对准部分的截面可在如下方向上延伸：在基本上垂直地远离管芯附接部分的第一方向上、在基本上平行地远离管芯附接部分的第二方向上，以及在平行于第一方向的第三方向上。
对准特征结构可不跨越由管芯附接部分形成的平面。
夹具可包括多个接合特征结构，该多个接合特征结构被配置为确保最小接合化合物厚度。
半导体封装的实施方式可包括管芯和夹具，该管芯耦接到引线框架，该夹具直接耦接到管芯和引线框架两者。引线框架和夹具可形成联锁对准机构，该联锁对准机构以所需的物理布置将夹具固定地耦接到引线框架。联锁对准机构可被配置为在管芯的回流或者粘合剂管芯附接固化期间防止夹具的移动。
半导体封装的实施方式可包括以下各项中的一项、全部或任一项：
联锁对准机构可包括夹具上的对准特征结构和引线框架中的孔。对准特征结构可被配置为耦接在孔中。
引线框架和夹具可包括第二联锁对准机构。
联锁对准机构可不跨越由管芯形成的平面。
夹具的截面可在如下方向上延伸：在基本上垂直地远离管芯的第一方向上、在基本上平行地远离管芯的第二方向上，以及在平行于第一方向的第三方向上。
夹具的沿着半导体封装的侧面延伸的引线框架对准部分可长于夹具的管芯附接部分的长度和宽度中的一者。
半导体封装的实施方式可包括管芯，该管芯包括至少一个凹槽，该至少一个凹槽位于管芯的第一侧面中；引线框架，该引线框架耦接到管芯的第一侧面，该引线框架包括其中的至少一个开口；以及夹具，该夹具包括管芯附接部分和引线框架对准部分，该管芯附接部分包括从管芯附接部分延伸的至少一个突起部，并且该引线框架对准部分包括至少一个对准特征结构。该至少一个对准特征结构可被配置为可滑动地耦接到至少一个开口中，该至少一个开口位于引线框架中。该至少一个突起部可被配置为耦接到至少一个凹槽中，该至少一个凹槽位于管芯中。
半导体封装的实施方式可包括以下各项中的一项、全部或任一项：
至少一个开口可完全延伸穿过引线框架。
管芯附接部分可包括四个突起部，并且管芯可包括四个对应凹槽。
引线框架对准部分可包括两个对准特征结构，并且引线框架可包括与两个对准特征结构相对应的两个开口。
引线框架对准部分的横截面可在如下方向上延伸：在基本上垂直地远离管芯的第一方向上、在基本上平行地远离管芯的第二方向上，以及在平行于第一方向的第三方向上。
对准特征结构可不跨越由管芯形成的平面。
引线框架对准部分的沿着半导体封装的侧面延伸的长度可长于管芯附接部分的长度和宽度中的一者。
对准特征结构可被配置为在管芯的回流或者粘合剂管芯附接固化期间防止夹具的移动。
对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：
图1是夹具的顶视图；
图2是图1的夹具的第一侧视图；
图3是图1的夹具的第二侧视图；
图4是引线框架的顶视图；
图5是将管芯耦接到图4的引线框架的夹具的顶视图；并且
图6是将管芯耦接到引线框架的图5的夹具的横截面侧视图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的与预期半导体封装件符合的许多另外的部件、组装工序和/或方法元件将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本发明公开了具体实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类半导体封装以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。
本文所公开的半导体封装包括夹具。在各种实施方式中，本文所公开的夹具的实施方式可为铜。在其他实施方式中，以非限制性示例的形式，本文所公开的夹具可由其他金属、金属合金或其他导电/导热材料制成。参见图1，示出了夹具的顶视图。夹具2包括管芯附接部分4。如图所示，管芯附接部分4包括至少一个突起部6，该至少一个突起部从管芯附接部分延伸。该突起部可呈现各种形状和尺寸。以非限制性示例的形式，该突起部的外周边可为基本上正方形、矩形、圆形、卵形或任何其他闭合周边三维形状。在图1中，突起部6被示出为延伸到页面中。在各种实施方式中，如图1所示，管芯附接部分4包括四个突起部。当夹具具有超过单个突起部时，这些突起部可为类似的并且沿着这些突起部之间的轴线对称。然而，在一些实施方式中，不使用突起部，特别是在管芯自身具有在其上的接合特征结构的情况下，以非限制性示例的形式，这些接合特征结构，诸如为凸块、螺柱或凸起的迹线。
夹具还包括引线框架对准部分8，该引线框架对准部分耦接到管芯附接部分。引线框架对准部分8包括至少一个对准特征结构10。在图1所示的实施方式中，引线框架对准部分8包括两个对准特征结构，该两个对准特征结构被示出为延伸到页面中(参见图3)。一个或多个对准特征结构10可位于引线框架对准部分8的边缘上。
引线框架对准部分8可包括被配置为沿着半导体封装的侧面延伸的长度12。长度12可长于管芯附接部分的长度16或管芯附接部分的宽度14。在其他实施方式中，长度12可与管芯附接部分的长度16或管芯附接部分的宽度14基本上相同或更短。管芯附接部分的宽度14可与管芯附接部分的长度16基本上相同，而在其他实施方式中，宽度和长度可根据管芯/封装尺寸而改变。在各种实施方式中，引线框架对准部分8的宽度18可小于管芯附接部分的宽度14，而在其他实施方式中，宽度18可与宽度14基本上相同或更大。
如图1所示，当从上方观看时，夹具可形成L形或倒L形，因为管芯附接部分4在引线框架对准部分8的端部处以直角与引线框架对准部分8相交。在其他实施方式中，管芯附接部分4可在引线框架对准部分8的中间部分中与引线框架对准部分相交以形成T形夹具。
参见图2，示出了图1的夹具的第一侧视图。图2是图1的侧面20的视图。如图2所见，至少一个突起部6远离管芯附接部分4延伸。一个或多个突起部6可被配置为配合和耦接到管芯中的一个或多个对应凹槽中，以非限制性示例的形式，所述凹槽诸如为垫开口、通孔或另一种类型的凹进电触点。在各种实施方式中，当如图2所示从侧面观看时，夹具2可形成钩形形状。具体地讲，引线框架对准部分8的第一部分22可在基本上垂直于管芯附接部分4的第一方向上远离管芯附接部分延伸。第二部分24可在基本上平行于管芯附接部分4的第二方向上远离管芯附接部分延伸。第三部分26可在基本上平行于第一方向的方向上远离第二部分24延伸。第三部分26的端部可包括一个或多个对准特征结构10。在各种实施方式中，一个或多个对准特征结构10不跨越由管芯附接部分4形成的平面，而在其他实施方式中，至少一个对准特征结构10延伸穿过由管芯附接部分4形成的平面或在该平面下方延伸。
参见图3，示出了图1的夹具的第二侧视图。图3是图1的侧面28的视图。如图3所见，夹具可包括至少一个(或两个，如图所示)对准特征结构10。每个对准特征结构在引线框架对准部分8的第三部分26的其余部分下方延伸。以非限制性示例的形式，对准特征结构10的端部30可为尖的、倒圆的、锥形的、针形的、或矩形的。在各种实施方式中，由于对准部分10的形状，对准特征结构10可与引线框架自对准。至少一个对准特征结构被配置为耦接到引线框架中的至少一个对应孔中并且使夹具与引线框架对准。
在各种实施方式中，夹具可包括多个接合特征结构64。接合特征结构64可在与对准特征结构10相同的方向上从夹具延伸，但是接合特征结构64从夹具延伸的距离没有对准特征结构10那样远。接合特征结构64可被配置为确保夹具和引线框架之间的最小接合化合物厚度，因为当夹具耦接到引线框架时它们在夹具与引线框架之间提供了空间。在各种实施方式中，所使用的接合化合物可为焊膏，而在其他实施方式中，可使用其他接合化合物，诸如环氧树脂。
除了夹具之外，半导体封装还包括引线框架。参见图4，示出了引线框架32的顶视图。引线框架32包括至少一个孔或开口34。在各种实施方式中，引线框架32包括与夹具的对准特征结构10一样多的开口34。在图5所示的特定实施方式中，引线框架32包括穿过其中的两个开口34。开口34可完全延伸穿过引线框架32或仅部分延伸穿过引线框架，从而在其中形成阱。此外，在一些实施方式中，开口34可位于引线框架32的边缘上。在开口34形成引线框架中的阱的各种实施方式中，开口34可包括底部，以非限制性示例的形式，该底部为锥形的、倒圆的或尖的。此外，在开口形成引线框架中的阱或贯穿引线框架的孔的各种实施方式中，开口的侧壁可为倾斜或成角的。开口的此类侧壁和阱的底部可与夹具的对准特征结构的形状匹配，和/或可有利于夹具的自对准特性。
半导体封装还包括耦接到引线框架和夹具的管芯。参见图5，示出了将管芯36耦接到图4的引线框架32的夹具的顶部透视图。该封装包括夹具38，该夹具直接耦接到引线框架32和管芯36两者。夹具38可为本文此前所公开的任何夹具。夹具38在管芯36和引线框架32两者的顶部上方延伸并且覆盖这两者的一部分。如图1所示，夹具38被示出为透视图，以便更好地说明夹具38与管芯36和引线框架32的关系。如图所示，夹具38包括管芯附接部分40。在各种实施方式中，并且如图5所示，管芯附接部分40可覆盖管芯36的很大一部分，而在其他实施方式中，其可覆盖管芯36的上表面的大部分或少部分。在图5中，管芯附接部分40覆盖管芯36的上表面的大部分。夹具38还包括引线框架对准部分42。如图所示，引线框架对准部分42可至少部分地覆盖引线框架32的一部分，该引线框架的该部分包括被配置为接收对准部分44的开口34。
参见图6，示出了将管芯耦接到引线框架的图5的夹具的横截面侧视图。图6示出了夹具38如何直接耦接到管芯36并且耦接到/耦接进引线框架32中的开口。管芯36可包括管芯的第一侧面48上的一个或多个凹槽46，该一个或多个凹槽接触夹具38。在特定实施方式中，管芯36包括四个凹槽。如本文此前所公开，夹具38包括管芯附接部分40，该管芯附接部分包括至少一个突起部50，该至少一个突起部被配置为耦接到一个或多个凹槽46中。凹槽的数量和突起部的数量可相同，其中每个突起部被配置为耦接到对应凹槽中。在其他实施方式中，管芯附接部分40可包括突起部，这些突起部不被接收到管芯内的凹槽中，而是接触管芯36的平坦表面。在另一个实施方式中，管芯附接部分40可不包括突起部并且管芯36可不包括凹槽，而是管芯附接部分的平坦表面和管芯的平坦表面可被设计为彼此直接且完全地接触。
如本文此前所述，夹具38包括引线框架对准部分42。引线框架对准部分42可包括第一部分52，该第一部分可在基本上垂直于管芯36的第一方向上远离管芯延伸。引线框架对准部分42可包括第二部分54，该第二部分可在基本上平行于管芯附接部分的第二方向上远离管芯36延伸。引线框架对准部分42可包括第三部分56，该第三部分可在基本上平行于第一部分52的方向上远离第二部分54延伸。第三部分56的端部可包括一个或多个对准特征结构44。对准特征结构44可被配置为可滑动地耦接到引线框架32的开口或孔34中。在引线框架中的孔34完全延伸穿过引线框架的实施方式中，对准特征结构44可完全延伸穿过孔34。在开口是引线框架中的狭槽或凹入开口的实施方式中，对准特征结构44可完全搁置在狭槽或凹入开口中。对准特征结构44与引线框架中的孔34一起形成联锁对准机构62，该联锁对准机构以所需的物理布置将夹具固定地耦接到引线框架。在各种实施方式中，半导体封装可包括单个联锁对准机构，而在其他实施方式中，半导体封装可包括单个夹具所形成的两个或更多个联锁对准机构。在各种实施方式中，使用卡环或其他紧固机构将对准特征结构44固定或锁定在孔34内。在其他实施方式中，使用重力将对准特征结构44固定在孔34内。联锁对准机构62被配置为在管芯的回流、管芯的粘合剂管芯附接固化或任何其他可改变夹具与管芯或引线框架的对准的过程或力期间，防止夹具38相对于管芯36和引线框架32移动。这样，联锁对准机构可确保半导体封装中的夹具和管芯的适当对准，这可得以保证半导体封装的适当功能和性能。
在各种实施方式中，联锁对准机构62或对准特征结构44不跨越由管芯36形成的平面，因为联锁对准机构和对准特征结构位于管芯所形成的平面上方。在其他实施方式中，联锁对准机构62和/或对准特征结构44可跨越管芯36所形成的平面或可在管芯36所形成的平面下方延伸。
在各种实施方式中，引线框架对准部分包括两个对准特征结构。
夹具还可包括多个接合特征结构，该多个接合特征结构被配置为确保最小接合化合物厚度。
联锁对准机构不跨越管芯所形成的平面。
引线框架和夹具可包括第二联锁机构。
夹具的引线框架对准部分可沿着半导体封装的侧面延伸，该引线框架对准部分长于夹具的管芯附接部分的长度或宽度中的一者。
至少一个开口可完全延伸穿过引线框架。
引线框架对准部分可包括两个对准特征结构，并且引线框架可包括与两个对准特征结构相对应的两个开口。
引线框架对准部分的横截面可在如下方向上延伸：在基本上垂直地远离管芯的第一方向上、在基本上平行地远离管芯的第二方向上，以及在平行于第一方向的第三方向上。
对准特征结构可不跨越由管芯形成的平面。
对准特征结构可被配置为在管芯的回流或粘合剂管芯附接固化期间防止夹具的移动。
在以上描述中提到半导体封装的具体实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他半导体封装。

Claims (10)

1.一种夹具，包括：
管芯附接部分，所述管芯附接部分包括至少一个突起部，所述至少一个突起部从所述管芯附接部分延伸；
引线框架对准部分，所述引线框架对准部分包括至少一个对准特征结构；和
接合特征结构，所述接合特征结构在与所述对准特征结构相同的方向上从所述夹具延伸，所述对准特征结构延伸超过所述接合特征结构，
其中所述至少一个突起部被配置为耦接到至少一个凹槽中，所述至少一个凹槽位于管芯中。
2.根据权利要求1所述的夹具，其中所述管芯附接部分包括四个突起部，所述四个突起部从所述管芯附接部分延伸。
3.根据权利要求1所述的夹具，其中所述引线框架对准部分的截面在如下方向上延伸：在基本上垂直地远离所述管芯附接部分的第一方向上、在基本上平行地远离所述管芯附接部分的第二方向上，以及在平行于所述第一方向的第三方向上。
4.根据权利要求1所述的夹具，其中所述对准特征结构不跨越由所述管芯附接部分形成的平面。
5.一种夹具，包括：
管芯附接部分，所述管芯附接部分被配置为直接耦接到管芯中包括的凹槽中；
引线框架对准部分，所述引线框架对准部分包括至少一个对准特征结构；和
接合特征结构，所述接合特征结构在与所述对准特征结构相同的方向上从所述夹具延伸，所述对准特征结构延伸超过所述接合特征结构，
其中，所述引线框架对准部分被配置为以所需的物理布置将所述夹具固定地耦接到所述引线框架；以及
其中，所述管芯附接部分被配置为以所需的物理布置将所述夹具固定地耦接到所述管芯。
6.根据权利要求5所述的夹具，其中，所述引线框架对准部分被配置为耦接到所述引线框架的孔中。
7.根据权利要求5所述的夹具，其中所述夹具的截面在如下方向上延伸：在基本上垂直地远离所述管芯的第一方向上、在基本上平行地远离所述管芯的第二方向上，以及在平行于所述第一方向的第三方向上。
8.一种半导体封装，包括：
管芯，所述管芯包括至少一个凹槽，所述至少一个凹槽位于所述管芯的第一侧面中；
引线框架，所述引线框架耦接到所述管芯；和
夹具，所述夹具包括管芯附接部分，所述管芯附接部分包括至少一个突起部，所述至少一个突起部从所述管芯附接部分延伸；
引线框架对准部分，所述引线框架对准部分包括至少一个对准特征结构，并且所述引线框架对准部分被配置为耦接到所述引线框架；和
接合特征结构，所述接合特征结构在与所述对准特征结构相同的方向上从所述夹具延伸，所述对准特征结构延伸超过所述接合特征结构，
其中所述至少一个突起部被配置为耦接到所述至少一个凹槽中，所述至少一个凹槽位于所述管芯中。
9.根据权利要求8所述的半导体封装，其中所述管芯附接部分包括四个突起部，并且所述管芯包括四个对应凹槽。
10.根据权利要求8所述的半导体封装，其中所述引线框架对准部分的沿着所述半导体封装的侧面延伸的长度长于所述管芯附接部分的长度和宽度中的一者。
CN201811231455.9A 2017-11-16 2018-10-22 夹具及半导体封装 Active CN109801891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/814,670 2017-11-16
US15/814,670 US10204844B1 (en) 2017-11-16 2017-11-16 Clip for semiconductor package

Publications (2)

Publication Number Publication Date
CN109801891A CN109801891A (zh) 2019-05-24
CN109801891B true CN109801891B (zh) 2023-05-26

Family

ID=65241823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811231455.9A Active CN109801891B (zh) 2017-11-16 2018-10-22 夹具及半导体封装

Country Status (3)

Country Link
US (2) US10204844B1 (zh)
CN (1) CN109801891B (zh)
DE (1) DE102018008783A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271381B2 (ja) * 2019-09-20 2023-05-11 株式会社東芝 半導体装置
CN117936495A (zh) * 2024-03-25 2024-04-26 华羿微电子股份有限公司 一种半导体功率器件的封装组件及封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US7095113B2 (en) 2004-01-29 2006-08-22 Diodes Incorporated Semiconductor device with interlocking clip
US20050218482A1 (en) * 2004-04-01 2005-10-06 Peter Chou Top finger having a groove and semiconductor device having the same
US20050275089A1 (en) * 2004-06-09 2005-12-15 Joshi Rajeev D Package and method for packaging an integrated circuit die
US7902657B2 (en) 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US8193618B2 (en) * 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置

Also Published As

Publication number Publication date
US20190148263A1 (en) 2019-05-16
US10204844B1 (en) 2019-02-12
US10707147B2 (en) 2020-07-07
CN109801891A (zh) 2019-05-24
DE102018008783A1 (de) 2019-05-16

Similar Documents

Publication Publication Date Title
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
KR102325520B1 (ko) 클립 정렬 노치를 갖는 반도체 패키지 및 관련 방법
US10424534B2 (en) Semiconductor device including a clip
US9167699B2 (en) Semiconductor device
JP6217101B2 (ja) 半導体装置の製造方法及び取り付け治具
US8933518B2 (en) Stacked power semiconductor device using dual lead frame
CN109801891B (zh) 夹具及半导体封装
US8587947B2 (en) Heat spreader for IC package, and IC package clamper having the heat spreader
US11075185B2 (en) Semiconductor package with multi-level conductive clip for top side cooling
JP6057016B2 (ja) 半導体装置及びその製造方法
US8296947B2 (en) Heat sink and method of manufacturing the same
KR20150127036A (ko) 발광 디바이스 및 홀더
JP5857361B2 (ja) 半導体装置
KR200484015Y1 (ko) 전력 변환 장치
CN107211533B (zh) 电路结构体
CN108630648B (zh) 半导体装置
JP2015142108A (ja) 放熱板及び半導体装置
US10546805B2 (en) Integrated circuit package with conductive clips
CN112951785A (zh) 半导体夹片以及相关方法
CN211238237U (zh) 一种超大功率多用途模块型引线框架
US20150208495A1 (en) Smt heat sink anchor
JP2012104606A (ja) 電子装置およびその製造方法
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2006287263A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant