CN109801845A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN109801845A
CN109801845A CN201811327957.1A CN201811327957A CN109801845A CN 109801845 A CN109801845 A CN 109801845A CN 201811327957 A CN201811327957 A CN 201811327957A CN 109801845 A CN109801845 A CN 109801845A
Authority
CN
China
Prior art keywords
insulating layer
field insulating
fin pattern
barrier layer
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811327957.1A
Other languages
English (en)
Inventor
曹健浩
金大中
金在文
朴文汉
车泰昊
韩在钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109801845A publication Critical patent/CN109801845A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种制造半导体器件的方法，包括：形成从衬底突出并沿第一方向延伸的鳍型图案；在衬底上形成覆盖鳍型图案的有限部分的场绝缘层，使得场绝缘层露出鳍型图案的另外的有限部分；在场绝缘层和鳍型图案上形成栅极结构，栅极结构沿第二方向延伸，第二方向与第一方向不同；在场绝缘层的第一区域中形成包含氮元素的第一阻挡层，其中，第一区域由栅极结构露出，第一区域与栅极结构相邻并沿第二方向延伸；在第一阻挡层上和在栅极结构的侧壁上形成栅极间隔物。

Description

半导体器件制造方法
相关申请的交叉引用
本申请要求于2017年11月16日在韩国知识产权局递交的韩国专利申请No.10-2017-0152979的优先权，其全部公开通过引用合并于此。
技术领域
本公开涉及半导体器件及其制造方法。
背景技术
近来，半导体器件已经变得越来越小，性能越来越高。因此，即使半导体器件中包括的晶体管的小结构差异也会导致对半导体器件性能的重大影响。以前，晶体管包括多晶硅栅电极。为了满足性能要求，这种多晶硅栅电极可以由金属栅电极代替。为了制作金属栅极，可以使用“后栅工艺”或“替代栅工艺”。
发明内容
本公开的各方面通过形成阻挡层来提供具有改善性能和良率的半导体器件以及制造这种半导体器件的方法。
通过查阅之后的具体实施方式和权利要求书，本公开的该方面和其他方面、实施例以及优点对于本领域普通技术人员将变得显而易见。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：形成从衬底突出并沿第一方向延伸的鳍型图案；在衬底上形成覆盖鳍型图案的有限部分的场绝缘层，使得场绝缘层露出鳍型图案的另外的有限部分；在场绝缘层和鳍型图案上形成栅极结构，栅极结构沿第二方向延伸，第二方向与第一方向不同；在场绝缘层的第一区域中形成第一阻挡层，第一区域由栅极结构露出，第一区域与栅极结构相邻并沿第二方向延伸，第一阻挡层包括氮元素；以及在第一阻挡层上和栅极结构的侧壁上形成栅极间隔物。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：形成从衬底突出并沿第一方向延伸的鳍型图案；在衬底上形成覆盖鳍型图案的有限部分的场绝缘层，使得场绝缘层露出鳍型图案的另外的有限部分；在场绝缘层和鳍型图案上形成栅极结构，栅极结构沿第二方向延伸，第二方向与第一方向不同；以及在场绝缘层和栅极结构的侧壁上形成栅极间隔物。场绝缘层可以包括与栅极间隔物交迭的第一区域，并且场绝缘层的第一区域可以包括氮元素。
根据本发明构思的一些示例实施例，一种制造半导体器件的方法可以包括：形成从衬底突出并沿第一方向延伸的鳍型图案；在衬底上形成覆盖鳍型图案的有限部分的场绝缘层，使得场绝缘层露出鳍型图案的另外的有限部分；在场绝缘层和鳍型图案上形成假栅极结构，假栅极结构沿第二方向延伸，第二方向与第一方向不同；对场绝缘层的上表面、鳍型图案的上表面、鳍型图案的侧壁、假栅极结构的上表面和假栅极结构的侧壁执行氮化工艺，以形成包括氮元素的阻挡层；在阻挡层和假栅极结构的侧壁上形成栅极间隔物；在鳍型图案上形成半导体图案；以及去除假栅极结构。
根据本发明构思的一些示例实施例，一种半导体器件可以包括：鳍型图案，从衬底突出并沿第一方向延伸；衬底上的场绝缘层，覆盖鳍型图案的至少一部分；场绝缘层和鳍型图案上的栅极结构，栅极结构沿第二方向延伸，第二方向与第一方向不同；以及栅极结构的侧壁上的栅极间隔物。场绝缘层可以包括与栅极间隔物交迭的第一区域，并且在场绝缘层的第一区域中场绝缘层的上部包含氮元素。
附图说明
通过参考附图详细描述本公开的示例实施例，本公开的以上和其他方面以及特征将变得更清楚，在附图中：
图1是根据本公开的一些示例实施例的半导体器件的透视图；
图2是沿图1的线A-A’截取的横截面图；
图3是沿图1的线B-B’截取的横截面图；以及
图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22和图23是用于说明根据本公开的一些示例实施例的制造半导体器件的方法的处理步骤的图。
具体实施方式
尽管与根据本公开的一些示例实施例的半导体器件有关的附图说明性地示出了包括鳍形图案的沟道区的鳍型晶体管(FinFET)，但这仅是说明性的。应理解，根据本公开的一些示例实施例的半导体器件可以包括隧穿FET、包括纳米线的晶体管、包括纳米片的晶体管或三维(3D)晶体管。另外，根据本公开的一些示例实施例的半导体器件可以包括双极结型晶体管、横向双扩散晶体管(LDMOS)等。
尽管根据本公开的一些示例实施例的半导体器件被描述为使用鳍型图案的多沟道晶体管，但应理解，也可以采用平面晶体管。
在下文中，将参考图1至图3描述根据本公开的一些示例实施例的半导体器件。
图1是根据本公开的一些示例实施例的半导体器件的透视图。图2是沿图1的线A-A’截取的横截面图。图3是沿图1的线B-B’截取的横截面图。为了便于说明，图1中未示出层间绝缘层170。
参考图1至图3，根据本公开的一些示例实施例的半导体器件可以包括衬底100、第一鳍型图案111、第二鳍型图案112、场绝缘层120、第一栅极结构130、栅极间隔物(spacer)140、阻挡层150、第一半导体图案特征161和第二半导体图案特征162。
衬底100可以是例如体硅衬底或SOI(绝缘体上硅)衬底。在一些示例实施例中，衬底100可以是硅衬底或者可以是由其他材料制成的衬底，例如硅锗(SiGe)、锑化铟(InSb)、碲化铅(PbTe)化合物、砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)和锑化镓(GaSb)。在一些示例实施例中，可以通过在基底衬底上生长外延层来形成衬底100。
第一鳍型图案111和第二鳍型图案112可以从衬底100突出并沿第一方向D1延伸。第一鳍型图案111和第二鳍型图案112可以沿第二方向D2彼此间隔开。第一方向D1和第二方向D2可以彼此相交。例如，第一方向D1和第二方向D2可以彼此垂直。
在下面的附图中，第一鳍型图案111和第二鳍型图案112中每一个的侧壁被示出为竖直的。然而，应理解，这仅仅是说明性的。例如，第一鳍型图案111和第二鳍型图案112中每一个的侧壁可以是倾斜的。另外，例如，第一鳍型图案111和第二鳍型图案112可以是渐缩形状。
可以通过使用在基底衬底上形成的外延层来形成第一鳍型图案111和第二鳍型图案112。外延层可以包括元素半导体材料硅或锗。在一些示例实施例中，外延层可以包括化合物半导体，例如，IV-IV族化合物半导体或III-V族化合物半导体。具体地，作为IV-IV族化合物半导体的示例，外延层可以包括包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中至少两种的二元化合物或三元化合物，或者掺杂有IV族元素的这种化合物。作为III-V族化合物半导体的示例，外延层可以包括由III族元素铝(Al)、镓(Ga)和铟(In)中的至少一种与V族元素磷(P)、砷(As)和锑(Sb)中的至少一种构成的二元化合物、三元化合物或四元化合物。
在根据本公开的一些示例实施例的半导体器件中，第一鳍型图案111和第二鳍型图案112被描述为包括硅。
场绝缘层120可以形成在衬底100上。场绝缘层120可以覆盖第一鳍型图案111和第二鳍型图案112中每一个的至少一部分。当场绝缘层120覆盖第一鳍型图案111和第二鳍型图案112中每一个的一部分时，第一鳍型图案111和第二鳍型图案112中的每一个可以突出在衬底100上形成的场绝缘层120上方。
场绝缘层120可以包括例如氧化硅膜、氮化硅膜和氮氧化硅膜中的至少一种。
可以将第一栅极结构130设置为使得其与第一鳍型图案111和第二鳍型图案112中的每一个相交。例如，第一栅极结构130可以在场绝缘层120、第一鳍型图案111和第二鳍型图案112上沿第二方向D2延伸。
第一栅极结构130可以包括第一栅极绝缘层131和第一栅电极133。
第一栅电极133可以包括金属材料。尽管在附图中将第一栅电极133示出为单层，但这仅仅是说明性的。例如，第一栅电极133可以包括两个或更多个金属层。当第一栅电极133包括两个或更多个金属层时，这两个或更多个金属层中的一个可以控制功函数。
第一栅极绝缘层131可以设置在栅极间隔物140和第一栅电极133之间，设置在第一鳍型图案111和第一栅电极133之间，以及设置在第二鳍型图案112和第一栅电极133之间。第一栅极绝缘层131还可以设置在场绝缘层120和第一栅电极133之间。
第一栅极绝缘层131可以包括介电常数高于氧化硅层的介电常数的高k材料。例如，第一栅极绝缘层131可以包括但不限于以下中的至少一种：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。
栅极间隔物140可以设置在第一栅极结构130的沿第二方向D2延伸的两个侧壁上。尽管将栅极间隔物140示出为单层，但这仅仅是说明性的。应理解，栅极间隔物140可以具有多层结构。
栅极间隔物140可以包括以下中的至少一种：氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮氧化硅(SiOCN)及其组合。
第一半导体图案特征161可以在第一栅极结构130的至少一侧上设置在第一鳍型图案111上。第二半导体图案特征162可以在第一栅极结构130的至少一侧上设置在第二鳍型图案112上。第一半导体图案特征161和第二半导体图案特征162的外周表面可以具有各种形状。例如，第一半导体图案特征161和第二半导体图案特征162的外周表面可以具有诸如菱形、圆形和矩形之类的各种形状。在下面的附图中，作为示例，半导体图案特征具有五边形形状。
当根据本公开的一些示例实施例的半导体器件是PMOS晶体管时，第一半导体图案特征161和第二半导体图案特征162可以包括压应力材料。例如，压应力材料的晶格常数可以大于Si的晶格常数，例如，SiGe。压应力材料可以通过向第一鳍型图案111和第二鳍型图案112施加压应力来改善沟道区中的载流子迁移率。
在一些示例实施例中，当根据本公开的一些示例实施例的半导体器件是NMOS晶体管时，第一半导体图案特征161和第二半导体图案特征162可以是与第一鳍型图案111和第二鳍型图案112相同的材料，或者可以是拉应力材料。例如，如果第一鳍型图案111和第二鳍型图案112包括硅(Si)，则第一半导体图案特征161和第二半导体图案特征162可以是硅或晶格常数小于硅的晶格常数的材料(例如，SiC)。
阻挡层150可以设置在场绝缘层120和层间绝缘层170(稍后描述)之间。另外，阻挡层150可以设置在场绝缘层120的与栅极间隔物140交迭(“在竖直方向上交迭”)的区域(即，第一区域R1)中。另外，阻挡层150可以设置在第一鳍型图案111的与栅极间隔物140交迭的部分上。另外，阻挡层150可以设置在第二鳍型图案112的与栅极间隔物140交迭的部分上。
阻挡层150可以至少部分地设置(“形成”)在场绝缘层120中，作为场绝缘层120的上表面。然而，本公开的技术构思不限于此。例如，阻挡层150的至少一部分可以从场绝缘层120的上表面突出。
阻挡层150可以设置在第一鳍型图案111和第二鳍型图案112中的每一个中，作为第一鳍型图案111的上表面的一部分和第二鳍型图案112的上表面的一部分。第一鳍型图案111的上表面的该部分和第二鳍型图案112的上表面的该部分可以分别是第一鳍型图案111的与栅极间隔物140交迭的部分以及第二鳍型图案112的与栅极间隔物140交迭的部分。
然而，本公开的技术构思不限于此。例如，应理解，第三阻挡层150c的至少一部分可以从第一鳍型图案111的上表面和第二鳍型图案112的上表面突出。
阻挡层150可以包括第一阻挡层150a和第三阻挡层150c。
第一阻挡层150a可以是阻挡层150设置在场绝缘层120的第一区域R1中的部分。第一阻挡层150a可以设置在场绝缘层120的上部。场绝缘层120的上部可以是场绝缘层120中包括场绝缘层120的上表面120U的部分。第三阻挡层150c可以是阻挡层150设置在第一鳍型图案111和第二鳍型图案112与栅极间隔物140交迭的各部分中的部分。第三阻挡层150c可以设置在第一鳍型图案111的上部和第二鳍型图案112的上部。第一鳍型图案111的上部和第二鳍型图案112的上部可以分别是包括第一鳍型图案111的上表面的部分和包括第二鳍型图案112的上表面的部分。
阻挡层150可以包括氮元素。
具体地，在场绝缘层120的第一区域R1中，场绝缘层120的上部可以包括氮元素。也就是说，由于第一阻挡层150a设置在场绝缘层120的第一区域R1中的场绝缘层120的上部，所以场绝缘层120的上部可以包括氮元素。例如，在场绝缘层120的第一区域R1中，氮元素的浓度可以从场绝缘层120的上表面120U到场绝缘层120的下表面120L减小。
另外，在第一鳍型图案111与栅极间隔物140交迭的区域中以及在第二鳍型图案112与栅极间隔物140交迭的区域中，第一鳍型图案111的上部和第二鳍型图案112的上部可以分别包括氮元素。另外，在第一鳍型图案111与栅极间隔物140交迭的区域中以及在第二鳍型图案112与栅极间隔物140交迭的区域中，第三阻挡层150c设置在第一鳍型图案111的上部和第二鳍型图案112的上部中的每一个中，因此第一鳍型图案111的上部和第二鳍型图案112的上部可以包括氮元素。例如，在第一鳍型图案111与栅极间隔物140交迭的区域中以及在第二鳍型图案112与栅极间隔物140交迭的区域中，氮元素的浓度从第一鳍型图案111和第二鳍型图案112中每一个的上表面到下表面减小。
以下将参考图13和图15等详细描述氮元素的浓度。
本文中所提及的“氮元素”可以包括元素(“原子”)氮、双原子氮、含氮化合物(例如，氮化物、氮氧化物等)、它们的某些组合等。
层间绝缘层170可以在阻挡层150上覆盖第一半导体图案特征161、第二半导体图案特征162和第一栅极结构130。
层间绝缘层170可以包括低k电介质材料、氧化物膜、氮化物膜和氮氧化物膜中的至少一种。低k电介质材料例如可以由如下材料制成：可流动氧化物(FOX)、东燃(tonen)硅氮烷(TOSZ)、未掺杂硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强四乙基原硅酸盐(PETEOS)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)、等离子体增强氧化物(PEOX)、可流动CVD(FCVD)或其组合。
在下文中，将参考图4至图18描述根据本公开的一些示例实施例的制造半导体器件的方法。为了清楚说明，将省略冗余的描述。
图4至图18是用于说明根据本公开的一些示例实施例的制造半导体器件的方法的处理步骤的图。
参考图4，可以形成第一鳍型图案111和第二鳍型图案112。
第一鳍型图案111和第二鳍型图案112可以从衬底100突出并沿第一方向D1延伸。例如，可以通过在衬底100上形成掩模图案，然后执行蚀刻工艺来形成第一鳍型图案111和第二鳍型图案112。可以在第一鳍型图案111和第二鳍型图案112中的每一个周围形成沟槽。
第一鳍型图案111可以包括比衬底100的上表面100U高的上表面111U。第一鳍型图案111可以包括将第一鳍型图案111的上表面111U与衬底100的上表面100U连接的侧壁111S。第二鳍型图案112可以包括比衬底100的上表面100U高的上表面112U。第二鳍型图案112可以包括将第二鳍型图案112的上表面112U与衬底100的上表面100U连接的侧壁112S。
参考图5，可以在衬底100上形成场绝缘层120。
场绝缘层120可以包括彼此相对的上表面120U和下表面120L。场绝缘层120的下表面120L可以与衬底100的上表面接触。场绝缘层120可以覆盖第一鳍型图案111和第二鳍型图案112中每一个的至少一部分。如图5所示，例如，场绝缘层120可以覆盖第一鳍型图案111和第二鳍型图案112中每一个的有限部分，使得场绝缘层120露出第一鳍型图案111和第二鳍型图案112中每一个的另外的有限部分。
当场绝缘层120覆盖第一鳍型图案111和第二鳍型图案112中每一个的一部分时，第一鳍型图案111和第二鳍型图案112中每一个的上表面可以高于场绝缘层120的上表面120U。第一鳍型图案111的侧壁111S的一部分和第二鳍型图案112的侧壁112S的一部分可以被场绝缘层120围绕。也就是说，第一鳍型图案111和第二鳍型图案112中每一个的下部可以被场绝缘层120围绕，而第一鳍型图案111和第二鳍型图案112中每一个的上部可以从场绝缘层120突出。
场绝缘层120可以包括氧化硅膜、氮化硅膜和氮氧化硅膜中的至少一种。
在本公开的一些示例实施例中，第一鳍型图案111和第二鳍型图案112可以掺杂有杂质以调节阈值电压。如果通过使用第一鳍型图案111和第二鳍型图案112形成的晶体管是NMOS晶体管，则杂质可以是p型的，例如硼(B)。如果通过使用第一鳍型图案111和第二鳍型图案112形成的晶体管是PMOS晶体管，则杂质可以是n型的，例如磷(P)或砷(As)。
参考图6，可以在场绝缘层120、第一鳍型图案111和第二鳍型图案112上形成第二栅极结构180。可以将第二栅极结构180设置为使得其与第一鳍型图案111和第二鳍型图案112中的每一个相交。例如，第二栅极结构180可以沿第二方向D2延伸。
第二栅极结构180可以包括依序彼此堆叠的第二栅极绝缘层181、第二栅电极183和第一硬掩模185。第二栅极结构180可以是沿第二方向D2延伸的第二栅极绝缘层181、第二栅电极183和第一硬掩模185的叠层。
可以使用第一硬掩模185作为蚀刻掩模来形成第二栅极结构180。在一些示例实施例中，第二栅极结构180可以基于如下方法来形成：在场绝缘层120以及第一鳍型图案111和第二鳍型图案112上形成栅极结构层，并进一步对栅极结构层进行构图以形成第二栅极结构180。
第二栅极绝缘层181被示出为不仅形成在第一鳍型图案111和第二鳍型图案112中每一个的外周上，而且还形成在场绝缘层120的上表面120U上。然而，应理解，这仅仅是说明性的。例如，第二栅极绝缘层181可以仅形成在突出于场绝缘层120上方的第一鳍型图案111的侧壁111S和上表面111U以及第二鳍型图案112的侧壁112S和上表面112U上。
第二栅极绝缘层181被示出为未形成在第一鳍型图案111和第二鳍型图案112中的每一个与第二栅极结构180不相交迭的外周处。然而，应理解，这仅仅是说明性的。例如，第二栅极绝缘层181还可以形成在突出于场绝缘层120上方的第一鳍型图案111和第二鳍型图案112中每一个的整个外周处。
第二栅极绝缘层181可以包括例如氧化硅。
在本公开的一些示例实施例中，第二栅极结构180还可以包括界面绝缘层。界面绝缘层可以形成在第二栅极绝缘层181和场绝缘层120之间，形成在第二栅极绝缘层181和第一鳍型图案111之间，以及形成在第二栅极绝缘层181和第二鳍型图案之间112之间。界面绝缘层可以包括介电常数(k)为9或更小的低k材料层，例如，k值约为4的氧化硅膜或k值约为4至8(取决于氧原子和氮原子的含量)的氮氧化硅膜。
第二栅电极183可以设置在第二栅极绝缘层181上。第二栅电极183可以完全覆盖第一鳍型图案111和第二鳍型图案112中的每一个与第二栅极结构180交迭并且突出于场绝缘层120上方的部分。也就是说，从场绝缘层120的上表面120U到第一鳍型图案111的上表面111U的高度以及从场绝缘层120的上表面120U到第二鳍型图案112的上表面112U的高度可以小于从场绝缘层120的上表面120U到第二栅电极183的上表面的高度。
在本公开的一些示例实施例中，第二栅电极183可以包括多晶硅。第二栅电极183和第二栅极绝缘层181中的每一个可以相对于彼此具有高蚀刻选择性。可以蚀刻第二栅电极183以形成替代栅金属栅极(例如，图1的第一栅极结构130)。在这样做时，去除第二栅电极183，但是可以保留第二栅极绝缘层181。
第一硬掩模185可以形成在第二栅电极183上。第一硬掩模185可以包括但不限于氮化硅(SiN)。
参考图7、图8和图9，可以形成阻挡层150。图8是沿图7的线C-C’截取的横截面图。图9是沿图7的线D-D’截取的横截面图。
阻挡层150可以形成在由第二栅极结构180露出的场绝缘层120上。另外，阻挡层150可以形成在从场绝缘层120突出且由第二栅极结构180露出的第一鳍型图案111的上表面111U和侧壁111S以及第二鳍型图案112的上表面112U和侧壁112S上。另外，阻挡层150可以形成在第二栅极结构180的两个侧壁180S1和180S2以及上表面上。
阻挡层150可以包括第一阻挡层150a、第二阻挡层150b、第三阻挡层150c和第四阻挡层150d。
第一阻挡层150a可以形成在场绝缘层120的第一区域R1中。场绝缘层120的第一区域R1可以是场绝缘层120的如下部分，场绝缘层120的该部分由第二栅极结构180露出，与第二栅极结构180相邻并且在第二方向D2上伸长(沿第二方向D2延伸)。在场绝缘层120的第一区域R1中，可以在随后的工艺中(例如，在形成第一阻挡层150a之后)形成栅极间隔物140(参见图10)。也就是说，在场绝缘层120的第一区域R1中，栅极间隔物可以与场绝缘层120交迭(“在竖直方向上交迭”)。第一区域R1可以包括氮元素。
至少如图7所示，第一阻挡层150a可以形成在场绝缘层120的上部(例如，包括场绝缘层120的上表面)中。然而，本公开的技术构思不限于此。例如，第一阻挡层150a的至少一部分可以从场绝缘层120的上表面120U突出。
第一阻挡层150a可以包括氮元素(例如，含氮化合物)。第一阻挡层150a可以包括例如氮氧化硅。由于第一阻挡层150a，所以在场绝缘层120的第一区域R1中，场绝缘层120的上部可以包括氮元素。
第二栅极结构180可以包括彼此相对的第一侧壁180S1和第二侧壁180S2。第二阻挡层150b可以形成在第二栅极结构180的上表面、第二栅极结构180的第一侧壁180S1和第二栅极结构180的第二侧壁180S2上。
例如，第二阻挡层150b可以形成在第二栅极绝缘层181中，形成在第二栅电极183中以及形成在第一硬掩模185中。在这种情况下，第二栅极绝缘层181的与第二栅极结构180的第一侧壁180S1和第二侧壁180S2相邻的部分可以包括第二阻挡层150b的一部分。另外，第二栅电极183的与第二栅极结构180的第一侧壁180S1和第二侧壁180S2相邻的部分可以包括第二阻挡层150b的一部分。另外，第一硬掩模185的与第二栅极结构180的第一侧壁180S1和第二侧壁180S2相邻的部分以及第一硬掩模的上表面的一部分可以包括第二阻挡层150b的其余部分。
然而，本公开的技术构思不限于此。例如，第二阻挡层150b的至少一部分可以覆盖第二栅极结构180并且可以突出于第二栅极结构180的上表面、第一侧壁180S1和第二侧壁180S2的上方。
第二阻挡层150b可以包括氮元素。第二阻挡层150b可以包括例如氮氧化硅。在另一示例中，第二阻挡层150b可以包括氮化硅。由于第二阻挡层150b，所以第二栅极结构180的第一侧壁180S1和第二侧壁180S2可以包括氮元素。
第三阻挡层150c可以形成在第一鳍型图案111的上表面111U和第二鳍型图案112的上表面112U上。在一些示例实施例中，第三阻挡层150c可以形成在与第二栅极结构180不相交迭的第一鳍型图案111的上表面111U和第二鳍型图案112的上表面112U上。例如，第三阻挡层150c可以形成在将在随后的工艺中在第一鳍型图案111和第二鳍型图案112上形成栅极间隔物140(参见图10)的区域中。换句话说，第三阻挡层150c可以包括形成在第一鳍型图案111与栅极间隔物交迭的区域中的部分，以及形成在第二鳍型图案112与栅极间隔物交迭的区域中的部分。
第三阻挡层150c可以形成在例如第一鳍型图案111的上部和第二鳍型图案112的上部中。然而，本公开的技术构思不限于此。例如，应理解，第三阻挡层150c的至少一部分可以从第一鳍型图案111的上表面111U和第二鳍型图案112的上表面112U突出。
第三阻挡层150c可以包括氮元素。第三阻挡层150c可以包括例如氮氧化硅或氮化硅。由于第三阻挡层150c，所以在第一鳍型图案111与栅极间隔物交迭的区域中的第一鳍型图案111的上部以及在第二鳍型图案112与栅极间隔物交迭的区域中的第二鳍型图案112的上部可以包括氮元素。
第四阻挡层150d可以形成在从场绝缘层120突出的第一鳍型图案111的侧壁111S和第二鳍型图案112的侧壁112S上。在一些示例实施例中，第四阻挡层150d可以形成在与第二栅极结构180不相交迭的第一鳍型图案111的侧壁111S和第二鳍型图案112的侧壁112S上。
第四阻挡层150d可以形成在例如第一鳍型图案111的侧壁111S和第二鳍型图案112的侧壁112S上。第四阻挡层150d可以将第三阻挡层150c与第一阻挡层150a连接。
第四阻挡层150d可以形成在例如第一鳍型图案111的侧壁111S中，并且还形成在第二鳍型图案112的侧壁112S中。然而，本公开的技术构思不限于此。例如，应理解，第四阻挡层150d的至少一部分可以从第一鳍型图案111的侧壁111S和第二鳍型图案112的侧壁112S突出。
第四阻挡层150d可以包括氮元素。第四阻挡层150d可以包括例如氮氧化硅或氮化硅。
在一些示例实施例中，阻挡层150可以通过氮化工艺(NP)来形成。例如，如图7至图9所示，阻挡层150可以基于对如下部位执行氮化工艺来形成：场绝缘层120的上表面、第一鳍型图案111和第二鳍型图案112的上表面111U和112U、第一鳍型图案111和第二鳍型图案112的侧壁111S和112S、第二栅极结构180的上表面和第二栅极结构180的侧壁。在一些示例实施例中，可以通过沉积工艺沉积包含氮元素的氮化物膜来形成阻挡层150。在一些示例实施例中，第一阻挡层150a、第二阻挡层150b、第三阻挡层150c和第四阻挡层150d可以同时形成。
参考图10，可以分别在第二栅极结构180的两个侧壁上形成栅极间隔物140。
栅极间隔物140可以形成在第二栅极结构180的侧壁上。栅极间隔物140可以形成在场绝缘层120的第一区域R1上，并且栅极间隔物140可以与场绝缘层120的第一区域R1交迭。栅极间隔物140可以形成在第一阻挡层150a和第二阻挡层150b上。如图10所示，第二阻挡层150b可以在栅极间隔物140和第二栅极结构180的侧壁之间。
第一半导体图案特征161和第二半导体图案特征162中的每一个可以分别形成在第一鳍型图案111和第二鳍型图案112上。第一半导体图案特征161和第二半导体图案特征162中的每一个可以形成在第二栅极结构180的至少一侧上。第一半导体图案特征161和第二半导体图案特征162中的每一个可以是晶体管的源极/漏极，例如，抬升的源极/漏极。
第一半导体图案特征161和第二半导体图案特征162中的每一个可以具有各种形状，例如菱形、圆形和矩形。尽管图10中示出的半导体图案特征具有五边形形状，但这仅仅是说明性的。
在一些示例实施例中，第一半导体图案特征161和第二半导体图案特征162中的每一个可以通过去除从阻挡层150突出的第一鳍型图案111的部分和第二鳍型图案112的部分，然后使用外延生长来形成。
参考图11，可以在阻挡层150上形成覆盖第一半导体图案特征161、第二半导体图案特征162和第二栅极结构180的层间绝缘层170。
在一些示例实施例中，可以对层间绝缘层170可以进行平坦化，直到露出第二阻挡层150b的上表面。
在一些示例实施例中，可以对层间绝缘层170可以进行平坦化，直到露出第二栅电极183的上表面。在这种情况下，可以将第二阻挡层150b在第一硬掩模185上的部分和第一硬掩模185一起去除。
图12是沿图11的线E-E’截取的横截面图。图13是说明图12的第二栅极结构180中的氮元素的浓度的示例图表。在图13中示出的图表中，x轴可以表示以AU为单位的第二栅极结构180的第一侧壁180S1和第二侧壁180S2之间的距离，y轴可以表示以AU为单位的第二栅极结构180中的氮元素的浓度。
参考图12和图13，第二阻挡层150b可以设置在栅极间隔物140和第二栅电极183之间以及栅极间隔物140和第二栅极绝缘层181之间。如上所述，第二阻挡层150b可以形成在第二栅极结构180的第一侧壁180S1和第二侧壁180S2中的每一个上。
另外，在形成第一半导体图案特征161和第二半导体图案特征162之后，第三阻挡层150c可以保留在第一鳍型图案111和第二鳍型图案112与栅极间隔物140交迭的部分中。例如，第一鳍型图案111和第二鳍型图案112可以各自包括与栅极间隔物140交迭的区域，并且第一鳍型图案111和第二鳍型图案112中每一个的上部在与栅极间隔物140交迭的区域中包括氮元素。
第二栅极结构180中氮元素的浓度可以从第二栅极结构180的第一侧壁180S1到第二栅极结构180的第二侧壁180S2减小然后增加。
也就是说，第二栅极结构180中氮元素的浓度可以从第一点Pa到第二点Pb减小。另外，第二栅极结构180中氮元素的浓度可以从第二点Pb到第三点Pc增加。第一点Pa可以是例如第二栅极结构180的第一侧壁180S1所在的位置。第二点Pb可以是例如第二栅极结构180的第一侧壁180S1和第二侧壁180S2之间的中心点。第三点Pc可以是例如第二栅极结构180的第二侧壁180S2所在的位置。
由于第二阻挡层150b，所以第二栅极结构180中与第一点Pa相邻的部分中的氮元素的浓度可以大于第二栅极结构180中与第二点Pb相邻的部分中的氮元素的浓度。由于第二阻挡层150b，所以第二栅极结构180中与第三点Pc相邻的部分中的氮元素的浓度可以大于第二栅极结构180中与第二点Pb相邻的部分中的氮元素的浓度。
图14是沿图11的线F-F’截取的横截面图。图15是说明图14的场绝缘层120的第一区域R1中氮元素的浓度的示例图表。在图15中示出的图表中，x轴可以表示以AU为单位的场绝缘层120中距第一阻挡层150a的上表面的深度，y轴可以表示以AU为单位的场绝缘层120的第一区域R1中氮元素的浓度。
在场绝缘层120的第一区域R1中，场绝缘层120的上部处的氮元素的浓度可以大于场绝缘层120的下部处的氮元素的浓度。场绝缘层120的下部可以是例如包括场绝缘层120的下表面120L的部分。场绝缘层120的第一区域R1中氮元素的浓度可以从场绝缘层120的上表面120U到下表面120L减小。换言之，第一区域R1中氮元素的浓度可以与距上表面120U的距离的大小成反比，与距下表面120L的距离的大小成正比。
也就是说，场绝缘层120的第一区域R1中氮元素的浓度可以从第四点Pd到第五点Pe减小。
第四点Pd可以是例如第一阻挡层150a的上表面所在处的点。在一些示例实施例中，当第一阻挡层150a形成在场绝缘层120中时，第四点Pd可以是场绝缘层120的上表面120U所在处的点。第五点Pe可以是与场绝缘层的下表面120L相邻的点。
尽管在图15的图表中在第五点Pe处存在一定浓度的氮元素，但这仅仅是说明性的。例如，在与场绝缘层120的下表面120L相邻的第五点Pe处，氮元素的浓度可以基本上为0AU。
图17是沿图16的线G-G’截取的横截面图。图18是沿图16的线H-H’截取的横截面图。
参考图16、图17和图18，可以去除第二栅极绝缘层181和第二栅电极183，使得可以形成栅极沟槽130T。栅极沟槽130T的侧壁可以由栅极间隔物140限定。栅极沟槽130T可以露出第一鳍型图案111的上表面、第二鳍型图案112的上表面和场绝缘层120的上表面120U。
在一些示例实施例中，可以去除第二栅极绝缘层181和第二栅电极183(由此可以去除第二栅极结构180)以形成替代栅电极(例如，图1的第一栅极结构130)。例如，可以通过湿法蚀刻工艺去除第二栅极绝缘层181和第二栅电极183。在一些示例实施例中，可以将去除的第二栅极结构180称为“假栅极结构”。
通过执行蚀刻第二栅极绝缘层181和第二栅电极183的工艺，可以去除第二栅极绝缘层181和第二栅电极183，留下栅极间隔物140。在蚀刻第二栅极绝缘层181和第二栅电极183的工艺中，可以使用蚀刻剂来去除第二栅极绝缘层181和第二栅电极183。
由于第二阻挡层150b，所以蚀刻剂可以未渗透到栅极间隔物140中。借助于第二阻挡层150b，可以防止在蚀刻第二栅极绝缘层181和第二栅电极183的工艺中由于蚀刻剂而引起的栅极间隔物140的厚度变薄。因此，可以防止在随后的工艺中要在栅极沟槽130T中形成的第一栅极结构130的宽度在第一方向D1上增加。这可以导致半导体器件的性能和良率的改善。
借助于第一阻挡层150a和第三阻挡层150c，可以防止蚀刻剂通过场绝缘层120、第一鳍型图案111和第二鳍型图案112渗透到第一半导体图案特征161和第二半导体图案特征162中。换句话说，借助于第一阻挡层150a和第三阻挡层150c，可以防止由蚀刻剂造成的短路。
在随后的工艺中，可以在栅极沟槽130T中形成第一栅极结构130(参见图1)。
在下文中，将参考图4、图5、图19和图20描述根据本公开的一些示例实施例的制造半导体器件的方法。为了清楚说明，将省略冗余的描述。
图19至图20是用于说明根据本公开的一些示例实施例的制造半导体器件的方法的处理步骤的透视图。图19是在已经执行了参考图4和图5描述的制造半导体器件的工艺之后的视图。
参考图19，可以在场绝缘层120、第一鳍型图案111和第二鳍型图案112上形成第三栅极结构层190P和掩模图案197。
第三栅极结构层190P可以包括在场绝缘层120、第一鳍型图案111和第二鳍型图案112上顺序堆叠的预备第三栅极绝缘层191P、预备第三栅电极193P和预备第二硬掩模195P。
在一些示例实施例中，第三栅极结构层190P还可以包括界面绝缘层。界面绝缘层可以形成在预备第三栅极绝缘层191P和场绝缘层120之间，形成在预备第三栅极绝缘层191P和第一鳍型图案111之间，以及形成在预备第三栅极绝缘层191P和第二鳍型图案112之间。界面绝缘层可以包括介电常数(k)为9或更小的低k材料层，例如，k值约为4的氧化硅膜或k值约为4至8(取决于氧原子和氮原子的含量)的氮氧化硅膜。
预备第三栅极绝缘层191P可以形成在场绝缘层120上，使得其覆盖从场绝缘层120突出的第一鳍型图案111和第二鳍型图案112。预备第三栅极绝缘层191P可以包括例如介电常数高于硅的介电常数的高k电介质材料。预备第三栅极绝缘层191P可以包括但不限于：氧化铪(HfO)、硅酸铪(HfSiO)、氮氧化铪(HfON)、氮氧化铪硅(HfSiON)、氧化镧(LaO)、氧化镧铝(LaAlO)、氧化锆(ZrO)、硅酸锆(ZrSiO)、氮氧化锆(ZrON)、氮氧化锆硅(ZrSiON)、氧化钽(TaO)、氧化钛(TiO)、氧化钡锶钛(BaSrTiO)、氧化钡钛(BaTiO)、氧化锶钛(SrTiO)、氧化钇(YO)、氧化铝(AlO)、氧化铅钪钽(PbScTaO)或其组合。
预备第三栅电极193P可以形成在预备第三栅极绝缘层191P上。预备第三栅电极193P可以包括金属材料。尽管在附图中将预备第三栅电极193P示出为单层，但这仅仅是说明性的。例如，预备第三栅电极193P可以包括两个或更多个金属层。当预备第三栅电极193P包括两个或更多个金属层时，这两个或更多个金属层中的一个可以控制功函数。
预备第二硬掩模195P可以形成在预备第三栅电极193P上。预备第二硬掩模195P可以包括但不限于氮化硅。
掩模图案197可以形成在第三栅极结构层190P上。
参考图20，可以形成第三栅极结构190。可以通过使用掩模图案197作为蚀刻掩模，对第三栅极结构层190P进行构图来形成第三栅极结构190。
第三栅极结构190可以包括依序彼此堆叠的第三栅极绝缘层191、第三栅电极193和第二硬掩模195。
可以对第三栅极结构190，以及由第三栅极结构190露出的第一鳍型图案111、第二鳍型图案112和场绝缘层120，实施图7的氮化工艺NP以形成阻挡层150。
在图7至图15的每幅图中，第二栅极结构180可以对应于第三栅极结构190。换句话说，可以将以上参考图7至图15描述的制造半导体器件的方法同样地应用于首先形成栅极结构(即，第三栅极结构190)的先栅工艺。例如，第一阻挡层150a可以形成在与要形成在第三栅极结构190的任一侧壁上的栅极间隔物140(参见图10)交迭的场绝缘层120的第一区域R1上。另外，第二阻挡层150b可以形成在第三栅极结构190的任一侧壁上。另外，第三阻挡层150c可以形成在第一鳍型图案111的与栅极间隔物140(参见图10)交迭的部分上以及第二鳍型图案112的与栅极间隔物140交迭的部分上。
在下文中，将参考图21至图23描述根据本公开的一些示例实施例的制造半导体器件的方法。为了清楚说明，将省略冗余的描述。
图21至图22是用于说明根据本公开的一些示例实施例的制造半导体器件的方法的处理步骤的透视图。图23是沿图22的线I-I’截取的横截面图。图22沿线J-J’截取的横截面图可以对应于图9的横截面图。
参考图21，第三鳍型图案113和第四鳍型图案114可以从衬底100突出并沿第一方向D1延伸。第三鳍型图案113和第四鳍型图案114可以沿第二方向D2彼此间隔开。
第三鳍型图案113可以包括第一部分113_1和第二部分113_2，第四鳍型图案114可以包括第一部分114_1和第二部分114_2。
第三鳍型图案113的第一部分113_1可以形成在第三鳍型图案113的第二部分113_2之间。第三鳍型图案113的第一部分113_1可以连接到第三鳍型图案113的第二部分113_2。第三鳍型图案113的第一部分113_1可以与第四栅极结构200交迭(参见图22)。第三鳍型图案113的第一部分113_1可以对应于晶体管的沟道区。
第三鳍型图案113的第二部分113_2可以具有相对于衬底100的上表面的第一厚度THK1。第三鳍型图案113的第一部分113_1可以具有相对于衬底100的上表面的第二厚度THK2。第一厚度THK1可以大于第二厚度THK2。
第四鳍型图案114的第一部分114_1可以对应于第三鳍型图案113的第一部分113_1，第四鳍型图案114的第二部分114_2可以对应于第三鳍型图案113的第二部分113_2。
参考图22和图23，可以在场绝缘层120、第三鳍型图案113和第四鳍型图案114上形成第四栅极结构200。例如，可以形成第四栅极结构200，使得其与第三鳍型图案113的第一部分113_1和第四鳍型图案114的第一部分114_1交迭。
第四栅极结构200可以包括第四栅极绝缘层201、第四栅电极203和第三硬掩模205。
第四栅极绝缘层201可以形成在场绝缘层120的上表面上。可以形成第四栅极绝缘层201，使得其覆盖第三鳍型图案113的第一部分113_1和第四鳍型图案114的第一部分114_1。第四栅极绝缘层201可以形成在第三鳍型图案113的第二部分113_2和第四鳍型图案114的第二部分114_2的侧壁上。
第四栅电极203可以形成在第四栅极绝缘层201上。第四栅电极203可以覆盖第三鳍型图案113的第一部分113_1和第四鳍型图案114的第一部分114_1。
第三硬掩模205可以形成在第四栅电极203上。
可以对由第四栅极结构200露出的场绝缘层120的部分、第三鳍型图案113的第二部分113_2、第四鳍型图案114的第二部分114_2、第四栅极结构200的上表面以及第四栅极结构200的侧壁200S1和200S2实施氮化工艺NP。
第一阻挡层150a可以形成在场绝缘层120的第一区域R1中。也就是说，即使沟道区的形状与图1的形状不同，场绝缘层120的第一区域R1也可以包括第一阻挡层150a。第二阻挡层150b可以形成在第四栅极结构200的上表面上以及第四栅极结构200的两个侧壁200S1和200S2上。第三阻挡层150c可以形成在第三鳍型图案113的第二部分113_2的上表面上和第四鳍型图案114的第二部分114_2的上表面上。也就是说，即使沟道区的形状与图1的形状不同，鳍型图案与栅极间隔物交迭的部分也可以包括第三阻挡层150c。第四阻挡层150d可以形成在第三鳍型图案113的第二部分113_2的侧壁上和第四鳍型图案114的第二部分114_2的侧壁上。
虽然已经参考本发明构思的示例实施例具体示出和描述了本发明构思，但是本领域普通技术人员应理解，在不脱离所附权利要求所限定的本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。因此，期望这些实施例在所有方面被认为是说明性的而不是限制性的，参考所附权利要求而不是前述描述来指示本发明构思的范围。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
形成从衬底突出并沿第一方向延伸的鳍型图案；
在所述衬底上形成覆盖所述鳍型图案的有限部分的场绝缘层，使得所述场绝缘层露出所述鳍型图案的另外的有限部分；
在所述场绝缘层和所述鳍型图案上形成栅极结构，所述栅极结构沿第二方向延伸，所述第二方向与所述第一方向不同；
在所述场绝缘层的第一区域中形成第一阻挡层，所述第一区域由所述栅极结构露出，所述第一区域与所述栅极结构相邻并沿所述第二方向延伸，所述第一阻挡层包括氮元素；以及
在所述第一阻挡层上和所述栅极结构的侧壁上形成栅极间隔物。
2.根据权利要求1所述的方法，还包括：
在所述栅极结构的侧壁上形成第二阻挡层，所述第二阻挡层包括氮元素，
其中，所述栅极间隔物形成在所述第二阻挡层上，使得所述第二阻挡层在所述栅极间隔物和所述栅极结构的侧壁之间。
3.根据权利要求2所述的方法，其中，所述第一阻挡层和所述第二阻挡层同时形成。
4.根据权利要求2所述的方法，其中，
所述第一阻挡层包括氮氧化硅，以及
所述第二阻挡层包括氮化硅。
5.根据权利要求1所述的方法，还包括：
在由所述栅极结构露出的所述鳍型图案的上表面和侧壁上形成第三阻挡层，在形成所述栅极间隔物之前形成所述第三阻挡层，所述第三阻挡层包括氮元素。
6.根据权利要求5所述的方法，其中，所述第三阻挡层包括氮化硅。
7.根据权利要求1所述的方法，其中，所述第一阻挡层的至少一部分形成在所述场绝缘层的上部中，所述场绝缘层的上部包括所述场绝缘层的上表面。
8.根据权利要求7所述的方法，其中，所述场绝缘层的第一区域中的氮元素的浓度从所述场绝缘层的上表面到所述场绝缘层的下表面减小。
9.一种制造半导体器件的方法，所述方法包括：
形成从衬底突出并沿第一方向延伸的鳍型图案；
在所述衬底上形成覆盖所述鳍型图案的有限部分的场绝缘层，使得所述场绝缘层露出所述鳍型图案的另外的有限部分；
在所述场绝缘层和所述鳍型图案上形成栅极结构，所述栅极结构沿第二方向延伸，所述第二方向与所述第一方向不同；以及
在所述场绝缘层和所述栅极结构的侧壁上形成栅极间隔物，
其中，所述场绝缘层包括与所述栅极间隔物交迭的第一区域，以及
其中，所述场绝缘层的第一区域包括氮元素。
10.根据权利要求9所述的方法，其中，所述场绝缘层的第一区域中的氮元素的浓度从所述场绝缘层的上表面到所述场绝缘层的下表面减小。
11.根据权利要求9所述的方法，其中，
所述栅极结构的侧壁包括第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁彼此相对，并且
所述栅极结构中的氮元素的浓度从所述栅极结构的第一侧壁到第二侧壁减小然后增加。
12.根据权利要求9所述的方法，其中，所述场绝缘层的第一区域中的氮元素的浓度在所述场绝缘层的上部处比在所述场绝缘层的下部处高。
13.根据权利要求9所述的方法，其中，
所述鳍型图案包括与所述栅极间隔物交迭的区域，以及
在与所述栅极间隔物交迭的区域中所述鳍型图案的上部包括氮元素。
14.根据权利要求9所述的方法，还包括：
在形成所述栅极间隔物之前，对所述鳍型图案、所述场绝缘层和所述栅极结构执行氮化工艺。
15.根据权利要求9所述的方法，还包括：
在形成所述栅极间隔物之后，在所述鳍型图案上形成半导体图案；以及
移除所述栅极结构。
16.根据权利要求9所述的方法，其中，形成所述栅极结构包括：
在所述场绝缘层和所述鳍型图案上形成栅极结构层；以及
对所述栅极结构层进行构图以形成所述栅极结构。
17.一种制造半导体器件的方法，所述方法包括：
形成从衬底突出并沿第一方向延伸的鳍型图案；
在所述衬底上形成覆盖所述鳍型图案的有限部分的场绝缘层，使得所述场绝缘层露出所述鳍型图案的另外的有限部分；
在所述场绝缘层和所述鳍型图案上形成假栅极结构，所述假栅极结构沿第二方向延伸，所述第二方向与所述第一方向不同；
对所述场绝缘层的上表面、所述鳍型图案的上表面、所述鳍型图案的侧壁、所述假栅极结构的上表面和所述假栅极结构的侧壁执行氮化工艺，以形成包括氮元素的阻挡层；
在所述阻挡层和所述假栅极结构的侧壁上形成栅极间隔物；
在所述鳍型图案上形成半导体图案；以及
去除所述假栅极结构。
18.根据权利要求17所述的方法，其中，
所述场绝缘层包括与所述栅极间隔物交迭的第一区域，以及
在所述场绝缘层的第一区域中所述场绝缘层的上部包括氮元素。
19.根据权利要求17所述的方法，其中，
所述场绝缘层包括与所述栅极间隔物交迭的第一区域，以及
所述场绝缘层的第一区域中的氮元素的浓度从所述场绝缘层的上表面到所述场绝缘层的下表面减小。
20.根据权利要求17所述的方法，其中，在所述场绝缘层的上表面上形成的所述阻挡层的至少一部分形成在所述场绝缘层中。
CN201811327957.1A 2017-11-16 2018-11-08 半导体器件制造方法 Pending CN109801845A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0152979 2017-11-16
KR1020170152979A KR102394925B1 (ko) 2017-11-16 2017-11-16 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN109801845A true CN109801845A (zh) 2019-05-24

Family

ID=66433525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811327957.1A Pending CN109801845A (zh) 2017-11-16 2018-11-08 半导体器件制造方法

Country Status (3)

Country Link
US (2) US10658249B2 (zh)
KR (1) KR102394925B1 (zh)
CN (1) CN109801845A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996411B2 (en) * 2020-06-26 2024-05-28 Intel Corporation Stacked forksheet transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541369B1 (ko) * 2003-06-30 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
US8441072B2 (en) * 2011-09-02 2013-05-14 United Microelectronics Corp. Non-planar semiconductor structure and fabrication method thereof
US8912063B2 (en) * 2013-03-14 2014-12-16 Samsung Electronics Co., Ltd. Semiconductor device having blocking pattern and method for fabricating the same
US20140273530A1 (en) 2013-03-15 2014-09-18 Victor Nguyen Post-Deposition Treatment Methods For Silicon Nitride
US9691900B2 (en) 2014-11-24 2017-06-27 International Business Machines Corporation Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch
US9478660B2 (en) 2015-01-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer on fin of fin field effect transistor (FinFET) device structure
KR20160141034A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR102310081B1 (ko) * 2015-06-08 2021-10-12 삼성전자주식회사 반도체 장치의 제조 방법
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9570555B1 (en) 2015-10-29 2017-02-14 International Business Machines Corporation Source and drain epitaxial semiconductor material integration for high voltage semiconductor devices
US9876083B2 (en) 2016-01-29 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
US10833076B2 (en) * 2016-09-30 2020-11-10 Intel Corporation Integrated circuit devices with non-collapsed fins and methods of treating the fins to prevent fin collapse
WO2019168541A1 (en) * 2018-03-02 2019-09-06 Intel Corporation Non-silicon n-type and p-type stacked transistors for integrated circuit devices

Also Published As

Publication number Publication date
US10658249B2 (en) 2020-05-19
KR102394925B1 (ko) 2022-05-04
KR20190056011A (ko) 2019-05-24
US11069820B2 (en) 2021-07-20
US20200243398A1 (en) 2020-07-30
US20190148521A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR101888274B1 (ko) 실리콘 및 실리콘 게르마늄 나노와이어 형성
US11705503B2 (en) Semiconductor device including non-sacrificial gate spacers and method of fabricating the same
US10700203B2 (en) Semiconductor devices
CN103855015B (zh) FinFET及其制造方法
US8993384B2 (en) Semiconductor device and fabrication method thereof
US11437377B2 (en) Method of manufacturing semiconductor device having a plurality of channel layers
CN108573925B (zh) 半导体器件及用于制造其的方法
KR102429611B1 (ko) 반도체 장치 제조 방법
CN105895695A (zh) 具有延伸的栅极结构的半导体结构及其形成方法
EP3159929A2 (en) Method and device for metal gate stacks
US20230187552A1 (en) Multi-gate semiconductor device and method for forming the same
CN107799591A (zh) Ldmos及其形成方法
CN106992154B (zh) 半导体器件及其制造方法
CN108574007A (zh) 半导体器件及其制造方法
CN103855011A (zh) FinFET及其制造方法
CN107104139A (zh) 半导体器件及其制造方法
US20200052116A1 (en) Semiconductor device
US10811541B2 (en) Semiconductor device having germanium containing active pattern and method for fabricating the same
TWI619250B (zh) 半導體結構及其製造方法
CN108735739A (zh) 半导体器件
CN106972054B (zh) 半导体器件及其制造方法
TW201624712A (zh) 磊晶結構及其製程用以形成鰭狀場效電晶體
CN109801845A (zh) 半导体器件制造方法
US20230387261A1 (en) Semiconductor device and manufacturing method thereof
US20230317784A1 (en) Semiconductor structure and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination