CN109800604B - 硬件嵌入式安全系统及提供其的方法 - Google Patents

硬件嵌入式安全系统及提供其的方法 Download PDF

Info

Publication number
CN109800604B
CN109800604B CN201811252577.6A CN201811252577A CN109800604B CN 109800604 B CN109800604 B CN 109800604B CN 201811252577 A CN201811252577 A CN 201811252577A CN 109800604 B CN109800604 B CN 109800604B
Authority
CN
China
Prior art keywords
layer
stoichiometry
variable
circuit elements
security system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811252577.6A
Other languages
English (en)
Other versions
CN109800604A (zh
Inventor
哈索诺·席姆卡
迦尼士·海兹
洪俊九
麦克·史帝芬·罗德尔
雷维基·森古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109800604A publication Critical patent/CN109800604A/zh
Application granted granted Critical
Publication of CN109800604B publication Critical patent/CN109800604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/14—Protecting executable software against software analysis or reverse engineering, e.g. by obfuscation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
    • G06F21/567—Computer malware detection or handling, e.g. anti-virus arrangements using dedicated hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本公开阐述一种硬件嵌入式安全系统，其包括连接组件、电路元件及绝缘体。连接组件包括可变导电性层，可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。可变导电性层对于连接组件的连接到电路元件的第一部分的第一部分而言是导电的。可变导电性层对于连接组件的连接到电路元件的第二部分的第二部分而言是绝缘的。因此，电路元件的第一部分是有效的且电路元件的第二部分是无效的。绝缘体相邻于连接组件中的每一者的至少一部分。第一化学计量可无法通过对部分的绝缘体及可变导电性层进行光学成像及电子成像来与第二化学计量区分开。本公开的硬件嵌入式安全系统的性能可得到改善。

Description

硬件嵌入式安全系统及提供其的方法
[相关申请的交叉参考]
本申请主张在2017年11月16日提出申请且名称为“使用基于氮化钽的互连材料的物理不可复制功能(PUF)电路、芯片上隐藏密钥及身份凭证的能耐受逆向工程的硬件实施方式(A REVERSE-ENGINEERING RESISTANT HARDWARE IMPLEMENTATION OF PHYSICALLYUNCLONABLE FUNCTION(PUF)CIRCUIT,ON-CHIP HIDDEN SECRET KEYS,AND IDENTITYCREDENTIALS USING TANTALUM NITRIDE BASED INTERCONNECT MATERIALS)”的申请号为第62/587,357号的临时专利申请的权利，所述临时专利申请被转让给本申请的受让人且并入本申请供参考。
技术领域
本公开涉及一种硬件嵌入式安全模块(hardware-embedded security module)。
背景技术
健全的硬件类安全解决方案(hardware-based security solution)对于各种计算装置及应用而言变得越来越重要。安全模块可限制对信息的存取，以防止知识产权侵权(IP piracy)、身份盗窃(identity theft)、服务盗窃及装置复制。许多常用安全协议均使用密钥，密钥可作为非易失性存储器(non-volatile memory，NVM)单元中的一组电荷来存储在硬件中。最近，已采用实施物理不可复制功能(physically unclonable function，PUF)的电路来产生可用于认证的唯一签名。传统的硬件嵌入式安全模块依赖于例如开关(switch)和/或栅极(gate)等用于保护的组件。通过使这些组件分散到裸片中的各个位置或者通过将这些组件隐藏在虚设栅极中以使这些组件保持隐藏来维持安全。因此，可对发现这些组件提供一定的阻碍措施。
尽管硬件嵌入式安全是有作用的，然而由于用于对装置进行逆向工程的技术的进步，硬件嵌入式安全已变得不太安全。逆向工程利用在最先进的半导体制作中使用的相同的处理工具。举例来说，可使用化学机械平坦化(chemical mechanical planarization，CMP)步骤、湿法蚀刻、干法蚀刻、光学成像及电子成像(例如，剖视图扫描电子显微镜(scanning electron microscopy，SEM)及透射电子显微镜(transmission electronmicroscopy，TEM))来对装置进行逆向工程。因此，这些处理工具可用于揭示传统的硬件嵌入式安全模块的组件的结构及功能。举例来说，在抛光/CMP步骤之后，常常可对互连配线(其包括沟槽及通孔)进行逐层成像以提取相关栅极之间负责设定密钥的互连。因此，用于伪装的(camouflage)虚设栅极可与用于密钥的有效栅极区别开。得知互连后便可直接暴露密钥或者提供可处理的一组目标以进一步集中于成像或电探测(electrical probing)来发现密钥。本地互连(local interconnect)还可为安全密钥的相关栅极的位置提供唯一的识别标记。然后可对通过逐层采集的图像看到的结构进行数据挖掘，从而进行搜索。由于每一条导线或每一个通孔代表良好的、有效的电连接，因此每个互连“图案”可被认为代表涉及下方栅极的唯一逻辑组合。
因此，当前的硬件类的安全技术可采用被编程为或存储为各种形式非易失性存储器中的一种非易失性存储器中的电荷的硬件密钥形式以及以隐藏的或伪装的栅极实施PUF的电路的形式。这些技术易于受到例如以下各种篡改攻击：被动边信道攻击(passive sidechannel attack)，例如差分功耗分析(differential power analysis)及电磁分析(electromagnetic analysis)。尽管存在一些对策，然而如果攻击者能够对装置进行物理存取(physical access)，这些技术也可落败于专栅极的逆向工程行为，这是由于包括硬件密钥的栅极可被识别及探测。因此，需要一种改善的机制来实施硬件类的安全。
发明内容
本发明阐述一种硬件类的安全系统。所述系统包括连接组件、与所述连接组件耦合的电路元件及绝缘体。所述连接组件包括可变导电性层。所述可变导电性层对于第一化学计量(stoichiometry)而言是导电的且对于第二化学计量而言是绝缘的(即，视需要为充分非导电的)。所述第一化学计量与所述第二化学计量包括相同的元素。所述可变导电性层对于所述多个连接组件的第一部分是导电的，且对于所述多个连接组件的第二部分是绝缘的。所述连接组件的所述第一部分连接到所述电路元件的第一部分。所述连接组件的所述第二部分连接到所述电路元件的第二部分。因此所述电路元件的所述第一部分是有效的(active)，而所述电路元件的所述第二部分是无效的(inactive)。所述绝缘体相邻于所述连接组件中的每一者的至少一部分。所述第一化学计量可能无法通过对所述系统的包括所述绝缘体及所述可变导电性层的一部分进行光学成像及电子成像来与所述第二化学计量区分开。
所述硬件安全系统使用所述可变导电性层来伪装有效的电路元件。由于导电相与绝缘相之间的化学计量差异不可成像，因此硬件电路系统能更好地耐受逆向工程。安全系统的性能可因此得到改善。
附图说明
图1至图5是绘示使用具有变化的化学计量及导电性的组件的硬件嵌入式安全模块的一些部分的示例性实施例的图。
图6A至图6D是绘示使用具有变化的化学计量及导电性的组件来存储密钥的硬件嵌入式安全模块的图。
图7是绘示使用具有变化的化学计量及导电性的组件来提供硬件嵌入式安全模块的方法的示例性实施例的流程图。
具体实施方式
示例性实施例涉及硬件嵌入式安全。提出以下说明是为了使所属领域中的一般技术人员能够制作并使用本发明，且以下说明是在专利申请及其要求的上下文中提供。对在本文中阐述的示例性实施例以及一般性原理及特征的各种修改将显而易见。示例性实施例主要是针对在具体实施方式中提供的具体方法及系统进行阐述。然而，所述方法及系统在其他实施方式中也将有效地发挥作用。
例如“示例性实施例”、“一个实施例”及“另一个实施例”等短语可指相同或不同的实施例以及多个实施例。实施例将针对具有某些组件的系统和/或装置进行阐述。然而，所述系统和/或装置可包括比图中所示组件更多或更少的组件，且组件的排列及类型可发生变化，而此并不背离本发明的范围。示例性实施例还将在具有某些步骤的具体方法的上下文中进行阐述。然而，所述方法及系统对于不与示例性实施例相矛盾的具有不同的和/或附加的步骤以及处于不同次序的步骤的其他方法而言也会有效地发挥作用。因此，本发明并非旨在仅限于图中所示实施例，而是符合与本文中所述原理及特征相一致的最广范围。
除非在本文中另外指明或明显与上下文相矛盾，否则在阐述本发明的上下文中(尤其在以上权利要求书的上下文中)使用的用语“一(a及an)”及“所述(the)”以及相似的指示语应被视为涵盖单数及复数两者。除非另外注明，否则用语“包括(comprising)”、“具有(having)”、“包含(including)”及“含有(containing)”应被视为开放式用语(即，意指“包括但不限于”)。
除非另外定义，否则本文所用所有技术及科学用语的含意均与本发明所属领域中的一般技术人员所通常理解的含意相同。应注意，除非另外规定，否则使用本文所提供的任何实例或示例性用语仅旨在更好地说明本发明而并非限制本发明的范围。另外，除非另外定义，否则常用字典中定义的所有用语均不能被过度解释。
本发明阐述一种硬件类的安全系统。所述系统包括连接组件、与所述连接组件耦合的电路元件及绝缘体。所述连接组件包括可变导电性层。所述可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的。所述可变导电性层对于所述多个连接组件的第一部分而言是导电的，且对于所述多个连接组件的第二部分而言是绝缘的。所述第一化学计量与所述第二化学计量可包括相同的元素，但元素的份数(fraction)不同。所述连接组件的所述第一部分连接到所述电路元件的第一部分。所述连接组件的所述第二部分连接到所述电路元件的第二部分。因此，所述电路元件的所述第一部分是有效的而所述电路元件的所述第二部分是无效的。所述绝缘体相邻于所述连接组件中的每一者的至少一部分。所述第一化学计量可无法通过对所述系统的包括所述绝缘体及所述可变导电性层的一部分进行光学成像及电子成像来与所述第二化学计量区分开。
图1至图5是绘示使用具有变化的化学计量及导电性的组件的硬件嵌入式安全系统100、100'、100”、100”'及100””的一些部分的示例性实施例的图。为简明起见，在图1至图5中未示出所有结构。在所示出的结构中可能存在未绘示出的子结构。图1至图5并非按比例绘示。另外，尽管图中示出单个组件，然而所属领域中的一般技术人员将认识到一般存在多个组件。
参照图1，安全系统100包括形成在下伏层102上的电路元件110A及110B、连接组件120A及120B以及绝缘体130。下伏层102可包括各种结构。电路元件110A及110B用于为与系统100一起使用的装置提供安全性。举例来说，电路元件110A及110B可为用以无源地存储密钥的值(passively storing values of a key)的非易失性存储单元。在另一个实施例中，电路元件110A及110B可为用于PUF或其他加密编码器电路的栅极或其他有源元件。在其他实施例中，电路元件110A及110B可为用于安全性的和/或另外需要进行伪装的其他有源组件或无源组件。
连接组件120A及120B(统称为120)分别包括可变导电性层122A及122B(统称为122)及高导电性层124。连接组件120可为互连配线、互连通孔、金属栅极或一般来说用于传导电流的其他结构。在图中所示实施例中，连接组件120可为互连(interconnect)。高导电性层124可包含例如Cu、Al、Co、W、硅化物和/或Ru等材料。尽管一般来说期望在两个连接组件120中是相同的，然而对于不同的连接组件120A与连接组件120B而言，高导电性层124也可包含不同的材料。在替代实施例中，可省略高导电性层124。在这种实施例中，连接组件120的电导通可主要是通过可变导电性层122A及122B进行。由于可变导电性层122一般来说具有比例如Cu、Al、Co、W、硅化物和/或Ru等材料低的导电性，因此一般来说期望包括高导电性层124。在连接组件120中还可存在其他层(图中未示出)。
在所示出的实施例中，可变导电性层122A及122B位于高导电性层124下方。然而，在其他实施例中，可变导电性层122A和/或122B还可位于高导电性层124的侧面上。在其他替代实施例中，可变导电性层122A和/或122B可处于高导电性层124内或处于高导电性层124的顶部上。一般来说期望可变导电性层122A及122B为薄的。举例来说，可变导电性层122A及122B中的每一者可具有至少一纳米且不大于五纳米的厚度。在一些这种实施例中，可变导电性层122中的每一者不大于两纳米厚。
可变导电性层122A是导电的，而可变导电性层122B是绝缘的(即，视需要为充分非导电的)。换句话说，对于所要使用的期望的组件即电路元件110A而言，可变导电性层122A具有足够低的电阻。因此，可变导电性层122A的电阻能够实现对电路元件110A的电连接。相比之下，可变导电性层122B具有足够高的电阻，从而使期望的组件即电路元件110B无法正常工作。举例来说，无法通过可变导电性层122B来与电路元件110B进行充分的电连接。然而，可变导电性层122A与可变导电性层122B可能无法通过对连接组件120及周围区(例如，绝缘体130)的光学成像或电子成像(SEM或TEM)区分开。可变导电性层122A与可变导电性层122B可由相同的元素形成，但化学计量不同。这有助于使可变导电性层122A与可变导电性层122B无法通过光学成像或电子成像区分开。然而，由于化学计量存在差异，因此可变导电性层122A与可变导电性层122B具有不同的电性质。因此，可变导电性层122A是导电的，而可变导电性层122B是绝缘的。举例来说，可变导电性层122可包括TayNx层、TiyNx层、WyNx层、HfyNx层、ZryNx层和/或MoyNx层，其中x及y表示变化的化学计量。对于这些材料而言，富氮相一般来说是绝缘的，而贫氮/富金属相通常是导电的。举例来说，通过查阅TayNx的能带结构，结果表明Ta3N5是绝缘的，而Ta2N及TaN是导电的。因此，可变导电性层122A可包含Ta2N和/或TaN。相比之下，可变导电性层122B可包含Ta3N5。
连接组件120A提供对电路元件110A的电连接。这是因为连接组件120A的两种组成(例如可变导电性层122A与高导电性层124)均为导电的。因此，电路元件110A可被视为有效的或被接通的。相比之下，可变导电性层122B的绝缘性将高导电性层124与电路元件110B隔离开(即，视需要充分隔离开)。因此，电路元件110B与连接组件120B电隔离(尽管其物理连接到连接组件120B)。因此，电路元件110B可被视为无效的或被关断的。
使用硬件安全系统100，具体来说与例如虚设栅极等其他安全机制一起使用会提高装置抵御探测的能力。举例来说，连接组件120A可耦合到存储有密钥的一部分的存储单元(例如，电路元件110A是存储单元)，而连接组件120B耦合到虚设存储单元。相似地，连接组件120A可耦合到在PUF的操作中所使用的栅极，而连接组件120B耦合到不被使用的栅极。在这种实施例中，电路元件110A可包括被使用的栅极，而电路元件110B可包括未被使用的栅极。被使用的电路元件110A通过连接组件120A电连接，而未被使用的电路元件110B通过连接组件120B充分断开连接。可变导电性层122A与可变导电性层122B无法通过目前的光学成像技术及目前的电子成像技术区分开。因此，试图对装置(例如系统100)进行逆向工程的实体不能确定被连接的是电路元件110A和/或电路元件110B中的哪一个(或者两个都不是)。因此，每一个安全模块100可包括多个存储单元、栅极或其他电路元件110，由于所述多个存储单元、栅极或其他电路元件110物理连接，因此它们看起来具有相同的与连接组件120(例如，互连)的电连接，但是它们具有独特的功能或电连接。换句话说，使用具有可变导电性层122的连接组件120可更好地伪装有效的电路元件110A。
因此，使用连接组件120会通过使电路元件能够连接/断开、同时提高对逆向工程的抵抗力来提高安全性。这种提高可在不需要额外的栅极或存储单元的条件下实现。连接组件120还可形成在布局密度高的区中。因此，不需要耗用额外的面积。另外，可通过使用可变导电性层122增大互连网络中的连接性的排列来实现较长的密钥。因此，所述机制是可扩展的。可提供连接组件120的多个实例。因此，连接组件120可在用于提供安全性的现用电路元件110中提供期望的随机性。用于提供安全性的存储单元和/或栅极可不需要隐藏。此外，在形成连接组件120及可变导电性层122时使用的工艺及材料是已知的。因此，制作采用安全系统100的装置可能并不非常复杂。因此，使用硬件安全模块100会改善性能。
图2绘示与图1所绘示的安全系统100类似的安全系统100'。类似的组件具有相似的标签。因此，安全系统100'包括位于下伏层102上的电路元件110A及110B、连接组件120A'及120B'及绝缘体130，这些元件分别类似于电路元件110A及110B、连接组件120A及120B、绝缘体130及下伏层102。电路元件110A及110B用于为与系统100'一起使用的装置提供安全性，且可包括非易失性存储单元、栅极和/或其他有源元件或无源元件。
连接组件120A'及120B'(统称为120')可为包括可变导电性层122A'及122B'(统称为122')及高导电性层124的通孔或互连。层122A'、122B'及124的结构及功能分别类似于122A、122B及124的结构及功能。因此，可变导电性层122A'与可变导电性层122B'可由相同的元素形成，但化学计量不同，这会得到不同的导电性。举例来说，可变导电性层122A'可为导电的，而可变导电性层122B'可为绝缘的。另外，并非只是沿着高导电性层124的一个侧，可变导电性层122A'及122B'环绕高导电性层124的多个侧。在替代实施例中，可变导电性层122A'及122B'可只分别位于连接组件120A'及120B'的底部处。
图中还示出可选的可变导电性层126A及126B(统称为126)。可变导电性层126的结构及功能类似于可变导电性层122及122'的结构及功能。因此，可变导电性层126中的一者或两者可为导电的或绝缘的，但可由相同的元素形成，具有不同的化学计量，且可能无法通过光学成像及电子成像进行区分。因此，与电路元件110A及110B的连接可不仅因层122'发生变化，而且还会因层126而发生变化。举例来说，还可在其连接期望被伪装的连接组件120'(例如，通孔)上方形成额外的组件(图中未示出)。改变层126A及126B的化学计量会实现这种可能。因此，可对连接的多个层分别进行配置，同时维持对逆向工程的抵抗力。
硬件安全系统100'共享系统100的有益效果。被使用的元件通过层122A'和/或126A/126B电连接，而未被使用的元件则不通过层122B'和/或126A/126B连接。由于层122A'与层122B'以及层126A与层126B无法通过目前的光学成像技术及电子成像技术区分开，因此无法使用逆向工程来确定是否电连接。使用具有可变导电性层122'及126的连接组件120'可更好地伪装有效的电路元件。在安全方面的这种改进是可扩展的，是不需要额外的栅极或存储单元便可实现的，且不需要使用隐藏的结构和/或可使用已知的工艺及材料。因此，使用硬件安全模块100'会改善性能。
图3绘示与图1至图2所绘示的安全系统100及100'类似的安全系统100”。类似的组件具有相似的标签。因此，安全系统100”包括位于下伏层102上的电路元件110A及110B、连接组件120A”及120B”及绝缘体130，这些元件分别类似于电路元件110A及110B、连接组件120A/120A'及120B/120B'、绝缘体130及下伏层102。电路元件110A及110B用于为与系统100”一起使用的装置提供安全性，且可包括非易失性存储单元、栅极和/或其他有源元件或无源元件。
连接组件120A”及120B”(统称为120”)具体来说类似于图2中所绘示的连接组件120A'及120B'。层122A”、122B”及124的结构及功能分别类似于122A/122A'、122B/122B'及124的结构及功能。因此，可变导电性层122A”与可变导电性层122B”可由相同的元素形成，但化学计量不同，这会得到不同的导电性。举例来说，可变导电性层122A”可为导电的，而可变导电性层122B”可为绝缘的。另外，并非只是沿着高导电性层124的一个侧，可变导电性层122A”及122B”环绕高导电性层124的多个侧。
图中还示出可选的可变导电性层126A'及126B'(统称为126')。可变导电性层126'的结构及功能类似于层122及122'的结构及功能。因此，可变导电性层126'中的一者或两者可为导电的或绝缘的，但可由相同的元素形成，具有不同的化学计量，且可无法通过光学成像及电子成像进行区分。因此，与电路元件110A及110B的连接可不仅因层122”发生变化，而且还会因层126'而发生变化。举例来说，还可在其连接期望被伪装的连接组件120”(例如，通孔)上方形成额外的组件(图中未示出)。改变层126A'及126B'的化学计量会实现这种可能。因此，可对连接的多个层分别进行配置，同时维持对逆向工程的抵抗力。另外，层126A'及126B'完全位于122A”及122B”上方。因此，如果122A”或122B”/126A'或126B'是绝缘的，则电流无法通过这些层的侧壁传导。
硬件安全系统100”共享系统100及100'的有益效果。被使用的元件通过层122A”和/或126A'/126B'电连接，而未被使用的元件则不通过层122B”和/或126A'/126B'连接。由于层122A”与层122B”以及层126A'与层126B'无法通过目前的光学成像技术及电子成像技术区分开，因此无法使用逆向工程来确定是否电连接。使用具有可变导电性层122”及126'的连接组件120”可更好地伪装有效的电路元件。在安全方面的这种改进可为可扩展的，是不需要额外的栅极或存储单元便可实现的，且不需要使用隐藏的结构和/或可使用已知的工艺及材料。另外，如果层126'及122”是绝缘的，则层126'及122”不太可能遭受电流泄漏。因此，使用硬件安全模块100”会改善性能。
图4绘示与图1至图3所绘示的安全系统100、100'和/或100”类似的安全系统100”'。类似的组件具有相似的标签。因此，安全系统100”'包括连接组件120A”'及120B”'以及绝缘体130，这些元件分别类似于连接组件120A/120A'/120A”及120B/120B'/120B”以及绝缘体130。
连接组件120A”'及120B”'(统称为120”')可为包括可变导电性层122A”'及122B”'(统称为122”')及高导电性层124的互连。层122A”'、122B”'及124的结构及功能分别类似于122A/122A'/122A”、122B/122B'/122B”及124的结构及功能。因此，可变导电性层122A”'与可变导电性层122B”'可由相同的元素形成，但化学计量不同，这会得到不同的导电性。举例来说，可变导电性层122A”'可为导电的，而可变导电性层122B”'可为绝缘的。另外，并非只是沿着高导电性层124的一个侧，可变导电性层122A”'及122B”'环绕高导电性层124的多个侧。
在所示出的实施例中，可变导电性层122A”'及122B”'不毗邻电路元件。而是，这些层122”'取代高导电性层124的一部分。在所示出的实施例中，层122A”'是导电的，而层122B”'是绝缘的。然而，如上所述，层122A”'与层122B”'无法区分开。因此，连接组件120B”'的其余部分是电隔离的。因此，连接到可变导电性层122B”'左边的电路元件与连接到可变导电性层122B”'右边的电路元件隔离开。然而，连接到可变导电性层122A”'左边的电路元件电连接到耦合到可变导电性层122A”'右边的电路元件。
硬件安全系统100”'共享系统100、100'和/或100”的有益效果。使用具有可变导电性层122”'的连接组件120”'可更好地伪装有效的电路元件。在安全方面的这种改进可为可扩展的，是不需要额外的栅极或存储单元便可实现的，且不需要使用隐藏的结构和/或可使用已知的工艺及材料。因此，使用硬件安全模块100”'会改善性能。
图5绘示与图1至图4所绘示的安全系统100、100'、100”和/或100”'类似的安全系统100””的平面图。类似的组件具有相似的标签。因此，安全系统100””包括电路元件110A及110B、连接组件120A””及120B””及绝缘体130，这些元件分别类似于电路元件110A及110B、连接组件120A/120A'/120A”/120A”'及120B/120B'/120”/120B”'及绝缘体130。电路元件110A及110B用于为与系统100””一起使用的装置提供安全性，且可包括非易失性存储单元、栅极和/或其他有源元件或无源元件。由于电路元件110A及110B位于由实线绘示的层下方，因此这些元件110由虚线来示出。尽管图中未示出，然而高导电性层124可位于层122A””及122B””顶部上和/或位于层122A””和/或122B””侧面上。
连接组件120A””及120B””(统称为120””)可为包括可变导电性层122A””及122B””(统称为122””)及高导电性层124的互连。层122A””、122B””及124的结构及功能分别类似于122A/122A'/122A”/122A”'、122B/122B'/122B”/122B”'及124的结构及功能。因此，可变导电性层122A””与可变导电性层122B””可由相同的元素形成，但化学计量不同，这会得到不同的导电性。举例来说，可变导电性层122A””可为导电的，而可变导电性层122B””可为绝缘的。
在所示出的实施例中，可变导电性层122A””及122B””分别毗邻电路元件110A及110B。然而，可变导电性层122A””及122B””并非分别沿着连接组件120A””及120B””的整个长度。而是，可变导电性层122A””及122B””只位于电路元件110A及110B的区中。
硬件安全系统100””共享系统100、100'、100”和/或100”'的有益效果。使用具有可变导电性层122””的连接组件120””可更好地伪装有效的电路元件。在安全方面的这种改进是可扩展的，是不需要额外的栅极或存储单元便可实现的，且不需要使用隐藏的结构和/或可使用已知的工艺及材料。因此，使用硬件安全模块100””会改善性能。另外，尽管在图1至图5中绘示了具体实施方式，然而所属领域中的一般技术人员将认识到，在其他实施例中可对各种特征加以组合。举例来说，具体系统可如在本文中所述包括互连及通孔两者。另外，所述方法及系统可扩展到不与本文中说明相矛盾的其他装置。
图6A至图6D是绘示使用具有变化的化学计量及导电性的组件来存储密钥的硬件嵌入式安全模块150A、150B、150C及150D的图。为清晰起见，图中仅示出系统150A、150B、150C及150D的一些部分。模块150A、150B、150C及150D中的每一者分别包括四个栅极152、154、156及158，这四个栅极152、154、156及158中的每一者通过导电线160、162、164及166连接。导电线160、162、164及166可各自包括可变导电性层，例如层122A及122B。然而，在所示出的实施例中，可变导电性层对于线160、162、164及166而言将为导电的。举例来说，可变导电性层可包含TaN。
图6A至图6D中还示出连接组件170A及170B。连接组件170A及170B可为通孔和/或互连。连接组件170A类似于组件120A/120A'/120A”/120A”'/120A””，而连接组件170B类似于组件120B/120B'/120B”/120B”'/120B””。因此，连接组件170A中的可变导电性层的化学计量使得可变导电性层是导电的。相比之下，连接组件170B中的可变导电性层的化学计量使得可变导电性层是绝缘的。然而，如上所述，连接组件170A与连接组件170B无法区分开。
如在图6A至图6D中可看出，可基于连接组件170A及170B的使用来提供四个不同的密钥。对于安全模块150A而言，栅极152与栅极154以及栅极156与栅极158通过连接组件170A电连接。对于安全模块150B而言，栅极152与栅极154通过连接组件170A电连接，而栅极156与栅极158通过连接组件170B隔离开。对于安全模块150C而言，栅极156与栅极158通过连接组件170A电连接，而栅极152与栅极154通过连接组件170B隔离开。对于安全模块150D而言，没有栅极被电连接。由于存在连接组件170A及170B，因此在逆向工程期间，可无法通过光学成像或电子成像将四个安全模块150A、150B、150C及150D区分开。
硬件安全系统150A、150B、150C及150D共享系统100、100'、100”、100”'和/或100””的有益效果。使用具有可变导电性层的连接组件170A及170B可更好地伪装有效的栅极152、154、156或158。在安全方面的这种改进是可扩展的，是不需要额外的栅极或存储单元便可实现的，且不需要使用隐藏的结构和/或可使用已知的工艺及材料。因此，使用硬件安全模块150可改善性能。
图7是绘示用于提供硬件嵌入式安全系统的方法的示例性实施例的流程图。为简明起见，一些步骤可被省略、以另一种次序执行、包括子步骤和/或进行组合。方法300还在系统100的上下文中进行阐述。然而，方法300可结合其他系统使用，所述其他系统包括但不限于系统100'、100”、100”'、100””和/或150。
通过步骤302，制作用于提供安全性的电路元件110A及110B。步骤302可包括形成非易失性存储单元或其他存储单元(例如，静态随机存取存储器(static random accessmemory，SRAM)存储单元)、形成栅极以及现用组件的一些部分或提供其他结构。在步骤302中提供的电路元件期望被选择性地电连接到彼此和/或被选择性地电连接到正在形成的装置中的其他结构。通过步骤304，还提供绝缘体130。
通过步骤306，形成连接组件120。步骤306包括形成导电的可变导电性层122A及绝缘的可变导电性层122B。还可形成高导电性层124。步骤306可以各种方式执行。举例来说，如果沉积是使用原子层沉积(atomic layer deposition，ALD)执行，则可使用低温热原子层沉积来沉积绝缘的可变导电性层122B(例如，Ta3N5)，同时可使用等离子体增强ALD来沉积导电的可变导电性层122A(例如，TaN)。可使用物理气相沉积(physical vapordeposition，PVD)来沉积具有可变的导电性及化学计量的TayNx。利用高氮气流进行的PVD可形成绝缘的或高电阻的TayNx(例如，Ta3N5)利用低氮气流进行的PVD可形成导电的TaN或Ta2N。举例来说，连接组件120可使用两个掩模形成。在连接组件120A的区中，在具有开孔的层间介电质上设置第一掩模。对绝缘体130进行蚀刻以在连接组件120A的位置形成沟槽。接着提供导电的可变导电性层122A。在层122A上沉积高导电性层124以填充沟槽。可执行平坦化。此工艺形成连接组件120A。在连接组件120B的区中，在具有开孔的层间介电质上形成第二掩模。对绝缘体130进行蚀刻以在连接组件120B的位置形成沟槽。接着提供绝缘的可变导电性层122B。沉积高导电性层124以填充沟槽。可执行平坦化。此工艺形成连接组件120B。作为另外一种选择，可使用类似的双掩模工艺，所述双掩模工艺首先形成连接组件120B，接着形成连接组件120A。
在另一个实施例中，可均厚沉积导电的可变导电性层122A。接着沉积绝缘的可变导电性层122B。在导电的连接组件120A的期望部分中对层122B进行蚀刻。接着沉积高导电性层124。因此，可形成组件120A及120B。应注意，在这种实施例中，连接组件120B在层122B与电路元件110B之间可具有额外的导电的可变导电性层(图式中未示出)。然而，由于存在层122B，因而仍未与电路元件110B电连接。
在另一个实施例中，连接组件120可具有不同的宽度。可使用其中形成有连接组件120的沟槽或通孔的宽度来对可变导电性层122A及122B的物理气相沉积(PVD)进行微调。举例来说，可在较宽的沟槽或通孔中形成绝缘的可变导电性层122B。这使得在较窄的结构上形成连接的通孔或互连(例如连接组件120A)，且在较宽的结构上形成断开的通孔或互连(例如连接组件120B)。在一些实施例中，可使用例如具有非准直离子通量的宽度选择性势垒蚀刻(width-selective barrier etch)。这种蚀刻可移除较宽的结构中的绝缘的可变导电性层122B但不会移除较窄的结构中的绝缘的可变导电性层122B。
在其他实施例中，可对高导电性层124使用非铜金属化。在这种实施例中，可使用导电的可变导电性层122A(例如，TayNx或TiyNx)作为所有结构的势垒层。可插入额外的层(例如，图2中的层126A和/或126B)以提供期望的选择性连接。在其他实施例中，可在线层的最低后端实施可变导电性层122A及122B。举例来说，可将非金属通孔或互连处理与布局着色(layout coloring)进行结合。在其他实施例中，可使用双镶嵌(dual-damascene，DD)工艺。在每一个双镶嵌层内，只在通孔下方沉积可变导电性层122(例如，TayNx)。在单镶嵌(single damascene，SD)图案化中，可只在通孔下方、可只在线或沟槽下方或者可在通孔下方以及在线或沟槽下方放置可变导电性层122。单镶嵌法可在提高对于硬件密钥而言可能的排列的数目和/或提高互连的隐藏的网的伪装程度方面实现更大的灵活性。因此，可形成连接组件120A及120B。可接着完成装置的制作。
因此，通过使用方法300，可使用硬件安全系统100、100'、100”、100”'、100””、150和/或类似的装置。因此，可实现硬件安全系统100、100'、100”、100”'、100””、150和/或类似的装置中的一者或多者的优点。
已阐述了用于增强在硬件中提供的安全系统的方法及系统。所述方法及系统已根据所示出的示例性实施例进行了阐述，且所属领域中的一般技术人员将容易地认识到，可存在实施例的变化，且任何变化均将处于所述方法及系统的精神及范围内。因此，在不背离随附权利要求书的精神及范围的条件下，所属领域中的一般技术人员可作出许多修改。

Claims (18)

1.一种硬件嵌入式安全系统，包括：
多个连接组件，包括可变导电性层，所述可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的，所述可变导电性层对于所述多个连接组件的第一部分而言是导电的且对于所述多个连接组件的第二部分而言是绝缘的，所述第一化学计量由多种元素组成，所述第二化学计量由所述多种元素组成；
多个电路元件，与所述多个连接组件耦合，所述多个连接组件的所述第一部分连接到所述多个电路元件的第一部分，所述多个连接组件的所述第二部分连接到所述多个电路元件的第二部分，使得所述多个电路元件的所述第一部分是有效的且所述多个电路元件的所述第二部分是无效的；以及
绝缘体，相邻于所述多个连接组件中的每一者的至少一部分，
其中所述第一化学计量无法通过对部分的所述绝缘体及所述可变导电性层进行光学成像及电子成像来与所述第二化学计量区分开。
2.根据权利要求1所述的硬件嵌入式安全系统，其中所述可变导电性层包括TayNx层、TiyNx层、WyNx层、HfyNx层、ZryNx层及MoyNx层中的至少一者，其中x及y表示变化的化学计量。
3.根据权利要求2所述的硬件嵌入式安全系统，其中所述第一化学计量是贫氮化学计量且所述第二化学计量是富氮化学计量。
4.根据权利要求3所述的硬件嵌入式安全系统，其中所述可变导电性层包括所述TayNx层，且其中所述第一化学计量包括Ta2N及TaN中的至少一种，并且所述第二化学计量包括Ta3N5。
5.根据权利要求1所述的硬件嵌入式安全系统，其中所述多个连接组件选自多个栅极、多个互连及多个导通孔。
6.根据权利要求5所述的硬件嵌入式安全系统，其中所述多个连接组件的所述可变导电性层毗邻所述多个电路元件。
7.根据权利要求5所述的硬件嵌入式安全系统，其中所述多个连接组件中的每一者还包括高导电性层。
8.根据权利要求7所述的硬件嵌入式安全系统，其中所述高导电性层包含Cu、Al、Co、W、Ru及硅化物中的至少一种。
9.根据权利要求7所述的硬件嵌入式安全系统，其中所述高导电性层包括顶部、底部及多个侧，所述可变导电性层覆盖所述顶部与所述底部中的至少一者。
10.根据权利要求9所述的硬件嵌入式安全系统，其中所述可变导电性层覆盖所述多个侧以及覆盖所述顶部与所述底部中的至少一者。
11.根据权利要求7所述的硬件嵌入式安全系统，其中所述可变导电性层的多个部分与所述高导电性层的多个部分交错。
12.根据权利要求11所述的硬件嵌入式安全系统，其中所述可变导电性层的所述多个部分相邻于所述多个电路元件且驻留在所述多个电路元件与所述高导电性层的所述多个部分之间。
13.根据权利要求1所述的硬件嵌入式安全系统，其中所述多个连接组件的所述第一部分及所述第二部分被配置成伪装的有效的所述多个电路元件的所述第一部分。
14.根据权利要求1所述的硬件嵌入式安全系统，其中所述可变导电性层具有不大于五纳米的厚度。
15.根据权利要求14所述的硬件嵌入式安全系统，其中所述厚度为至少一纳米。
16.根据权利要求14所述的硬件嵌入式安全系统，其中所述多个电路元件包括多个非易失性存储单元及多个栅极中的至少一者。
17.一种硬件嵌入式安全系统，包括：
多个连接组件，包括可变导电性层，所述可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的，所述可变导电性层对于所述多个连接组件的第一部分而言是导电的且对于所述多个连接组件的第二部分而言是绝缘的，所述第一化学计量及所述第二化学计量包括TayNx层、TiyNx层、WyNx层、HfyNx层、ZryNx层及MoyNx层中的至少一者，其中x及y表示变化的化学计量；
多个电路元件，所述多个连接组件的所述第一部分连接到所述多个电路元件的第一部分，所述多个连接组件的所述第二部分连接到所述多个电路元件的第二部分，使得所述多个电路元件的所述第一部分是有效的且所述多个电路元件的所述第二部分是无效的，所述多个电路元件包括多个非易失性存储单元及多个栅极中的至少一者，所述多个连接组件的所述可变导电性层毗邻所述多个电路元件；以及
绝缘体，相邻于所述多个连接组件中的每一者的至少一部分，所述第一化学计量无法通过对部分的所述绝缘体及所述可变导电性层进行光学成像及电子成像来与所述第二化学计量区分开。
18.一种提供硬件安全系统的方法，包括：
提供包括可变导电性层的多个连接组件，所述可变导电性层对于第一化学计量而言是导电的且对于第二化学计量而言是绝缘的，所述可变导电性层对于所述多个连接组件的第一部分而言是导电的且对于所述多个连接组件的第二部分而言是绝缘的，所述第一化学计量由多种元素组成，所述第二化学计量由所述多种元素组成；
提供多个电路元件，所述多个连接组件的所述第一部分连接到所述多个电路元件的第一部分，所述多个连接组件的所述第二部分连接到所述多个电路元件的第二部分，使得所述多个电路元件的所述第一部分是有效的且所述多个电路元件的所述第二部分是无效的；以及
提供绝缘体，所述绝缘体相邻于所述多个连接组件中的每一者的至少一部分，
其中所述第一化学计量无法通过对部分的所述绝缘体及所述可变导电性层进行光学成像及电子成像来与所述第二化学计量区分开。
CN201811252577.6A 2017-11-16 2018-10-25 硬件嵌入式安全系统及提供其的方法 Active CN109800604B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762587357P 2017-11-16 2017-11-16
US62/587,357 2017-11-16
US15/927,239 2018-03-21
US15/927,239 US10381315B2 (en) 2017-11-16 2018-03-21 Method and system for providing a reverse-engineering resistant hardware embedded security module

Publications (2)

Publication Number Publication Date
CN109800604A CN109800604A (zh) 2019-05-24
CN109800604B true CN109800604B (zh) 2024-05-07

Family

ID=66433657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811252577.6A Active CN109800604B (zh) 2017-11-16 2018-10-25 硬件嵌入式安全系统及提供其的方法

Country Status (4)

Country Link
US (2) US10381315B2 (zh)
KR (2) KR102075105B1 (zh)
CN (1) CN109800604B (zh)
TW (1) TWI769333B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381315B2 (en) * 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
CN1745468A (zh) * 2002-09-30 2006-03-08 纳米系统公司 大面积纳米启动宏电子衬底及其用途
CN102893375A (zh) * 2010-06-02 2013-01-23 国际商业机器公司 高k金属栅极叠层
CN106531742A (zh) * 2015-09-15 2017-03-22 旺宏电子股份有限公司 改进三维或非门闪存的栅极电容的结构与操作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW405243B (en) * 1998-02-25 2000-09-11 Koninkl Philips Electronics Nv Semiconductor device comprising a mos transistor
US6528865B1 (en) 1999-01-22 2003-03-04 Intel Corporation Thin amorphous fluorocarbon films
US7005733B2 (en) 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US6743473B1 (en) 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
US6491978B1 (en) 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
EP1193758A1 (en) 2000-10-02 2002-04-03 STMicroelectronics S.r.l. Anti-deciphering contacts
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
FI109770B (fi) 2001-03-16 2002-10-15 Asm Microchemistry Oy Menetelmä metallinitridiohutkalvojen valmistamiseksi
US6924552B2 (en) 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
WO2006059261A2 (en) 2004-12-01 2006-06-08 Koninklijke Philips Electronics N.V. A method of forming an interconnect structure on an integrated circuit die
US7781862B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
WO2007031922A2 (en) 2005-09-15 2007-03-22 Nxp B.V. A structure for a semiconductor device and a method of manufacturing the same
JP2008141003A (ja) * 2006-12-01 2008-06-19 Toshiba Corp 半導体装置の製造方法
US7709401B2 (en) 2008-02-22 2010-05-04 International Business Machines Corporation Method of making thermally programmable anti-reverse engineering interconnects wherein interconnects only conduct when heated above room temperature
WO2010076733A1 (en) 2008-12-29 2010-07-08 Nxp B.V. Physical structure for use in a physical unclonable function
US9030595B2 (en) * 2010-10-14 2015-05-12 Lensvector Inc. In-flight auto focus method and system for tunable liquid crystal optical element
US9331012B2 (en) 2012-03-08 2016-05-03 International Business Machines Corporation Method for fabricating a physical unclonable interconnect function array
US9171810B2 (en) 2013-11-21 2015-10-27 Nxp B.V. Electronic device incorporating a randomized interconnection layer having a randomized conduction pattern
KR102325158B1 (ko) * 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
DE112016002769T5 (de) * 2015-06-19 2018-03-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät
US9711464B2 (en) 2015-09-23 2017-07-18 International Business Machines Corporation Semiconductor chip with anti-reverse engineering function
US10026648B2 (en) 2016-03-08 2018-07-17 International Business Machines Corporation FDSOI with on-chip physically unclonable function
US9793207B1 (en) 2016-07-20 2017-10-17 International Business Machines Corporation Electrical antifuse including phase change material
US9735103B1 (en) 2016-07-20 2017-08-15 International Business Machines Corporation Electrical antifuse having airgap or solid core
US10297546B2 (en) * 2017-07-18 2019-05-21 Globalfoundries Inc. Interconnect structures for a security application
US10381315B2 (en) * 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174227A (ja) * 1997-07-03 1999-03-16 Motorola Inc 半導体装置および該装置を形成するためのプロセス
CN1745468A (zh) * 2002-09-30 2006-03-08 纳米系统公司 大面积纳米启动宏电子衬底及其用途
CN102893375A (zh) * 2010-06-02 2013-01-23 国际商业机器公司 高k金属栅极叠层
CN106531742A (zh) * 2015-09-15 2017-03-22 旺宏电子股份有限公司 改进三维或非门闪存的栅极电容的结构与操作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FPGA物理不可克隆函数及其实现技术;庞子涵;周强;高文超;郭世一;钱旭;;计算机辅助设计与图形学学报(09);全文 *
过渡金属氧化物薄膜阻变存储材料研究;高兴森;张飞;林远彬;芦增星;;华南师范大学学报(自然科学版)(06);全文 *

Also Published As

Publication number Publication date
KR102075105B1 (ko) 2020-02-07
US20190148312A1 (en) 2019-05-16
US10916513B2 (en) 2021-02-09
KR20200014874A (ko) 2020-02-11
TW201937397A (zh) 2019-09-16
US10381315B2 (en) 2019-08-13
KR102160083B1 (ko) 2020-09-25
KR20190056282A (ko) 2019-05-24
CN109800604A (zh) 2019-05-24
TWI769333B (zh) 2022-07-01
US20190318998A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US9887133B2 (en) Two-dimensional self-aligned super via integration on self-aligned gate contact
US9281236B2 (en) Embedded on-chip security
CN106449524B (zh) 具有选择性的蚀刻停止衬层的自对准栅极系紧接触
EP1193758A1 (en) Anti-deciphering contacts
JP5144667B2 (ja) リバースエンジニアリングに対する改善された抵抗力を有する半導体チップ
KR20150116516A (ko) 반도체 장치 및 이의 제조 방법
US20160048704A1 (en) Secure Semiconductor Device Having Features to Prevent Reverse Engineering
JP2002158280A (ja) 半導体装置及びその製造方法
US11094585B2 (en) Methods of forming a conductive contact structure to a top electrode of an embedded memory device on an IC product and a corresponding IC product
US20160155701A1 (en) Interconnect structure for an integrated circuit and method of fabricating an interconnect structure
CN109800604B (zh) 硬件嵌入式安全系统及提供其的方法
TW201436104A (zh) 形成導電銅結構之阻障層的方法
CN108109968B (zh) 一种半导体器件及半导体器件的制造方法
US11522131B2 (en) Resistive memory device and methods of making such a resistive memory device
US9123722B2 (en) Semiconductor constructions and methods of forming interconnects
US20160064269A1 (en) Semiconductor device and manufacturing method thereof
KR100713301B1 (ko) 다중 병렬 구조의 에프피지에이 구조 및 그 형성 방법
US11637076B2 (en) Electrically isolated gate contact in FINFET technology for camouflaging integrated circuits from reverse engineering
TWI786855B (zh) 反熔絲結構
US11329001B2 (en) Embedded chip identification formed by directed self-assembly
US20220415826A1 (en) Physical unclonable function for secure integrated hardware systems
US20020140099A1 (en) Semiconductor device and method for manufacturing the same
KR20090002631A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant