CN109786247A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN109786247A CN109786247A CN201711114668.9A CN201711114668A CN109786247A CN 109786247 A CN109786247 A CN 109786247A CN 201711114668 A CN201711114668 A CN 201711114668A CN 109786247 A CN109786247 A CN 109786247A
- Authority
- CN
- China
- Prior art keywords
- fin
- grid
- field effect
- effect transistor
- formula field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
一种鳍式场效应晶体管及其形成方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。本发明方案可以降低栅极与金属线之间的寄生电容，有助于提高鳍式场效应晶体管的AC性能。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极，位于栅极两侧的鳍部内的源漏掺杂区，以及与所述栅极平行的金属线。其中，所述金属线与源漏掺杂区的至少一部分接触，例如可以为零层金属线(Metal Zero，M0)。
在现有技术中，栅极与金属线之间存在寄生电容(Parasitic Capacitance)，随着半导体器件的关键尺寸的缩小，寄生电容的影响加大，进而影响FinFET器件的交流(Alternating Current，AC)性能。
因此，亟需一种减小栅极与金属线之间的寄生电容的方法。
发明内容
本发明解决的技术问题是提供一种鳍式场效应晶体管及其形成方法，可以降低栅极与金属线之间的寄生电容，有助于提高鳍式场效应晶体管的AC性能。
为解决上述技术问题，本发明实施例提供一种鳍式场效应晶体管的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。
可选的，在形成所述栅极之前还包括：在所述导体衬底的表面形成隔离层，所述隔离层的表面低于所述鳍部的顶部表面；其中，延伸至所述鳍部以外的栅极位于所述隔离层表面。
可选的，所述隔离层的材料包括氧化硅。
可选的，所述形成横跨所述鳍部的栅极包括：形成初始栅极层；在所述初始栅极层上形成图形化的掩膜，所述掩膜覆盖在所述隔离层的表面的图形宽度小于覆盖在所述鳍部的顶部的图形宽度；根据所述图形化的掩膜形成所述形成横跨在所述鳍部上的栅极。
可选的，所述掩膜的图形是通过光学临近修正确定的。
可选的，根据所述图形化的掩膜形成所述形成横跨在所述鳍部上的栅极包括：根据所述图形化的掩膜，通过干法刻蚀工艺，获得所述形成横跨在所述鳍部上的栅极。
可选的，覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差为1nm至10nm。
可选的，在所述栅极两侧的鳍部内形成有外延源区和外延漏区。
可选的，形成与所述栅极平行的金属线包括：在所述鳍部和所述隔离层上形成层间介质层；在所述层间介质层中形成连通所述外延源区或者外延漏区的接触沟槽，所述接触沟槽与所述栅极平行；向所述接触沟槽中填充金属以形成所述金属线。
可选的，所述层间介质层的材料包括氧化硅。
可选的，所述层间介质层的材料包括低K介质层。
为解决上述技术问题，本发明实施例提供一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；栅极，所述栅极横跨所述鳍部；金属线，与所述栅极平行，所述金属线与所述鳍部的至少一部分电接触；其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度。
可选的，所述鳍式场效应晶体管还包括：隔离层，所述隔离层位于所述导体衬底的表面，所述隔离层的表面低于所述鳍部的顶部表面；其中，延伸至所述鳍部以外的栅极位于所述隔离层表面。
可选的，所述隔离层的材料包括氧化硅。
可选的，覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差为1nm至10nm。
可选的，在所述栅极两侧的鳍部内形成有外延源区和外延漏区，所述鳍式场效应晶体管还包括：层间介质层，所述层间介质层位于所述鳍部和所述隔离层上；接触沟槽，所述接触沟槽位于所述层间介质层中，连通所述外延源区或者所述外延漏区，所述接触沟槽与所述栅极平行；其中，所述金属线位于所述接触沟槽中。
可选的，所述层间介质层的材料包括氧化硅。
可选的，所述层间介质层的材料包括低K介质层。与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。采用本发明实施例的方案，通过覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度，使得延伸至所述鳍部以外的栅极与金属线之间的距离大于覆盖在所述鳍部的顶部的栅极与所述金属线之间的距离，从而减少一部分栅极与金属线之间的距离，降低栅极与金属线之间的寄生电容，有助于提高FinFET器件的AC性能。
进一步，在本发明实施例中，对于采用了接触沟槽形成金属线的FinFET器件，通过覆盖在所述隔离层的表面的栅极的宽度小于覆盖在所述鳍部的顶部表面的栅极的宽度，使得覆盖在所述隔离层的表面的栅极与所述金属线之间的距离大于覆盖在所述鳍部的顶部的栅极与所述金属线之间的距离。由于与根据传统工艺(例如接触孔)形成金属线的FinFET器件相比，根据接触沟槽形成金属线的FinFET器件的栅极与金属线之间的寄生电容更大，更容易影响AC性能，因此对于根据接触沟槽形成金属线的FinFET器件，采用本发明实施例的方案，可以更显著地获得改善效果。
附图说明
图1是现有技术中一种鳍式场效应晶体管的顶视图；
图2是图1沿切割线A-A的剖面结构示意图；
图3是现有技术中另一种鳍式场效应晶体管的剖面结构示意图；
图4是本发明实施例中一种鳍式场效应晶体管的形成方法的流程图；
图5至图7是本发明实施例中一种鳍式场效应晶体管的形成方法中各步骤对应的器件的顶视图；
图8是图7沿切割线B-B的剖面结构示意图；
图9是图7沿切割线C-C的剖面结构示意图。
具体实施方式
在现有的FinFET技术中，栅极与金属线之间存在寄生电容，随着半导体器件的关键尺寸的缩小，寄生电容的影响加大，进而影响FinFET器件的AC性能。
参照图1和图2，图1是现有技术中一种鳍式场效应晶体管的顶视图，图2是图1沿切割线A-A的剖面结构示意图。
下面结合图1至图2对该鳍式场效应晶体管进行说明
所述鳍式场效应晶体管可以包括半导体衬底100、鳍部110、栅极130以及金属线150。
其中，所述半导体衬底100的表面形成有凸出的鳍部110，所述栅极130横跨所述鳍部110，所述金属线150与所述栅极130平行，所述金属线150与所述鳍部110的至少一部分电接触，例如可以为M0。
随着半导体器件的关键尺寸的缩小，栅极130与金属线150之间的距离相应地缩小，栅极130与金属线150之间的寄生电容相应地增加，进而影响FinFET器件的AC性能。
在图2示出的一种具体实施方式中，金属线150是根据接触孔140形成的。
参照图3，图3是现有技术中另一种鳍式场效应晶体管的剖面结构示意图。所述另一种鳍式场效应晶体管可以包括半导体衬底200、鳍部210、栅极230以及金属线250。
其中，所述金属线250是根据接触沟槽(Trench Contact)240形成的。
具体地，在所述半导体衬底200和鳍部210上形成层间介质层(图未示)，在所述层间介质层中形成与所述栅极230平行的接触沟槽240。
需要指出的是，与根据传统工艺(例如接触孔)形成金属线的FinFET器件相比，根据接触沟槽形成金属线的FinFET器件的栅极与金属线之间的寄生电容更大，更容易影响AC性能，因此对于根据接触沟槽形成金属线的FinFET器件，更需要一种减小栅极与M0之间的寄生电容的方法。
本发明的发明人经过研究发现，在现有技术中，栅极的宽度为均匀的，并且为了满足FinFET器件的直流(Direct Current，DC)性能以及避免产生短沟道效应(Short ChannelEffect，SCE)，在鳍部上形成的栅极的宽度需要满足一定要求，因此难以通过降低栅极的整体宽度减少栅极与金属线之间的距离。
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。采用本发明实施例的方案，通过覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度，使得延伸至所述鳍部以外的栅极与金属线之间的距离大于覆盖在所述鳍部的顶部的栅极与所述金属线之间的距离，从而减少一部分栅极与金属线之间的距离，降低栅极与金属线之间的寄生电容，有助于提高FinFET器件的AC性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图4，图4是本发明实施例中一种鳍式场效应晶体管的形成方法的流程图。所述鳍式场效应晶体管的形成方法可以包括步骤S41至步骤S43：
步骤S41：提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；
步骤S42：形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；
步骤S43：形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。
下面结合图5至图7对上述各个步骤进行说明。
图5至图7是本发明实施例中一种鳍式场效应晶体管的形成方法中各步骤对应的器件的顶视图。
参照图5，提供半导体衬底500，所述半导体衬底500的表面形成有凸出的鳍部510。
在本发明实施例中，所述半导体衬底500为硅衬底。在其他实施例中，所述半导体衬底500的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底500还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
在本实施例中，形成所述半导体衬底500及鳍部510的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成初始硬掩膜；在所述初始硬掩膜的表面形成图形化的光刻胶层，进而以所述图形化的光刻胶层为掩膜，刻蚀所述初始硬掩膜以得到硬掩膜层，去除所述光刻胶层，进而以所述硬掩膜层为掩膜，刻蚀所述初始衬底，并且以刻蚀后的初始衬底作为半导体衬底500及鳍部510。
在本实施例中，所述鳍部510的侧壁与半导体衬底500的表面相垂直，即鳍部510的顶部尺寸等于底部尺寸，在其他实施例中，所述鳍部510的顶部尺寸还可以小于底部尺寸。
进一步地，在所述导体衬底500的表面形成隔离层520，所述隔离层520覆盖所述鳍部510的部分侧壁，所述隔离层520的表面低于所述鳍部510的顶部表面。
所述隔离层520用于实现相邻鳍部510之间的电隔离，所述隔离层520还用于实现后续形成的栅极与半导体衬底500之间的电隔离。
在本发明实施例的一种具体实施方式中，所述隔离层520的材料可以为氧化硅。在另一种具体实施方式中，所述隔离层520的材料还可以为氮化硅或氮氧化硅。
在本发明实施例的一种具体实施方式中，形成所述隔离层520的工艺可以包括：化学气相沉积工艺。在另一种具体实施方式中，形成所述隔离结构的工艺还可以为物理气相沉积工艺或原子层沉积工艺。
参照图6，形成横跨所述鳍部510的栅极530，其中，覆盖在所述鳍部510的顶部的栅极530的宽度大于延伸至所述鳍部510以外的栅极530的宽度。
其中，所述宽度的方向可以平行于器件的载流子从源区至漏区的流动方向。
进一步地，延伸至所述鳍部510以外的栅极530可以位于所述隔离层520表面。
在具体实施中，所述形成横跨所述鳍部510的栅极530可以包括：形成初始栅极层；在所述初始栅极层上形成图形化的掩膜，所述掩膜覆盖在所述隔离层520的表面的图形宽度小于覆盖在所述鳍部510的顶部的图形宽度；根据所述图形化的掩膜形成所述形成横跨在所述鳍部510上的栅极530。
在本发明实施例的一种具体实施方式中，根据所述图形化的掩膜形成所述形成横跨在所述鳍部510上的栅极530可以包括：根据所述图形化的掩膜，通过干法刻蚀(Dry-Etch)工艺，获得所述形成横跨在所述鳍部510上的栅极530。
在本发明实施例的另一种具体实施方式中，所述掩膜的图形可以是通过光学临近修正(Optical Proximity Correction，OPC)确定的。
可以理解的是，覆盖在所述隔离层的表面的栅极530与覆盖在所述鳍部510的顶部的栅极530的宽度差不应当过大，也即覆盖在所述鳍部510的顶部的栅极530的宽度不应当过小，否则会影响栅极的导电性能；覆盖在所述隔离层的表面的栅极530与覆盖在所述鳍部510的顶部的栅极530的宽度差不应当过小，也即覆盖在所述鳍部510的顶部的栅极530的宽度不应当过大，否则覆盖在所述隔离层的表面的栅极530与覆盖在所述隔离层的表面的栅极530的宽度相近，FinFET器件的AC性能提高有限。
作为一个非限制性的例子，可以设置覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差为1nm至10nm，还可以根据具体工艺对具体数值进行设置。
参照图7，形成与所述栅极530平行的金属线550。
具体地，覆盖在所述鳍部510的顶部的栅极530与金属线550之间的距离561小于覆盖在所述隔离层520的表面的栅极530与所述金属线550之间的距离562，从而减少一部分栅极530与金属线550之间的距离。
参照图8，图8是图7沿切割线B-B的剖面结构示意图。
具体地，在所述栅极530两侧的鳍部510内形成有外延源区和外延漏区。可以采用以下步骤形成与所述栅极530平行的金属线550：在所述鳍部510和所述隔离层520上形成层间介质层522；在所述层间介质层522中形成连通所述外延源区或者外延漏区的接触沟槽540，所述接触沟槽540与所述栅极530平行；向所述接触沟槽540中填充金属以形成所述金属线550。
在本发明实施例的一种具体实施方式中，所述介质层240的材料可以为氧化硅。在本发明实施例的其他具体实施方式中，所述初始底层介质层的材料可以为低K介质层，K小于3.9。所述低K介质材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料或聚乙烯多孔材料。
其中，覆盖在所述鳍部510的顶部的栅极530与金属线550之间的距离561可以为常规工艺中采用的标准距离，用于满足FinFET器件的DC性能以及避免产生短沟道效应。
参照图9，图9是图7沿切割线C-C的剖面结构示意图。
其中，覆盖在所述隔离层520的表面的栅极530与所述金属线550之间的距离562可以为较小的距离，用于降低覆盖在所述隔离层520的表面的栅极530与金属线550之间的寄生电容。
采用本发明实施例的方案，通过覆盖在所述鳍部510的顶部的栅极530的宽度大于延伸至所述鳍部510以外的栅极530的宽度，使得延伸至所述鳍部510以外的栅极530与金属线550之间的距离大于覆盖在所述鳍部510的顶部的栅极530与所述金属线550之间的距离，从而减少一部分栅极530与金属线550之间的距离，降低栅极530与金属线550之间的寄生电容，有助于提高FinFET器件的AC性能。
在本发明实施例中，对于采用了接触沟槽540形成金属线550的FinFET器件，通过覆盖在所述隔离层520的表面的栅极530的宽度小于覆盖在所述鳍部510的顶部表面的栅极530的宽度，使得覆盖在所述隔离层520的表面的栅极530与所述金属线550之间的距离大于覆盖在所述鳍部510的顶部的栅极530与所述金属线550之间的距离。由于与根据传统工艺(例如接触孔)形成金属线550的FinFET器件相比，根据接触沟槽540形成金属线550的FinFET器件的栅极530与金属线550之间的寄生电容更大，更容易影响AC性能，因此对于根据接触沟槽540形成金属线550的FinFET器件，采用本发明实施例的方案，可以更显著地获得改善效果。
接下来，可以实施常规的FinFET器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。
在本发明实施例中，还提供了一种鳍式场效应晶体管，可以包括：半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；栅极，所述栅极横跨所述鳍部；金属线，与所述栅极平行，所述金属线与所述鳍部的至少一部分电接触；其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度。
进一步地，所述鳍式场效应晶体管还可以包括：隔离层，所述隔离层位于所述导体衬底的表面，所述隔离层的表面低于所述鳍部的顶部表面；其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极位于所述隔离层表面。
进一步地，覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差可以为1nm至10nm。
进一步地，在所述栅极两侧的鳍部内形成有外延源区和外延漏区，所述鳍式场效应晶体管还可以包括：层间介质层，所述层间介质层位于所述鳍部和所述隔离层上；接触沟槽，所述接触沟槽位于所述层间介质层中，连通所述外延源区或者所述外延漏区，所述接触沟槽与所述栅极平行；其中，所述金属线位于所述接触沟槽中。
关于该鳍式场效应晶体管的原理、具体实现和有益效果请参照前文及图1至图9示出的关于鳍式场效应晶体管的形成方法的相关描述，此处不再赘述。
需要指出的是，减小栅极与金属线之间的寄生电容的方法不限于上述方法，例如还可以采用介电常数更低的材质作为层间介质层，或者保持栅极的宽度并且调整金属线的宽度，以使得覆盖在所述隔离层的表面的金属线的宽度小于覆盖在所述鳍部的顶部的金属线的宽度。
本领域技术人员可以理解的是，虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；
形成横跨所述鳍部的栅极，其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度；
形成与所述栅极平行的金属线，所述金属线与所述鳍部的至少一部分电接触。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述栅极之前还包括：
在所述导体衬底的表面形成隔离层，所述隔离层的表面低于所述鳍部的顶部表面；
其中，延伸至所述鳍部以外的栅极位于所述隔离层表面。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述隔离层的材料包括氧化硅。
4.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成横跨所述鳍部的栅极包括：
形成初始栅极层；
在所述初始栅极层上形成图形化的掩膜，所述掩膜覆盖在所述隔离层的表面的图形宽度小于覆盖在所述鳍部的顶部的图形宽度；
根据所述图形化的掩膜形成所述形成横跨在所述鳍部上的栅极。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述掩膜的图形是通过光学临近修正确定的。
6.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，根据所述图形化的掩膜形成所述形成横跨在所述鳍部上的栅极包括：
根据所述图形化的掩膜，通过干法刻蚀工艺，获得所述形成横跨在所述鳍部上的栅极。
7.根据权利要求2或4所述的鳍式场效应晶体管的形成方法，其特征在于，
覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差为1nm至10nm。
8.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，在所述栅极两侧的鳍部内形成有外延源区和外延漏区。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，形成与所述栅极平行的金属线包括：
在所述鳍部和所述隔离层上形成层间介质层；
在所述层间介质层中形成连通所述外延源区或者外延漏区的接触沟槽，所述接触沟槽与所述栅极平行；
向所述接触沟槽中填充金属以形成所述金属线。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述层间介质层的材料包括氧化硅。
11.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述层间介质层的材料包括低K介质层。
12.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底的表面形成有凸出的鳍部；
栅极，所述栅极横跨所述鳍部；
金属线，与所述栅极平行，所述金属线与所述鳍部的至少一部分电接触；
其中，覆盖在所述鳍部的顶部的栅极的宽度大于延伸至所述鳍部以外的栅极的宽度。
13.根据权利要求12所述的鳍式场效应晶体管，其特征在于，还包括：
隔离层，所述隔离层位于所述导体衬底的表面，所述隔离层的表面低于所述鳍部的顶部表面；
其中，延伸至所述鳍部以外的栅极位于所述隔离层表面。
14.根据权利要求13所述的鳍式场效应晶体管，其特征在于，所述隔离层的材料包括氧化硅。
15.根据权利要求13所述的鳍式场效应晶体管，其特征在于，
覆盖在所述隔离层的表面的栅极与覆盖在所述鳍部的顶部的栅极的宽度差为1nm至10nm。
16.根据权利要求13所述的鳍式场效应晶体管，其特征在于，在所述栅极两侧的鳍部内形成有外延源区和外延漏区，所述鳍式场效应晶体管还包括：
层间介质层，所述层间介质层位于所述鳍部和所述隔离层上；
接触沟槽，所述接触沟槽位于所述层间介质层中，连通所述外延源区或者所述外延漏区，所述接触沟槽与所述栅极平行；
其中，所述金属线位于所述接触沟槽中。
17.根据权利要求16所述的鳍式场效应晶体管，其特征在于，所述层间介质层的材料包括氧化硅。
18.根据权利要求16所述的鳍式场效应晶体管，其特征在于，所述层间介质层的材料包括低K介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711114668.9A CN109786247A (zh) | 2017-11-13 | 2017-11-13 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711114668.9A CN109786247A (zh) | 2017-11-13 | 2017-11-13 | 鳍式场效应晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109786247A true CN109786247A (zh) | 2019-05-21 |
Family
ID=66493038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711114668.9A Pending CN109786247A (zh) | 2017-11-13 | 2017-11-13 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109786247A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158762A1 (en) * | 2006-01-11 | 2007-07-12 | Anderson Brent A | Low-capacitance contact for long gate-length devices with small contacted pitch |
| US20140103450A1 (en) * | 2012-10-12 | 2014-04-17 | International Business Machines Corporation | Hybrid orientation fin field effect transistor and planar field effect transistor |
| CN104465393A (zh) * | 2013-09-18 | 2015-03-25 | 格罗方德半导体公司 | 形成应力层于鳍式场效晶体管半导体器件的方法及器件 |
-
2017
- 2017-11-13 CN CN201711114668.9A patent/CN109786247A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158762A1 (en) * | 2006-01-11 | 2007-07-12 | Anderson Brent A | Low-capacitance contact for long gate-length devices with small contacted pitch |
| US20140103450A1 (en) * | 2012-10-12 | 2014-04-17 | International Business Machines Corporation | Hybrid orientation fin field effect transistor and planar field effect transistor |
| CN104465393A (zh) * | 2013-09-18 | 2015-03-25 | 格罗方德半导体公司 | 形成应力层于鳍式场效晶体管半导体器件的方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220328356A1 (en) | Mechanisms for Forming FinFET Device | |
| US10192828B2 (en) | Metal gate transistor | |
| US9252233B2 (en) | Air-gap offset spacer in FinFET structure | |
| TWI524464B (zh) | ＦｉｎＦＥＴ元件與其形成方法 | |
| US8592918B2 (en) | Forming inter-device STI regions and intra-device STI regions using different dielectric materials | |
| CN103985711B (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| US20190148375A1 (en) | Metal gate modulation to improve kink effect | |
| CN110164967B (zh) | 半导体装置及其制造方法 | |
| CN104979201B (zh) | 半导体器件的形成方法 | |
| CN104752218B (zh) | 半导体器件的形成方法 | |
| CN105336739A (zh) | 半导体结构及其制造方法 | |
| TW202032634A (zh) | 半導體裝置的製作方法 | |
| CN104979199B (zh) | 半导体器件的形成方法 | |
| CN109950311B (zh) | 半导体结构及其形成方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20190058035A1 (en) | Semiconductor Device | |
| US11264488B2 (en) | Manufacturing method of semiconductor structure | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN109786247A (zh) | 鳍式场效应晶体管及其形成方法 | |
| TW201944467A (zh) | 半導體裝置及其製造方法 | |
| CN110211882B (zh) | 制作增强utbb fdsoi器件的方法和结构 | |
| TWI728688B (zh) | 具有擴散阻擋間隔件區段之場效電晶體 | |
| TWI431695B (zh) | 溝槽式金屬氧化半導體場效電晶體的製造方法 | |
| WO2023108789A1 (zh) | 一种半导体器件及其制造方法 | |
| TWI646605B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |
|
| RJ01 | Rejection of invention patent application after publication |