CN109756686A - 图像感测装置 - Google Patents
图像感测装置 Download PDFInfo
- Publication number
- CN109756686A CN109756686A CN201810896246.XA CN201810896246A CN109756686A CN 109756686 A CN109756686 A CN 109756686A CN 201810896246 A CN201810896246 A CN 201810896246A CN 109756686 A CN109756686 A CN 109756686A
- Authority
- CN
- China
- Prior art keywords
- signal
- reading
- reset signal
- sense line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 238000010248 power generation Methods 0.000 claims 1
- 101100537309 Arabidopsis thaliana TKPR1 gene Proteins 0.000 description 28
- 101150100920 KTI12 gene Proteins 0.000 description 28
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 27
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 27
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 27
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 27
- 101150117326 sigA gene Proteins 0.000 description 27
- 101100172871 Arabidopsis thaliana EXA1 gene Proteins 0.000 description 25
- 108091008597 receptor serine/threonine kinases Proteins 0.000 description 19
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 14
- 101150102866 adc1 gene Proteins 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 11
- 101100328883 Arabidopsis thaliana COL1 gene Proteins 0.000 description 8
- 102100034583 Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 1 Human genes 0.000 description 8
- 101000848781 Homo sapiens Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 1 Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 7
- 101100108136 Drosophila melanogaster Adck1 gene Proteins 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 102100034579 Desmoglein-1 Human genes 0.000 description 2
- 101000924316 Homo sapiens Desmoglein-1 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Air Bags (AREA)
Abstract
图像感测装置。一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与多条线联接；第一读出线，该第一读出线与读出电路联接；全局计数器，该全局计数器被联接以对读出重置信号和读出数据信号进行计数；第一存储电路，该第一存储电路与第一读出线联接并且还与全局计数器联接；线控制电路，该线控制电路与第一存储电路联接；第二读出线，该第二读出线与线控制电路联接；以及第二存储电路，该第二存储电路与第二读出线联接并且还与全局计数器联接。
Description
技术领域
该专利文献中公开的技术和实现方式总体上涉及用于包括图像感测装置的电子装置的半导体设计技术。
背景技术
图像感测装置利用半导体的感光特性来捕获图像。图像感测装置通常分为电荷耦合器件(CCD)图像传感器和互补型金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器使得模拟控制电路和数字控制电路二者能够被集成在单个集成电路(IC)中。CMOS图像传感器被广泛用于许多应用中。
发明内容
除了其它方面以外，该专利文献还提供了具有优化的像素信号读出路径的图像感测装置的设计。
根据所公开技术的实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。
所述线控制电路可以被构造成选择性地将所述第二读出线与接地电压端子联接。
所述线控制电路可以被构造成基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。
所述线控制电路可以在所述控制信号的所述第一时段期间将所述第一读出线与所述第二读出线联接，并且在所述控制信号的所述第二时段期间将所述第一读出线与所述第二读出线分离，所述控制信号的所述第二时段后于所述控制信号的所述第一时段。
所述第一存储电路可以被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。
所述第一存储电路可以在所述控制信号的所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间存储与所述读出数据信号对应的计数值，所述第二存储电路可以在所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间保持已经在所述第一时段期间存储的计数值。
所述重置信号可以在传送所述数据信号之前被传送。
当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路可以存储与所述读出重置信号对应的计数值。
所述读出电路可以包括：多个转换电路，所述多个转换电路被构造成将所述重置信号转换成数字型的重置信号，并且将所述数据信号转换成数字型的数据信号；以及多个触发电路，所述多个触发电路被构造成在所述重置信号被转变成所述数字型的重置信号时生成所述读出重置信号，并且在所述数据信号被转变成所述数字型的数据信号时生成所述读出数据信号。
所述像素阵列可以包括沿着列方向和行方向布置的多个像素，并且所述像素组中的每一个包括在同一行中布置的像素。
根据本发明的实施方式，一种图像感测装置包括：像素，该像素在读出重置时段期间生成重置信号并且在读出数据时段期间生成数据信号；全局计数器，该全局计数器被联接以接收与所述重置信号对应的读出重置信号和与所述数据信号对应的读出数据信号，并且该全局计数器被配置成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；以及第二存储电路，该第二存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号对应的计数值，其中，所述第一存储电路被设置成比所述第二存储电路更邻近于所述像素。
该图像感测装置还可以包括：第一读出线，该第一读出线与所述第一存储电路联接；转换电路，该转换电路被设置成接收所述重置信号和所述数据信号，并且被配置成将所述重置信号转换成数字型的重置信号并将所述数据信号转换成数字型的数据信号；触发电路，该触发电路被配置成向所述第一读出线输出所述读出重置信号并且向所述第一读出线输出所述读出数据信号，所述读出重置信号是当所述重置信号被转变成所述数字型的重置信号时被激活的，所述读出数据信号是当所述数据信号被转变成所述数字型的数据信号时被激活的；第二读出线，该第二读出线与所述第二存储电路联接；以及线控制电路，该线控制电路被设置成在所述读出重置时段和所述读出数据时段期间接收具有不同逻辑值的控制信号，并且被配置成基于所述控制信号选择性地接收来自所述触发电路的所述读出重置信号并将所述读出重置信号传送到所述第二存储电路。
所述线控制电路可以在所述读出重置时段期间生成与所述读出重置信号对应的读出控制信号，并且在所述读出数据时段期间将所述第二读出线与接地电压端子联接。
所述线控制电路可以基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。
所述线控制电路可以响应于所述读出重置信号而将所述第一读出线与所述第二读出线联接，并且响应于所述读出数据信号而将所述第一读出线与所述第二读出线分离。
所述第一存储电路可以被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。
所述重置信号可以在生成所述数据信号之前被生成。
所述第一存储电路可以在所述读出重置时段期间存储与所述读出重置信号对应的计数值，随后在所述读出数据时段期间存储与所述读出数据信号对应的计数值，所述第二存储电路可以在所述读出重置时段期间存储与所述读出重置信号对应的计数值，并且在所述读出数据时段期间保持已经在所述读出重置时段期间存储的计数值。
当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路可以存储与所述读出重置信号对应的计数值。
附图说明
图1是例示基于所公开技术的实施方式的图像感测装置的示例的框图。
图2是例示基于所公开技术的实施方式的读出电路的示例的框图。
图3是例示基于所公开技术的实施方式的第一存储电路、线控制电路和第二存储电路的示例的框图。
图4和图5是例示图3中例示的第一存储电路、线控制电路和第二存储电路的框图的示例。
具体实施方式
以下参照附图来描述本公开的各种特征和实施方式。
此外，要注意，本文中使用的术语只是出于描述所公开技术的示例的目的而选择的，并不旨在限制所例示的示例。
附图不一定按比例绘制，并且在一些情形下，可夸大比例，以便清楚地例示实施方式的特征。
图1是例示基于所公开技术的图像感测装置100的示例的框图。
参照图1，图像感测装置100可以包括像素阵列110、第一列线COL1至第K列线COLK、读出电路120、全局计数器130、第一上读出线URL1至第K上读出线URLK、第一存储电路140、第一下读出线DRL1至第K下读出线DRLK、线控制电路150和第二存储电路160。图像感测装置100可以基于控制图像感测装置100的控制信号TC进行操作，以在重置读出时间和数据读出时间期间执行不同的操作。在一些实现方式中，控制信号TC可以是具有两个不同的逻辑值(例如，逻辑高和逻辑低)的顺序的时域控制信号。在一些实现方式中，当控制信号TC具有逻辑高值时，图像感测装置100进行重置操作，而当控制信号TC具有逻辑低值时，图像感测装置100进行数据读取操作。因此，控制信号TC控制用于执行重置操作和数据读取操作的路由路径。可以在成像感测装置的内部或外部生成控制信号TC。在一些实现方式中，数据读出时间后于重置读出时间。
像素阵列110可以包括多个像素。像素可以在列方向和行方向上布置。每个像素是响应于接收到的光而产生光致电荷并且基于所述光致电荷来产生像素信号的成像像素。为了产生彩色图像，像素阵列110被构造成分别在像素中包括滤色器，使得像素处的滤色器对入射光进行光学过滤，以使得以设计的颜色过滤的光能够被该像素转换成电荷。一组不同颜色的相邻像素形成像素块，以用每个像素块对不同颜色的入射光进行过滤，从而捕获像素块位置处的入射光的颜色信息。以每个像素块中的具有50％绿色、25％红色和25％蓝色的红色(R)、绿色(G)和蓝色(B)滤色器为基础，基于诸如熟知的拜耳(Bayer)滤色器图案这样的特定颜色图案来设计对像素阵列110中的像素的滤色器指定。
在一些实现方式中，所述像素可以包括布置成拜耳图案的滤色器阵列，该拜耳图案包括具有两个绿色像素、一个红色像素和一个蓝色像素的2×2像素的重复单元。在所选择的滤色器图案(例如，拜耳图案)下，同一行中布置的像素被称为“像素组GRP”。为了简化说明，图1示出了作为两个像素组GRP的两行像素并且像素组GRP中的每一个包括K个像素。
像素组GRP中的每一个可以生成模拟型的重置信号RST1至RSTK和模拟型的数据信号SIG1至SIGK。在一些实现方式中，在重置读出时间期间生成模拟型的重置信号RST1至RSTK，在数据读出时间期间生成模拟型的数据信号SIG1至SIGK。可以顺序地生成模拟型的重置信号RST1至RSTK和模拟型的数据信号SIG1至SIGK。像素组GRP所生成的重置信号包括形成重置信号组的第一重置信号RST1至第K重置信号RSTK，并且像素组GRP所生成的模拟数据信号包括形成数据信号组的第一数据信号SIG1至第K数据信号SIGK。尽管未在图1中示出，但是图像感测装置110还可以包括行控制电路，以在单位行时间期间激活对应的像素组GRP。像素组GRP中的每一个可以在单位行时间的重置读出时间期间同时生成模拟型的第一重置信号RST1至第K重置信号RSTK，并且可以在单位行时间的数据读出时间期间同时生成模拟型的第一数据信号SIG1至第K数据信号SIGK。
包括重置信号RST1至RSTK和数据信号SIG1至SIGK的像素组GRP所生成的信号从像素阵列110通过第一列线COL1至第K列线COLK传送到读出电路120。在图1中，列线COL1至COLK可以布置或联接在像素阵列110和读出电路120之间。第一列线COL1至第K列线COLK可以将像素组GRP中的每一个所生成的第一重置信号RST1至第K重置信号RSTK和第一数据信号SIG1至第K数据信号SIGK传送到读出电路120。第一列线COL1至第K列线COLK中的每一条可以被像素当中的沿着列方向布置的像素共享。
读出电路120可以接收重置信号RST1至RSTK和数据信号SIG1至SIGK，并且基于第一重置信号RST1至第K重置信号RSTK和第一数据信号SIG1至第K数据信号SIGK来生成第一读出重置信号PRST1至第K读出重置信号PRSTK和第一读出数据信号PSIG1至第K读出数据信号PSIGK。第一读出重置信号PRST1至第K读出重置信号PRSTK形成读出重置信号组，并且第一读出数据信号PSIG1至第K读出数据信号PSIGK形成读出数据信号组。以下将参照图2来详细描述读出电路120。
全局计数器130可以生成全局计数信号CNT_OUT，并且可以被布置成提供全局计数信号CNT_OUT，以表示作为对读出重置信号和读出数据信号的响应的计数值。在重置读出时间期间计数的计数值可以被存储在第一存储电路140和第二存储电路160中。在数据读出时间期间计数的计数值可以被存储(即，覆写或重写)在第一存储电路140中。
第一上读出线URL1至第K上读出线URLK可以联接在读出电路120和第一存储电路140之间。在一些实现方式中，第一上读出线URL1至第K上读出线URLK还可以从第一存储电路140延伸以与线控制电路150联接。第一上读出线URL1至第K上读出线URLK可以将第一读出重置信号PRST1至第K读出重置信号PRSTK和第一读出数据信号PSIG1至第K读出数据信号PSIGK传送到第一存储电路140和线控制电路150。
第一存储电路140可以与读出电路120联接，并且被设计成从读出电路120接收第一读出重置信号PRST1至第K读出重置信号PRSTK和第一读出数据信号PSIG1至第K读出数据信号PSIGK。第一存储电路140可以与全局计数器130联接，以接收并存储与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值和与第一读出数据信号PSIG1至第K读出数据信号PSIGK对应的计数值。第一存储电路140可以在重置读出时间期间接收第一读出重置信号PRST1至第K读出重置信号PRSTK和全局计数信号CNT_OUT，并且在数据读出时间期间接收第一读出数据信号PSIG1至第K读出数据信号PSIGK和全局计数信号CNT_OUT。在重置读出时间期间，第一存储电路140可以存储响应于接收到第一读出重置信号PRST1至第K读出重置信号PRSTK而计数的计数值。在数据读出时间期间，第一存储电路140可以存储响应于接收到第一读出数据信号PSIG1至第K读出数据信号PSIGK而计数的计数值。使用全局计数器对作为对来自像素阵列110的信号的响应的值进行计数的操作在本领域中是已知的，因此省略了详细说明。
线控制电路150可以与第一上读出线URL1至第K上读出线URLK连接，并且被设置成基于控制信号TC将第一上读出线URL1至第K上读出线URLK和第一下读出线DRL1至第K下读出线DRLK联接或分离。控制信号TC被提供成具有不同的逻辑值以使分别在重置读出时间和数据读出时间中顺序地执行两个的不同操作。例如，线控制电路150可以在输出第一读出重置信号PRST1至第K读出重置信号PRSTK时(即，在重置读出时间期间)将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK联接，并且在输出第一读出数据信号PSIG1至第K读出数据信号PSIGK时(即，在数据读出时间期间)将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK断开或分离。线控制电路150可以基于控制信号来选择性地接收第一读出重置信号PRST1至第K读出重置信号PRSTK，并且生成分别与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的第一读出控制信号SRST1至第K读出控制信号SRSTK。将针对图3至图5来进一步讨论线控制电路150基于控制信号TC进行的详细操作。
第一下读出线DRL1至第K下读出线DRLK可以联接在线控制电路150和第二存储电路160之间。第一下读出线DRL1至第K下读出线DRLK可以将来自线控制电路的第一读出控制信号SRST1至第K读出控制信号SRSTK传送到第二存储电路160。随后，针对图3和图4来进一步说明第一读出控制信号SRST1至第K读出控制信号SRSTK。
第二存储电路160可以接收第一读出控制信号SRST1至第K读出控制信号SRSTK和全局计数信号CNT_OUT。第二存储电路160可以与全局计数器130联接，以接收并存储对应于与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的第一读出控制信号SRST1至第K读出控制信号SRSTK的计数值。与第一存储电路140不同，向第二存储电路160提供读出重置信号。在数据读出时间期间，由于没有向第二存储电路160提供读出数据信号，因此第二存储电路160可以保持或存储先前存储的值。在一些实现方式中，当数据读出时间后于重置读出时间时，第二存储电路160在重置读出时间期间存储与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值，并且在数据读出时间期间保持已经在重置读出时间期间存储的计数值。
在第一存储电路140和第二存储电路160之间，第一存储电路140可以被设置成比第二存储电路160更靠近于像素阵列110和读出电路120。在包括重置读出时间和数据读出时间的循环之后，该配置能够使得(1)与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值被存储在相对远离像素阵列110和读出电路120设置的第二存储电路160中，以及(2)与第一读出数据信号至第K读出数据信号对应的计数值被存储在相对更靠近像素阵列110和读出电路120设置的第一存储电路140中。假设在重置读出时间期间，读出电路120输出读出重置信号PRST1至PRSTK。在这种情况下，第一存储电路140存储与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值，第二存储电路160存储与第一读出控制信号SRST1至第K读出控制信号SRSTK对应的计数值。由于读出控制信号SRST1至SRSTK对应于读出重置信号PRST1至PRSTK，因此存储在第二存储电路160中的计数值也对应于第一读出重置信号PRST1至第K读出重置信号PRSTK。在重置读出时间之后，读出电路120在数据读出时间期间输出数据读出信号PSIG1至PSIGK。在这种情况下，第一存储电路140存储与第一读出数据信号PSIG1至第K读出数据信号PSIGK对应的计数值。由于没有向第二存储电路160提供读出数据信号，因此第二存储电路160保持与第一读出重置信号PRST1至第K读出重置信号PRSTK对应并且已经在重置读出时间期间存储的计数值。
图2是例示图1中示出的读出电路120的框图的示例。
参照图2，读出电路120可以包括第一转换块ADC1至第K转换块ADCK和第一触发块OST1至第K触发块OSTK。
第一转换块ADC1至第K转换块ADCK可以通过第一列线COL1至第K列线COLK接收模拟型的重置信号RST1至RSTK和模拟型的数据信号SIG1至SIGK。第一转换块ADC1至第K转换块ADCK可以将模拟型的第一重置信号RST1至第K重置信号RSTK转换成数字型的第一重置信号DRST1至第K重置信号DRSTK，并且将模拟型的第一数据信号SIG1至第K数据信号SIGK转换成数字型的第一数据信号DSIG1至第K数据信号DSIGK。例如，第一转换块ADC1可以将模拟型的第一重置信号RST1与重置用斜坡信号(未例示)进行比较，并且当比较结果表明第一重置信号RST1的电压电平与重置用斜坡信号的电压电平一致时，第一转换块ADC1可以执行将模拟型的第一重置信号RST1转变成数字型的第一重置信号DRST1。另外，第一转换块ADC1可以将模拟型的第一数据信号SIG1与数据用斜坡信号(未例示)进行比较，并且当比较结果表明第一数据信号SIG1的电压电平与数据用斜坡信号的电压电平一致时，第一转换块ADC1可以执行将模拟型的第一数据信号SIG1转变成数字型的第一数据信号DSIG1。例如，第一转换块ADC1至第K转换块ADCK中的每一个可以包括模数(AD)转换器。
第一触发块OST1至第K触发块OSTK可以生成在模拟型的第一重置信号RST1至第K重置信号RSTK转变成数字型的第一重置信号DRST1至第K重置信号DRSTK时被激活的第一读出重置信号PRST1至第K读出重置信号PRSTK，并且生成在模拟型的第一数据信号SIG1至第K数据信号SIGK转变成数字型的第一数据信号DSIG1至第K数据信号DRIGK时被激活的第一读出数据信号PSIG1至第K读出数据信号PSIGK。例如，第一触发块OST1可以生成在模拟型的第一重置信号RST1转变成数字型的第一重置信号DRST1时脉跳的第一读出重置信号PRST1，并且生成在模拟型的第一数据信号SIG1转变成数字型的第一数据信号DSIG1时脉跳的第一读出数据信号PSIG1。通过第一上读出线URL1至第K上读出线URLK来传送第一触发块OST1至第K触发块OSTK所生成的信号。
图3是例示图1中示出的第一存储电路140、线控制电路150和第二存储电路160的框图的示例。
参照图3，第一存储电路140可以包括第一上存储块UL1至第K上存储块ULK。在重置读出时间期间，第一上存储块UL1至第K上存储块ULK可以存储分别与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值。在数据读出时间期间，第一上存储块UL1至第K上存储块ULK可以存储分别与第一读出数据信号PSIG1至第K读出数据信号PSIGK对应的计数值。在数据读出时间后于重置读出时间的实现方式中，与第一读出重置信号PRST1对应的计数值可以首先在重置读出时间期间被写入第一上存储块UL1，随后与第一读出数据信号PSIG1对应的计数值可以在数据读出时间期间被覆写或重写到第一上存储块UL1。以这种方式，当数据读出时间后于重置读出时间时，第一上存储块UL1至第K上存储块ULK存储分别与第一读出数据信号PSIG1至第K读出数据信号PSIGK对应的计数值。如将讨论的，与在重置读出时间期间存储在第一存储电路140中但是在数据读出时间期间被与第一读出数据信号PSIG1至第K读出数据信号PSIGK对应的计数值替换的与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的计数值可以被存储在第二存储单元160中。
线控制电路150可以包括第一线控制块MUX1至第K线控制块MUXK。第一线控制块MUX1至第K线控制块MUXK可以基于控制信号TC将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK(参照图4)联接或者将第一下读出线DRL1至第K下读出线DRLK与接地电压端子(参照图5)联接。例如，第一线控制块MUX1至第K线控制块MUXK中的每一个可以包括复用器并且被联接以具有以下两个输入：接地输入和来自上读出线URL1至URLK中的对应线的输入，使得每个复用器(MUX1至MUXK)能够响应于控制信号TC而将地或读出线URL1至URLK中的对应线中的信号连接到下读出线DRL1至DRLK中的对应一条。
第二存储电路160可以包括第一下存储块DL1至第K下存储块DLK。第一下存储块DL1至第K下存储块DLK中的每一个可以存储与从线控制电路150的第一线控制块MUX1至第K线控制块MUXK传送的第一读出控制信号SRST1至第K读出控制信号SRSTK对应的计数值。由于第一读出控制信号SRST1至第K读出控制信号SRSTK分别对应于第一读出重置信号PRST1至第K读出重置信号PRSTK，因此存储在第二存储电路160中的计数值也可以对应于第一读出重置信号PRST1至第K读出重置信号PRSTK。例如，在重置读出时间(参照图4)期间，第一下存储块DL1可以存储与对应于第一读出重置信号PRST1的第一读出控制信号SRST1对应的计数值。如将针对图5进一步讨论的，在重置读出时间期间存储在第一下存储块DL1中的计数值可以在数据读出时间期间保持在第一下存储块DL1中。
图4和图5是例示图3中例示的第一存储电路140、线控制电路150和第二存储电路160的操作的框图的示例。图4示出了当读出重置信号PRST1至PRSTK被传送到第一存储电路140并且与读出重置信号PRST1至PRSTK对应的读出控制信号SRST1至SRSTK被传送到第二存储电路160的重置读出时间期间的实现方式。在图4中，第一上读出线URL1至第K上读出线URLK和第一下读出线DRL1至第K下读出线DRLK彼此电连接。与图4不同，图5示出了第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK彼此电分离。
参照图4，线控制电路150可以基于控制信号TC在重置读出时间期间分别将第一上读出线URL1至第K上读出线URLK联接到第一下读出线DRL1至第K下读出线DRLK。当线控制电路150位于第一上读出线URL1至第K上读出线URLK和第一下读出线DRL1至第K下读出线DRLK之间时，控制信号TC被设置成顺序地具有两个不同的逻辑电平(例如，逻辑高电平和逻辑低电平)。根据控制信号TC的逻辑电平，线控制电路150可以控制线控制电路150内的MUX1至MUXK，以通过分别将第一上读出线URL1至第K上读出线URLK连接到第一下读出线DRL1至第K下读出线DRLK或者将第一下读出线DRL1至第K下读出线DRLK接地来在重置读出时间和数据读出时间中执行不同的操作。
图4中示出的实现方式示出了线控制电路150中的MUX1至MUXK分别将第一上读出线URL1至第K上读出线URLK连接到第一下读出线DRL1至第K下读出线DRLK的重置读出时间期间的配置的示例。在一些实现方式中，控制信号TC可以具有逻辑高电平，以分别将第一上读出线URL1至第K上读出线URLK连接到第一下读出线DRL1至第K下读出线DRLK。因此，在重置读出时间期间，可以向第一上存储块UL1至第K上存储块ULK施加第一读出重置信号PRST1至第K读出重置信号PRSTK，并且可以向第一下存储块DL1至第K下存储块DLK施加与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的第一读出控制信号SRST1至第K读出控制信号SRSTK。
图5示出了在读出数据信号PSIG1至PSIGK被传送到第一存储电路140的数据读出时间期间的实现方式。参照图5，线控制电路150可以基于控制信号TC在数据读出时间期间分别将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK分离。当线控制电路150将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK分离时，控制信号TC可以具有逻辑低电平。
因此，在数据读出时间期间，第一上存储块UL1至第K上存储块ULK可以接收第一读出数据信号PSIG1至第K读出数据信号PSIGK。如图5中所示，线控制电路150可以接收具有逻辑低电平的控制信号TC。响应于具有逻辑低电平的控制信号TC，线控制电路150进行操作以将第一下读出线DRL1至第K下读出线DRLK中的每一条连接到接地电压端子。
下文中，描述根据所公开技术的实施方式的具有以上提到的结构的图像感测装置100的操作。为了描述方便起见，提供了对像素阵列110中包括的一个像素组GRP的描述。
描述了在单位行时间的重置读出时间期间执行的图像感测装置100的操作。
在重置读出时间期间，像素组GRP可以输出形成重置信号组的模拟型的第一重置信号RST1至第K重置信号RSTK。在一些实现方式中，同时输出第一重置信号RST1至第K重置信号RSTK。在重置读出时间期间，从像素组GRP输出的第一重置信号RST1至第K重置信号RSTK通过第一列线COL1至第K列线COLK被传送到读出电路120。
从像素阵列110接收第一重置信号RST1至第K重置信号RSTK的读出电路120可以基于第一重置信号RST1至第K重置信号RSTK来输出形成读出重置信号组的第一读出重置信号PRST1至第K读出重置信号PRSTK。从读出电路120输出的第一读出重置信号PRST1至第K读出重置信号PRSTK可以通过第一上读出线URL1至第K上读出线URLK传送到第一存储电路140。如针对图2描述的，第一转换块ADC1至第K转换块ADCK可以将模拟型的第一重置信号RST1至第K重置信号RSTK转换成数字型的第一重置信号DRST1至第K重置信号DRSTK。例如，第一转换块ADC1可以将模拟型的第一重置信号RST1与重置用斜坡信号进行比较，并且当比较结果表明第一重置信号RST1的电压电平与重置用斜坡信号的电压电平一致时，第一转换块ADC1可以执行将模拟型的第一重置信号RST1转变成数字型的第一重置信号DRST1。第一触发块OST1至第K触发块OSTK可以生成在模拟型的第一重置信号RST1至第K重置信号RSTK转变成数字型的第一重置信号DRST1至第K重置信号DRSTK时被激活的第一读出重置信号PRST1至第K读出重置信号PRSTK。例如，第一触发块OST1可以生成在模拟型的第一重置信号RST1转变成数字型的第一重置信号DRST1时脉跳的第一读出重置信号PRST1。
在重置读出时间期间，第一存储电路140可以基于全局计数信号CNT_OUT，响应于接收到第一读出重置信号PRST1至第K读出重置信号PRSTK而存储计数值。例如，第一上存储块UL1可以基于全局计数信号CNT_OUT，响应于接收到第一读出重置信号PRST1而锁存或保持计数值。全局计时器130可以在重置读出时间期间提供全局计数信号CNT_OUT，以表示作为对第一读出重置信号PRST1至第K读出重置信号PRSTK的响应的计数值。
在重置读出时间期间，线控制电路150可以基于控制信号TC将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK联接，并且输出与第一读出重置信号PRST1至第K读出重置信号PRSTK对应的第一读出控制信号SRST1至第K读出控制信号SRSTK。从线控制电路150输出的第一读出重置信号PRST1至第K读出重置信号PRSTK可以通过第一下读出线DRL1至第K下读出线DRLK传送到第二存储电路160。例如，第一线控制块MUX1可以基于具有逻辑高电平的控制信号TC将第一上读出线URL1与第一下读出线DRL1联接(参照图4)，并且输出与第一读出重置信号PRST1对应的第一读出控制信号SRST1。第一读出重置信号PRST1可以通过第一下读出线DRL1传送到第二存储电路160。
在重置读出时间期间，第二存储电路160可以基于全局计数信号CNT_OUT，响应于接收到第一读出控制信号SRST1至第K读出控制信号SRSTK而存储计数值。例如，第一下存储块DL1可以基于第一全局计数信号CNT_OUT，响应于接收到第一读出控制信号SRST1而锁存或保持计数值。全局计时器130可以在重置读出时间期间提供全局计数信号CNT_OUT，以表示作为对接收到第一读出控制信号SRST1至第K读出控制信号SRSTK的响应的计数值。
描述了在单位行时间的数据读出时间期间执行的图像感测装置的操作。
在数据读出时间期间，像素组GRP可以输出形成数据信号组的模拟型的第一数据信号SIG1至第K数据信号SIGK。在一些实现方式中，同时输出第一数据信号SIG1至第K数据信号SIGK。在数据读出时间期间，从像素组GRP输出的第一数据信号SIG1至第K数据信号SIGK通过第一列线COL1至第K列线COLK被传送到读出电路120。
从像素阵列110接收第一数据信号SIG1至第K数据信号SIGK的读出电路120可以基于第一数据信号SIG1至第K数据信号SIGK来输出形成读出数据信号组的第一读出数据信号PSIG1至第K读出数据信号PSIGK。从读出电路120输出的第一读出数据信号PSIG1至第K读出数据信号PSIGK可以通过第一上读出线URL1至第K上读出线URLK传送到第一存储电路140。如针对图2描述的，第一转换块ADC1至第K转换块ADCK可以将模拟型的第一数据信号SIG1至第K数据信号SIGK转换成数字型的第一数据信号DSG1至第K数据信号DSIGK。例如，第一转换块ADC1可以将模拟型的第一数据信号SIG1与数据用斜坡信号进行比较，并且当比较结果表明第一数据信号SIG1的电压电平与数据用斜坡信号的电压电平一致时，第一转换块ADC1可以执行将模拟型的第一数据信号SIG1转变成数字型的第一数据信号DSIG1。第一触发块OST1至第K触发块OSTK可以生成在模拟型的第一数据信号SIG1至第K数据信号SIGK转变成数字型的第一数据信号DSG1至第K数据信号DSIGK时被激活的第一读出数据信号PSIG1至第K读出数据信号PRIGK。例如，第一触发块OST1可以生成在模拟型的第一数据信号SIG1转变成数字型的第一数据信号DSIG1时脉跳的第一读出数据信号PSIG1。
在数据读出时间期间，第一存储电路140可以基于全局计数信号CNT_OUT，响应于接收到第一读出数据信号PSIG1至第K读出数据信号PRIGK而存储计数值。例如，第一上存储块UL1可以基于第一全局计数信号CNT_OUT，响应于接收到第一读出数据信号PSIG1而锁存或保持计数值。全局计时器130可以在数据读出时间期间提供全局计数信号CNT_OUT，以表示作为对接收到第一读出数据信号PSIG1至第K读出数据信号PRIGK的响应的计数值。
在数据读出时间期间，线控制电路150基于具有逻辑低电平的分时控制信号TC将第一上读出线URL1至第K上读出线URLK与第一下读出线DRL1至第K下读出线DRLK分离。在这种情况下，向第一下读出线DRL1至第K下读出线DRLK提供接地电压。例如，第一线控制块MUX1可以基于具有逻辑低电平的分时控制信号TC将接地电压端子与第一下读出线DRL1联接(参见图5)。
当下读出线DRL1至DRLK与接地电压端子连接时，第二存储电路160可以保持在重置读出时间期间存储的响应于接收到第一读出控制信号SRST1至第K读出控制信号SRSTK而计数的计数值。例如，第一下存储块DL1可以响应于接收到第一读出控制信号SRST1而保持重置读出时间期间所存储的计数值。以这种方式，在数据读出时间期间，第二存储电路160可以保持先前在重置读出时间期间存储的计数值。
根据所公开技术的实施方式，包括读出重置信号和读出数据信号的信号能够基于分时方案通过单条读出线进行传送，由此与第一存储电路和第二存储电路联接的读出线可以被最佳地铺设。
由于读出路径中包括的读出线被最佳地铺设，因此即使在窄像素间距下，也能降低设计复杂度。
根据实施方式，可以省略和/或略过用于单位像素之间的光电绝缘的注入处理和/或深沟槽隔离形成处理。因此，能够减小和抑制图像传感器的单位像素的暗电流、热像素效应、暗阴影效应或一些其它参数。此外，能够减小图像传感器的单位像素的占用尺寸，并且能够提高图像传感器的分辨率。
虽然已经相对于特定示例和实施方式描述了所公开技术，但是在没有超出本文中描述的示例的细节的情况下，所公开技术可以按各种方式来实现。
相关申请的交叉引用
该专利文献要求于2017年11月8日在韩国知识产权局提交的韩国专利申请No.10-2017-0148123的优先权和权益，该韩国专利申请的公开以引用方式完整地并入本文中。
Claims (20)
1.一种图像感测装置，该图像感测装置包括：
像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；
多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；
读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；
第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；
全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；
第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；
线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；
第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及
第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。
2.根据权利要求1所述的图像感测装置，其中，所述线控制电路被构造成选择性地将所述第二读出线与接地电压端子联接。
3.根据权利要求1所述的图像感测装置，其中，所述线控制电路被构造成基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。
4.根据权利要求1所述的图像感测装置，其中，所述线控制电路在所述控制信号的所述第一时段期间将所述第一读出线与所述第二读出线联接，并且在所述控制信号的所述第二时段期间将所述第一读出线与所述第二读出线分离，所述控制信号的所述第二时段后于所述控制信号的所述第一时段。
5.根据权利要求1所述的图像感测装置，其中，所述第一存储电路被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。
6.根据权利要求1所述的图像感测装置，
其中，所述第一存储电路在所述控制信号的所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间存储与所述读出数据信号对应的计数值，
其中，所述第二存储电路在所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间保持已经在所述第一时段期间存储的计数值。
7.根据权利要求1所述的图像感测装置，其中，所述重置信号在传送所述数据信号之前被传送。
8.根据权利要求1所述的图像感测装置，其中，当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路存储与所述读出重置信号对应的计数值。
9.根据权利要求1所述的图像感测装置，其中，所述读出电路包括：
多个转换电路，所述多个转换电路被构造成将所述重置信号转换成数字型的重置信号并且将所述数据信号转换成数字型的数据信号；以及
多个触发电路，所述多个触发电路被构造成在所述重置信号被转变成所述数字型的重置信号时生成所述读出重置信号，并且在所述数据信号被转变成所述数字型的数据信号时生成所述读出数据信号。
10.根据权利要求1所述的图像感测装置，其中，所述像素阵列包括沿着列方向和行方向布置的多个像素，并且所述像素组中的每一个包括在同一行中布置的像素。
11.根据权利要求1所述的图像感测装置，其中，所述第一存储电路被设置成比所述第二存储电路更邻近于所述像素阵列。
12.一种图像感测装置，该图像感测装置包括：
像素，该像素在读出重置时段期间生成重置信号并且在读出数据时段期间生成数据信号；
全局计数器，该全局计数器被联接以接收与所述重置信号对应的读出重置信号和与所述数据信号对应的读出数据信号，并且该全局计数器被配置成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；
第一存储电路，该第一存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；以及
第二存储电路，该第二存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号对应的计数值，
其中，所述第一存储电路被设置成比所述第二存储电路更邻近于所述像素。
13.根据权利要求12所述的图像感测装置，该图像感测装置还包括：
第一读出线，该第一读出线与所述第一存储电路联接；
转换电路，该转换电路被设置成接收所述重置信号和所述数据信号，并且被配置成将所述重置信号转换成数字型的重置信号并将所述数据信号转换成数字型的数据信号；
触发电路，该触发电路被配置成向所述第一读出线输出所述读出重置信号并且向所述第一读出线输出所述读出数据信号，所述读出重置信号是当所述重置信号被转变成所述数字型的重置信号时被激活的，所述读出数据信号是当所述数据信号被转变成所述数字型的数据信号时被激活的；
第二读出线，该第二读出线与所述第二存储电路联接；以及
线控制电路，该线控制电路被设置成在所述读出重置时段和所述读出数据时段期间接收具有不同逻辑值的控制信号，并且被配置成基于所述控制信号选择性地接收来自所述触发电路的所述读出重置信号并将所述读出重置信号传送到所述第二存储电路。
14.根据权利要求13所述的图像感测装置，其中，所述线控制电路在所述读出重置时段期间生成与所述读出重置信号对应的读出控制信号，并且在所述读出数据时段期间将所述第二读出线与接地电压端子联接。
15.根据权利要求13所述的图像感测装置，其中，所述线控制电路基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。
16.根据权利要求15所述的图像感测装置，其中，所述线控制电路响应于所述读出重置信号而将所述第一读出线与所述第二读出线联接，并且响应于所述读出数据信号而将所述第一读出线与所述第二读出线分离。
17.根据权利要求12所述的图像感测装置，其中，所述第一存储电路被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。
18.根据权利要求12所述的图像感测装置，其中，所述重置信号在生成所述数据信号之前被生成。
19.根据权利要求12所述的图像感测装置，
其中，所述第一存储电路在所述读出重置时段期间存储与所述读出重置信号对应的计数值，随后在所述读出数据时段期间存储与所述读出数据信号对应的计数值，
其中，所述第二存储电路在所述读出重置时段期间存储与所述读出重置信号对应的计数值，并且在所述读出数据时段期间保持已经在所述读出重置时段期间存储的计数值。
20.根据权利要求12所述的图像感测装置，其中，当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路存储与所述读出重置信号对应的计数值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0148123 | 2017-11-08 | ||
| KR1020170148123A KR102424155B1 (ko) | 2017-11-08 | 2017-11-08 | 이미지 센싱 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109756686A true CN109756686A (zh) | 2019-05-14 |
| CN109756686B CN109756686B (zh) | 2021-09-07 |
Family
ID=66327795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810896246.XA Active CN109756686B (zh) | 2017-11-08 | 2018-08-08 | 图像感测装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10778924B2 (zh) |
| KR (1) | KR102424155B1 (zh) |
| CN (1) | CN109756686B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112532900A (zh) * | 2019-09-17 | 2021-03-19 | 爱思开海力士有限公司 | 图像感测装置 |
| CN112995547A (zh) * | 2019-12-16 | 2021-06-18 | 爱思开海力士有限公司 | 图像感测装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150062396A1 (en) * | 2013-08-29 | 2015-03-05 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| US20150124926A1 (en) * | 2013-11-04 | 2015-05-07 | Samsung Electronics Co., Ltd. | Counter circuit and image sensor including the same |
| US20150138408A1 (en) * | 2013-11-21 | 2015-05-21 | Samsung Electronics Co., Ltd. | Digital Correlated Double Sampling Circuit and Image Sensor Including the Same |
| CN104704812A (zh) * | 2012-10-05 | 2015-06-10 | 拉姆伯斯公司 | 有条件重置、多位读出图像传感器 |
| CN105100649A (zh) * | 2014-05-07 | 2015-11-25 | 爱思开海力士有限公司 | 计数器、模数转换器以及图像感测器件 |
| US20160156863A1 (en) * | 2014-11-27 | 2016-06-02 | Samsung Electronics Co., Ltd. | Image sensor and image processing system including the same |
| CN107333074A (zh) * | 2016-04-29 | 2017-11-07 | 江苏思特威电子科技有限公司 | 成像装置及其成像方法 |
| CN107888807A (zh) * | 2016-09-29 | 2018-04-06 | 普里露尼库斯股份有限公司 | 固体摄像装置、固体摄像装置的驱动方法以及电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085269A (ko) | 1998-05-15 | 1999-12-06 | 윤종용 | 다단계 시분할 출력 방식을 이용한 시모스 이미지 센서 |
| JP5279352B2 (ja) * | 2008-06-06 | 2013-09-04 | キヤノン株式会社 | 固体撮像装置 |
| JP2010268080A (ja) * | 2009-05-12 | 2010-11-25 | Canon Inc | 固体撮像装置 |
| JP5362080B2 (ja) * | 2011-10-07 | 2013-12-11 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| KR102075093B1 (ko) | 2013-08-14 | 2020-03-03 | 삼성전자주식회사 | 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법 |
| KR102292644B1 (ko) * | 2013-12-24 | 2021-08-23 | 삼성전자주식회사 | 고속으로 동작하는 이미지 센서 |
| JP6245997B2 (ja) * | 2014-01-16 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| KR102302595B1 (ko) * | 2017-05-08 | 2021-09-15 | 삼성전자주식회사 | 테스트 회로를 포함하는 이미지 센서 |
| KR102359298B1 (ko) * | 2017-09-25 | 2022-02-07 | 삼성전자주식회사 | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
-
2017
- 2017-11-08 KR KR1020170148123A patent/KR102424155B1/ko active IP Right Grant
-
2018
- 2018-08-08 CN CN201810896246.XA patent/CN109756686B/zh active Active
- 2018-10-01 US US16/148,831 patent/US10778924B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704812A (zh) * | 2012-10-05 | 2015-06-10 | 拉姆伯斯公司 | 有条件重置、多位读出图像传感器 |
| US20150062396A1 (en) * | 2013-08-29 | 2015-03-05 | Kabushiki Kaisha Toshiba | Solid-state imaging device |
| US20150124926A1 (en) * | 2013-11-04 | 2015-05-07 | Samsung Electronics Co., Ltd. | Counter circuit and image sensor including the same |
| US20150138408A1 (en) * | 2013-11-21 | 2015-05-21 | Samsung Electronics Co., Ltd. | Digital Correlated Double Sampling Circuit and Image Sensor Including the Same |
| CN105100649A (zh) * | 2014-05-07 | 2015-11-25 | 爱思开海力士有限公司 | 计数器、模数转换器以及图像感测器件 |
| US20160156863A1 (en) * | 2014-11-27 | 2016-06-02 | Samsung Electronics Co., Ltd. | Image sensor and image processing system including the same |
| CN107333074A (zh) * | 2016-04-29 | 2017-11-07 | 江苏思特威电子科技有限公司 | 成像装置及其成像方法 |
| CN107888807A (zh) * | 2016-09-29 | 2018-04-06 | 普里露尼库斯股份有限公司 | 固体摄像装置、固体摄像装置的驱动方法以及电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| 苏宛新: "一种高帧频CMOS图像传感器系统设计", 《液晶与显示》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112532900A (zh) * | 2019-09-17 | 2021-03-19 | 爱思开海力士有限公司 | 图像感测装置 |
| CN112995547A (zh) * | 2019-12-16 | 2021-06-18 | 爱思开海力士有限公司 | 图像感测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10778924B2 (en) | 2020-09-15 |
| CN109756686B (zh) | 2021-09-07 |
| KR20190052439A (ko) | 2019-05-16 |
| KR102424155B1 (ko) | 2022-07-25 |
| US20190141269A1 (en) | 2019-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206283595U (zh) | 成像像素 | |
| CN104954703B (zh) | 固态图像传感器和图像感测系统 | |
| CN104718745B (zh) | 摄像元件和摄像装置 | |
| CN103546702B (zh) | 图像拾取装置的驱动方法以及图像拾取系统的驱动方法 | |
| CN103376617B (zh) | 图像传感器、图像传感器的控制方法以及成像装置 | |
| CN1823532B (zh) | 具有电荷装仓的图像传感器 | |
| CN106101586B (zh) | 固态成像装置 | |
| CN103402059B (zh) | 成像器件 | |
| CN103024296B (zh) | 具有灵活互连能力的图像传感器 | |
| CN105187738B (zh) | 摄像元件、摄像装置 | |
| CN103533267B (zh) | 基于列级adc的像素分裂与合并图像传感器及数据传输方法 | |
| CN108462841A (zh) | 像素阵列及图像传感器 | |
| CN102034841A (zh) | 固态图像传感器和图像感测装置 | |
| JP2011517506A (ja) | 共有拡散領域を有する積層型画像センサ | |
| KR20200075962A (ko) | 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서 | |
| CN208985985U (zh) | 图像传感器 | |
| CN102377955B (zh) | 固体摄像元件以及摄像装置 | |
| CN109756686A (zh) | 图像感测装置 | |
| CN103312992B (zh) | 信号传输系统、光电转换设备和图像拾取系统 | |
| CN102629996B (zh) | 彩色的时间延时积分型cmos图像传感器 | |
| US9516247B2 (en) | Image sensing device for improving dynamic range | |
| KR102546182B1 (ko) | 이미지 센싱 장치 | |
| CN104255025B (zh) | 固体成像装置以及使用该固体成像装置的电子相机 | |
| CN104025569B (zh) | 固体成像元件和拍摄装置 | |
| CN108377347A (zh) | 成像装置、成像系统和移动体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |