CN109756212B - 驱动控制电路和具有驱动控制电路和晶体管器件的电路 - Google Patents

驱动控制电路和具有驱动控制电路和晶体管器件的电路 Download PDF

Info

Publication number
CN109756212B
CN109756212B CN201811325642.3A CN201811325642A CN109756212B CN 109756212 B CN109756212 B CN 109756212B CN 201811325642 A CN201811325642 A CN 201811325642A CN 109756212 B CN109756212 B CN 109756212B
Authority
CN
China
Prior art keywords
input
voltage
resistor
drive control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811325642.3A
Other languages
English (en)
Other versions
CN109756212A (zh
Inventor
托马斯·费里安茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN109756212A publication Critical patent/CN109756212A/zh
Application granted granted Critical
Publication of CN109756212B publication Critical patent/CN109756212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

描述一种用于晶体管器件的驱动控制电路。驱动控制电路包括：输出端，所述输出端构成用于：连接到晶体管器件的驱动控制输入端上，并且所述输出端具有第一输出节点和第二输出节点；输入端，所述输入端构成用于：获得关于参考电势的输入信号，并且所述输入端具有第一输入节点和第二输入节点；差分放大器装置，所述差分放大器装置连接到第一输入节点、第二输入节点和第二输出节点上，并且所述差分放大器装置构成用于：基于输入信号产生驱动信号；和驱动器电路，所述驱动器电路构成用于：获得驱动信号，并且基于驱动信号在第一和第二输出节点之间产生驱动电压。还描述一种具有驱动控制电路和晶体管器件的电路。

Description

驱动控制电路和具有驱动控制电路和晶体管器件的电路
技术领域
本申请一般而言涉及一种用于晶体管器件、尤其功率晶体管器件的驱动控制电路(Ansteuerschaltung)。
背景技术
晶体管、如例如MOSFET(Metal Oxide Semiconductor Field-EffectTransistors，金属氧化物半导体场效应晶体管)是电压控制的器件，所述器件根据施加在驱动控制输入端处的电压接通或切断。
驱动控制电路能够包括晶体管的第一负载接头和控制接头，所述控制接头和所述第一负载接头在MOSFET中通常称作为栅极接头和源极接头。当然也存在如下晶体管，尤其功率晶体管，在所述晶体管中，驱动控制输入端包括控制接头和另一控制接头，并且附加地存在第一负载接头和第二负载接头。附加的控制接头在MOSFET中通常称作为开尔文-源极接头。
功率晶体管是具有几十伏特(V)直至几百伏特(V)、即例如600V或750V的耐压性的晶体管。这种功率晶体管通常包括半导体芯片和壳体，在所述壳体中设置有半导体芯片。在半导体芯片中集成有源器件区域。上面提出的控制接头和负载接头是可从壳体外部触及的接头，所述接头在壳体之内连接到集成在半导体芯片中的有源器件上。因此，例如在MOSFET中，形成第一负载接头的源级接头连接到集成在半导体芯片中的源级区域上，形成第二负载接头的漏极接头连接到集成在半导体芯片中的至少一个漏极区域上，并且形成控制接头的栅极接头连接到集成在半导体本体上或集成在半导体本体中的栅极电极上。在具有形成另一控制接头的开尔文-源级接头的MOSFET中，所述接头同样连接到至少一个源级区域上。
壳体的接头和半导体芯片之间的连接导线通常形成寄生电感，使得当所述连接导线中的电流变化时，在所述连接导线中能够感生电压。强的电流变化在功率晶体管中在接通和切断时尤其在负载路径中、即两个负载接头之间的路线中出现。在除了第一负载接头之外设置另一控制接头的情况下，晶体管的驱动控制能够以尽可能不受第一负载接头和半导体芯片之间的连接导线中的感生电压的影响的方式进行。
为了驱动控制具有除了第一负载接头之外存在的控制接头的晶体管，能够使用驱动控制电路，所述驱动控制电路获得输入信号，所述输入信号关于第一负载接头处的电势，并且所述驱动控制电路基于所述输入信号产生驱动电压，所述驱动电压与另一控制接头处的电势相关。因为另一控制接头和第一负载接头处的电势由于上面阐述的感生电压能够不同，那么这种驱动控制电路通常包括势垒，即例如变压器，这当然是昂贵的。因此存在对于用于具有两个驱动控制接头和两个负载接头的晶体管的成本适宜且可靠的驱动控制电路的需求。
发明内容
这种驱动控制电路的一个实例包括输入端、输出端、差分放大器装置和驱动器电路。输出端构成用于：连接到晶体管器件的驱动控制输入端上，并且包括第一输出节点和第二输出节点。输入端构成用于：获得关于参考电势的输入信号，并且包括第一输入节点和第二输入节点。差分放大器装置连接到第一输入节点、第二输入节点和第二输出节点上，并且所述差分放大器装置构成用于：基于输入信号产生驱动信号。驱动器电路构成用于：获得驱动信号，并且基于驱动信号在第一和第二输出节点之间产生驱动电压。
附图说明
下面根据附图阐述实例。附图用于说明特定的原理，使得仅示出如下方面，所述方面对于理解所述原理是必需的。附图不是符合比例的。在附图中相同的附图标记表示相同的特征。
图1示出具有晶体管器件和驱动控制电路的电路的一个实例，所述驱动控制电路构成用于驱动控制晶体管器件，并且所述驱动控制电路具有差分放大器装置和驱动器电路；
图2A和2B示出晶体管器件的横截面图和俯视图，所述晶体管器件具有壳体和设置在壳体中的半导体芯片；
图3示出差分放大器装置的一个实例，所述差分放大器装置具有输入级和差分放大器；
图4示出可使用在根据图3的输入级中的电阻的一个实例，所述电阻具有电阻装置，所述电阻装置具有多个可去激活的电阻元件；
图5示出差分放大器的一个实例，所述差分放大器具有差分输入级和差分输出级；
图6示出差分放大器的差分输入级的一个实例；
图7示出根据图3的输入级的变形；
图8示出可使用在根据图6和7的差分放大器装置中的电容器的一个实例，所述电容器具有电容器装置，所述电容器装置具有多个可去激活的电容器元件；
图9示出根据图3的输入级，所述输入级附加地具有ESD(静电放电)保护元件；
图10示出驱动控制电路的驱动器电路的一个实例；
图11示出驱动器电路的另一实例；和
图12示出电压变换器的一个实例，所述电压变换器具有晶体管器件和根据图1的驱动控制电路。
在下面详细的描述中参考所附的附图。显而易见的是，只要没有另作说明，不同的下面阐述的实例的特征能够彼此组合。
具体实施方式
图1示出驱动控制电路2的一个实例，所述驱动控制电路构成用于驱动控制晶体管器件1。为了更好地理解驱动控制电路2的工作方式，图1除了驱动控制电路2之外也示出晶体管器件1的实例。晶体管器件1包括驱动控制输入端、第一负载接头13和第二负载接头14，所述驱动控制输入端具有第一控制接头11和第二控制接头12。除了晶体管器件1的第一控制接头11和第二控制接头12之外存在第一负载接头13和第二负载接头14。晶体管器件1构成用于：在驱动控制输入端处、即在第一控制接头11和第二控制接头12之间获得驱动电压VGS并且根据所述驱动电压VGS的电平导通或截止。当驱动电压VGS的电平高于阈值电压(所述阈值电压通常称作为Vth)时，晶体管器件1导通，并且当驱动电压VGS的电平低于阈值电压时，晶体管器件1截止。如果晶体管器件1导通，那么当在负载接头13、14之间施加电压(所述电压通常称作为负载路线电压)时，负载电流能够在晶体管器件的第一负载接头13和第二负载接头14之间流动。如果器件截止，只要负载路线电压低于晶体管器件1的截止电压抗性，就没有负载电流在负载接头13、14之间流动。所述截止电压抗性与所使用的晶体管器件1的类型相关。根据一个实例，晶体管器件是截止电压抗性大于100V、尤其大于500V的功率器件。
仅为了阐述而假设：晶体管器件1是MOSFET(Metal Oxide Semiconductor Field-Effect Transistors，金属氧化物半导体场效应晶体管)、尤其自截止的n沟道(n传导)MOSFET。当第一控制接头11和第二控制接头12之间的驱动电压VGS是高于阈值电压的正电压时，这种MOSFET导通。阈值电压例如处于2V和8V之间的范围中。当驱动电压VGS低于阈值电压、例如为0V时，MOSFET截止。显而易见的是，驱动控制电路2不限制于驱动控制作为晶体管器件1的MOSFET。驱动控制电路2也适合于驱动控制任意另外的晶体管器件，所述晶体管器件具有控制输入端，所述控制输入端具有两个控制接头，除了负载接头之外存在所述控制接头。
晶体管器件1包括半导体芯片，在所述半导体芯片中集成有源器件区域，即例如在MOSFET的情况下至少一个源级区域、至少一个漏极区域和至少一个基体区域。此外，MOSFET具有至少一个设置在半导体芯片中或设置在半导体芯片上的栅极电极。直接在所述半导体芯片处的接头或金属化部下面称作为晶体管器件1的内部接头。因此，例如构成为MOSFET的晶体管器件具有作为内部的第一负载接头的源级接头、作为内部的第二负载接头的漏极接头和作为内部的控制接头的栅极接头。MOSFET的在图1中示出的开关符号代表半导体芯片，S表示第一负载接头(源级接头)，D表示第二负载接头(漏极接头)并且G表示控制接头(栅极接头)。
内部的控制接头G、内部的第一负载接头S和内部的第二负载接头D经由导线连接而连接到之前阐述的第一和第二控制接头11、12和第一和第二负载接头13、14上，所述导线连接能够以不同的方式实现。导线连接能够包含键合线、导电弓等。在图1中示出的晶体管器件中，内部的控制接头G连接到第一控制接头11上，内部的第一负载接头S连接到第二控制接头12和第一负载接头13上，并且内部的第二负载接头D连接到第二负载接头14上。
如在图1中虚线示出，晶体管器件1能够用作为电子开关，所述电子开关的负载路线与用于正的供电电势V1的接头和负的供电电势或参考电势GND之间的负载Z串联。“负载路线”在晶体管器件的第一负载接头13和第二负载接头14之间伸展。
尤其在接通和切断晶体管器件1时，能够出现在负载路线之上、即在负载接头14、13之间流动的负载电流的强烈的变化。所述电流变化能够引起在内部的第一负载接头S和用于参考电势的接头之间的还有在内部的第二负载接头D和负载Z之间的馈电线的寄生电感中的电压。结合下面阐述的驱动控制电路2，尤其令人感兴趣的是在内部的第一负载接头S和用于参考电势GND的接头之间的馈电线电感，所述馈电线电感在图1中明确地示出。尽管存在另外的寄生电感，而其未示出。内部的第一负载接头S和用于参考电势的接头之间的馈电线电感能够包括：第一寄生电感LS1，所述第一寄生电感通过在晶体管器件1之内的在内部的第一负载接头S和第一负载接头13之间的馈电线形成；和第二寄生电感LS2，所述第二寄生电感通过在第一负载接头13和用于参考电势GND的接头之间的馈电线形成。该另一馈电线电感LS2例如能够通过电路板上的印制导线形成，晶体管器件1能够设置在所述电路板上。
图2A和2B示意地示出能够如何实现晶体管器件1的实例。图2A示出晶体管器件1的横截面图，所述晶体管器件具有壳体130和设置在壳体130中的半导体芯片100，并且图2B示出晶体管器件1的水平剖面图。参考图2A和2B，晶体管器件在半导体芯片100的一侧具有在MOSFET中形成栅极接头G的内部的控制接头111和在MOSFET中形成源级接头S的内部的第一负载接头113。在MOSFET中形成漏极接头D的内部的第二负载接头114设置在半导体芯片100下述的一侧处：该侧与具有内部的控制接头111和内部的第一负载接头113的侧相对置。所述内部的接头111、113、114例如能够通过半导体芯片100上的金属化部来实现，其中所述金属化部与半导体芯片100中的相应的有源器件区域(即例如MOSFET中的源级区域和漏极区域)导电地连接。第一和第二内部的负载接头113、114设置在半导体芯片100的相对侧处仅是一个实例。所述负载接头在另外的实例中也能够设置在半导体芯片的相同侧上。
参考图2A和2B，半导体芯片100设置在壳体130中，接头引脚121-124从所述壳体中伸出，其中所述接头引脚121-124形成上面阐述的第一和第二控制接头11、12和第一和第二负载接头13、14。第一接头引脚121在壳体130之内导电地与内部的控制接头111连接，并且形成晶体管器件1的第一控制接头11。第二接头引脚122在壳体130之内与内部的第一负载接头113连接，并且形成晶体管器件的第二控制接头12。第三接头引脚123在壳体130之内导电地与内部的第一负载接头113连接，并且形成晶体管器件的第一负载接头13。并且，第四接头引脚124导电地与内部的第二负载接头114连接，并且形成晶体管器件1的第二负载接头14。第一、第二和第三接头引脚121、122、123和相应的内部的接头111、112、113之间的导电连接例如包括键合线，所述键合线在图2中通过粗线示出。键合线的使用仅是一个实例。替选地或附加地，能够使用扁平导体(接头弓)。第四接头引脚124在所示出的实例中是扁平导体的一部分(所述扁平导体通常称作为导线框)，内部的第二负载接头114与所述扁平导体导电地连接。导电连接例如能够包括钎焊连接、导电粘接连接等。
内部的接头111、112、113和可在壳体130外部触及的接头引脚121、122、123、124之间的连接、但是还有接头引脚121、122、123、124形成寄生电感，所述寄生电感中的在内部的第一负载接头113和所属的接头引脚之间形成的电感贡献于在图中示出的馈电线电感LS1。在另外的内部的接头和(外部的)接头11、12和14或接头引脚121、122、124之间也存在相应的电感。然而，所述电感在图1中未示出。
在馈电线电感LS1、LS2中在开关晶体管器件1中感生的、在图1中用VL表示的电压能够在第二控制接头12处的电势和参考电势GND之间产生显著的电势差。结合晶体管器件1的寄生电容(所述寄生电容在附图中未示出)，尤其能够出现振幅为100V和更大的振荡，即电压VL能够是具有100V或更大的幅度的振荡电压。根据一个实例，驱动控制电路2构成用于：作为输入信号VIN获得如下电压，所述电压与参考电势GND相关，并且基于所述输入信号VIN产生驱动电压VGS，所述驱动电压与第二控制接头12处的电势相关。所述输入电压能够通过中央控制电路10、即例如微控制器产生。
由于所阐述的馈电线电感LS1、LS2，尤其在接通和切断晶体管器件1时，用于输入信号VIN和驱动电压VGS的参考电势能够显著地彼此偏差。常规的驱动控制电路在输入端和输出端之间包含势垒，即例如变压器，以便避免可能通过该电势差产生的问题。这种势垒在根据图1的驱动控制电路2中不需要，由此该驱动控制电路与常规的驱动控制电路相比可成本更适宜地实现。
如在图1中示出，驱动控制电路2包括：输出端21、22，所述输出端构成用于连接到晶体管器件1的驱动控制输入端11、12上并且提供驱动电压VGS；和用于获得输入信号VIN的输入端。输出端21、22包括：第一输出节点21，所述第一输出节点构成用于连接到晶体管器件1的第一控制接头11上；和第二输出节点22，所述第二输出节点构成用于连接到晶体管器件1的第二控制接头12上。输入端23、24包括第一输入节点23和第二输入节点24。根据一个实例，第二输入节点24在驱动控制电路2运行期间连接到用于参考电势GND的接头上，晶体管器件1的第一负载接头13也连接到所述接头上。
此外，驱动控制电路2包括差分放大器装置3，所述差分放大器装置连接到第一输入节点23、第二输入节点24和第二输出节点22上。差分放大器装置3构成用于：基于在输入端23、24处获得的输入信号VIN产生驱动信号SDRV。驱动器电路4获得所述驱动信号SDRV并且构成用于：基于所述驱动信号SDRV在输出端21、22处产生驱动电压VGS。
图3示出差分放大器装置3的实例的细节。所述差分放大器装置3包括输入级和差分放大器35。输入级31连接到第一输入节点23、第二输入节点24和第二输出节点22上。差分放大器35包括：输入端351、352，所述输入端连接到输入级31上；和输出端353。差分放大器35构成用于：在其输出端353处输出驱动信号SDRV。根据一个实例，驱动信号SDRV是关于第二输出节点22处的电势的电压。
在图3中示出的实例中，输入级31包括第一分压器，所述第一分压器连接在第一输入节点23和第二输出节点22之间并且具有抽头341。第一分压器的所述抽头341连接到差分放大器35的输入端351、352的第一输入节点351上。输入级31还包括第二分压器，所述第二分压器连接在第二输入节点24和第二输出节点22之间并且具有抽头342。第二分压器的抽头342连接到差分放大器35的输入端351、352的第二输入节点352上。第一分压器和第二分压器分别包括第一电阻321、322。第一分压器的第一电阻321连接在第一分压器的抽头341和第二输入节点23之间，并且第二分压器的第一电阻322连接在第二分压器的抽头342和第二输入节点24之间。此外，第一分压器和第二分压器分别包括第二电阻331、332。第一分压器的第二电阻331连接在第一分压器的抽头341和第二输出节点22之间，并且第二分压器的第二电阻332连接在第二分压器的抽头342和第二输出节点22之间。
差分放大器35获得电压V341、V342作为输入信号，所述电压分别施加在第二输出接头22和分压器的抽头341、342之间。差分放大器35构成用于：根据输入电压V341、V342的差V34DIFF产生驱动信号SDRV。根据一个实例，差分放大器35构成用于：产生驱动信号SDRV，使得当电压差V34DIFF高于预设的第一电压阈值时，所述驱动信号具有第一信号电平，并且当电压差V34DIFF低于预设的第二电压阈值时，所述驱动信号具有第二信号电平。第一和第二电压阈值能够是相同的，但是也能够是不同的，以便在两个信号电平之间切换时获得迟滞。第一信号电平例如引起通过驱动器电路4接通晶体管器件(参见图1)，并且第二信号电平例如引起通过驱动器电路4切断晶体管器件。根据一个实例，分压器和输入信号VIN彼此协调成，使得当输入信号VIN具有第一信号电平时，电压差V34DIFF高于第一电压阈值，所述第一信号电平显示出：应当接通晶体管器件1，并且当输入信号VIN具有第二信号电平时，电压差V34DIFF低于第二电压阈值，所述第二信号电平显示出：应当切断晶体管器件1。输入信号VIN的第一信号电平例如为3.3V或5V，并且第二信号电平例如为0(零)V。输入信号VIN的所述第一信号电平下面也称作为接通电平，并且第二信号电平下面也称作为切断电平。如何能够实现差分放大器的实例在更下文中阐述。
差分放大器35的输入电压V341、V342与电压V311、V312成比例，所述电压施加在分压器之上，即所述电压施加在第一输入节点23和第一输出节点22之间以及在第二输入节点24和第一输出节点22之间。对于输入电压V341、V342适用的是：
其中R321是第一分压器的第一电阻321的电阻值，R322是第二分压器的第一电阻322的电阻值，R331是第一分压器的第二电阻331的电阻值，并且R332是第二分压器的第二电阻332的电阻值。根据一个实例，第一电阻321、322的电阻值R321、R322分别是相同的(R321＝R322)，并且第二电阻331、332的电阻值R331、R332分别是相同的(R331＝R332)。在该情况下，输入电压V341、V342以相同的方式与电压V311、V312成比例，这就是说，第一分压器之上的电压V311和第一输入电压V341之间的比例系数等于第二分压器之上的电压V312和第二输入电压V342之间的比例系数。因此，适用的是：
V341＝c1·V311 (2a)
V342＝c1·V312 (2b)，
其中cl表示差分放大器36的输入电压V341、V342和分别在分压器之上施加的电压V311、V312之间的比例系数。第一和第二分压器之上的电压V311、V312如下与馈电线电感LS1、LS2之上的电压VL(参见图1)和输入电压VIN相关：
V311＝VIN+VL (3a)
V312＝+VL (3b)
如根据公式(3a)和(3b)可见，馈电线电感之上的电压VL作用为共模干扰，所述共模干扰以相同的方式作用于分压器之上的电压V311、V312进而以相同的方式(参见公式(2a)和(2b))作用于输入电压V341、V342。通过差分放大器35根据其输入电压V341、V342的差V34DIFF产生驱动信号SDRV，由在馈电线电感LS1、LS2之上的该电压VL引起的共模干扰被抑制，使得所述共模干扰不影响驱动信号SDRV的产生。
根据一个实例，第一和第二分压器的之前阐述的电阻331、312、331、332的电阻值R311、R312、R331、R332和差分放大器36的输入电阻3651、3652选择成，使得差分放大器35的输入电压V341、V342和分压器之上的电压V311、V312之间的比例系数c1在1/100(10-2)和1/10(10-1)之间，尤其在60/1和1/20之间。根据一个实例，第一电阻311、312的电阻值R311、R312分别为33kΩ，并且电阻值R331、R332分别为1kΩ，即第一电阻331、312的电阻值R311、R312的33倍。比例系数c1在该情况下为1/34。
根据一个实例，驱动控制电路2至少部分地设置在集成电路IC中。在该情况下，两个分压器的第一电阻321、322在集成电路IC之外实现，即作为分立的外部电阻实现，而其余的之前阐述的电阻能够集成在集成电路IC中。这在图3中示意地通过虚线示出的、用附图标记IC表示的线说明，所述线说明集成电路IC的范围。
根据一个实例，第二分压器的第二电阻331、332是可调节的(trimmbar，可调整的)电阻，以便能够使这两个电阻的电阻值R331、R332尽可能精确地彼此协调并且尤其与第一电阻311、312的电阻值协调。如所提及的那样，第一电阻311、312能够是分立的电阻。这种分立的电阻能够精确地制造，使得实际的电阻值与理论值的偏差小于1％或甚至仅小于0.1％。相反，集成电阻的电阻值、即例如第二电阻值经受较强的因制造所决定的波动。例如是多晶硅电阻的这种集成电阻的电阻值因制造所决定能够与期望的理论值偏差直至20％。通过设定第二电阻的电阻值R331、R332，尤其能够设定两个分压器的分压器比值，即根据公式(2a)和(2b)阐述的比例系数c1。例如，利用在图3中虚线示出且能够集成在集成电路IC中的测试电路7进行这两个电阻331、332的设定。该测试电路7构成用于：在制造工艺结束之后，测量第二电阻331、332的电阻值R331、R332并且当所述电阻值与预设的理论值偏差时，调整电阻值。
根据一个实例，每个第二电阻331、332包括具有多个可去激活的电阻元件的电阻装置。在图4中示出这种电阻装置的一个实例，其中图4中的附图标记代表两个电阻331、332中的任意一个。在图4中示出的实例中，电阻装置包括多个并联的电阻元件331N，其中电子开关3321-332N与所述电阻元件3311-331N中的至少一些串联。开关3321-332N用于：激活(在开关闭合的情况下)或去激活(在开关断开的情况下)分别与其串联的电阻元件3311-331N。所述电阻装置的总电阻值通过激活的电阻元件的并联电路的电阻值得出。电子开关3321-332N能够是任意的电子开关，即例如晶体管。将3321-332N设置成与每个电阻元件3311-331N串联仅是一个实例。根据另一实例，不能去激活电阻元件3311-331N中的至少一个，即不具有与其串联的开关。
开关3321-332N通过驱动控制电路333驱动控制。驱动控制电路333连接到存储器334上并且从存储器334获得如下信息：应当激活电阻元件3311-331N中的哪个和去激活哪个，即应当接通开关3321-332N中的哪个和切断哪个。存储器334能够是任意的存储器、尤其任意的可一次性写入的存储器，即例如具有多个保险装置(Fuse，保险丝)的阵列。在一个实例中提出：每个电阻元件分配有这种保险装置，其中保险装置的状态——完好或烧断——显示出：所配属的电阻元件是否应激活或去激活。
例如通过触发个别保险装置(当存储器包含保险装置时)对存储器334编程能够通过测试电路7或通过外部的、为了设定电阻值而连接到差分放大器装置3上的电路来进行，所述电路能够对存储器编程。所述电路从测试电路7例如获得测量结果，并且在考虑所述测量结果的情况下对相应的电阻装置的存储器(图4中的334)编程，以便由此设定电阻值。测试电路7和该外部电路之间的接口能够是任意的接口，然而所述接口在图中未示出。根据另一实例，测试电路7也是外部电路并且仅在制造工艺结束时经由适当的接口连接到集成电路上，以便测量第二电阻331、332的电阻值并且对存储器(图4中的334)编程。
根据一个实例，差分放大器35包括具有极其高的输入电阻和因此可忽略的输入电流的运算放大器，所述运算放大器获得电压差V34DIFF并且驱动信号SDRV与电压差V34DIFF相关。
在图5中示出差分放大器35的另一实例。所述差分放大器包括差分输入级36、电流电压变换器37和差分输出级38。差分输入级36包括：第一输入端361，所述第一输入端连接到差分放大器35的第一输入端351进而连接到第一分压器的抽头341上；和第二输入端362，所述第二输入端连接到差分放大器35的第二输入端352上，进而连接到第二分压器的抽头342上。此外，差分输入级36包括：第一输出端363，所述第一输出端经由电流电压变换器37连接到用于供电电势V3的接头上；和第二输出端364，所述第二输出端经由电流电压变换器37连接到用于供电电势V3的接头上。供电电势V3与第二输出节点22处的电势相关并且例如为3.5V或5V。电流电压变换器37包括第一电阻3711和第二电阻3712，所述第一电阻将输入级36的第一输出端363连接到供电电势V3上，并且第二电阻将输入级36的第二输出端364连接到供电电势V3上。根据一个实例，这两个电阻3711、3712的电阻值基本上同样大。可选地，适配电路372接入两个电阻3711、3712和供电电势V3之间。用于实现该适配电路372的实例和其工作方式在更下文说明。
差分输出级38包括第一输入端381、第二输入端382和输出端383。输出端383连接到差分放大器35的输出端353上并且提供驱动信号SDRV。输出级38例如作为施密特触发器实现并且构成用于：根据施加在第一输入端381和第二输入端382之间的电压V37DIFF产生驱动信号SDRV。该电压V37DIFF与输入级36的输出电流I361、I362相关并且通过电流电压变换器37根据所述输出电流I361、I362产生。在图5中示出的实例中，输出级38连接到差分输入级36的输出端363、364和电流电压变换器37之间的电路节点(抽头)3741、3742上。特别地，输出级38的第一输入端361连接到输入级36的第一输出端363和第一电阻3711之间的电路节点3741上，并且第二输入端382连接到输入级36的第二输出端364和第二电阻3712之间的电路节点3742处。借此，在所示出的实例中，输出级381、382的输入端直接连接到输入级36的输出端363、364上。然而，这仅是一个实例。根据另一实例(未示出)，电流电压变换器37包括电流电平，所述电流电平具有：输入分支，所述输入分支连接到输入级36的输出端363、364上，并且输入级36的输出电流I361、I362流动到所述输入分支中；和输出分支，与输入级36的输出电流I361、I362成比例的电流流过所述输出分支，并且输出级38连接到所述输出分支上。
输入级36的输出电流I361、I362是如下电流，所述电流在输入级36的输出端363、364处流动。在图5中示出的实例中，所述电流I361、I362在输出端363、364处流入到输入级36中，然而这仅是一个实例。输入级36的“输入电流”I341、I342是如下电流，所述电流在输入级36的输入端361、362处流动。在图5中示出的实例中，所述电流从输入级36流动到分压器的抽头341、342中，然而这同样仅是一个实例。根据一个实例，实现输入级36，使得第一输入电流I341基本上对应于第一输出电流I361并且第二输入电流I342基本上对应于第二输出电流I362。在图5中示出的差分放大器35的工作方式在下文中阐述。
差分输入级36构成用于：根据施加在输入端361、362之间的电压V34DIFF产生输入电流I341、I342从而产生输出电流I361、I362。当电压V34DIFF是零时，输入电流I341、I342是相同的(I341＝I342)，当输入信号VIN具有切断电平(0V)时，是这种情况。在该情况下，输出电流I361、I362同样是相同的(I361＝I362)，这引起：在电流电压变换器的第一和第二电阻3711、3712之上的电压V3711、V3712相同，由此，施加在输出级38的输入端处的电压V37DIFF同样是零。如果施加在输入级36的输入端处的电压V34DIFF大于零，那么第二输入电流I342相对于第一输入电流I341升高，并且第二输出电流I362相对于第一输出电流I361升高。借此，第二电阻3712处的电压降V3712相对于第一电阻3711处的电压降V3711升高，这引起：施加在输出级38的输入端381、381处的电压V37DIFF大于零。输出级38在该实例中构成用于：当电压差V37DIFF大于零时，产生驱动信号SDRV的第一信号电平(接通电平)，并且当电压差V37DIFF等于零时，产生驱动信号SDRV的第二信号电平(切断电平)。
可选地，电流源39连接到电流电压变换器37和差分输入级的第一输出端363之间的电路节点上。该电流源39连接成，使得其除了第一输出电流I361之外引起经过第一电阻3711的电流I39。借此，在输出电流I361、I362相同的情况下，第一电阻3711之上的电压降V3711大于第二电阻3712之上的电压降V3712。借此，在输出电流I361、I362相同的情况下，电压V37DIFF为负。根据一个实例，差分输入级36产生输出电流I361、I362，使得当输入信号VIN具有接通电平时，所述输出电流的差I362-I361是通过电流源39提供的电流I39的两倍。在该情况下，输出级38的输入端处的电压V37DIFF在输入电压VIN的接通电平下和在输入电压VIN的切断电平下相对于零对称。
通过在图5中示出的差分放大器中除了输入级36之外输出级38也是差分级的方式，实现电路相对于共模干扰信号的更高的鲁棒性。输入级36的输入电流I341、I342在该电路中除了输入电压VIN和共模干扰信号VL之外贡献于抽头341、342和第二输出节点22之间的电压V341、V342。当输入电压VIN为零时，即当输入电压具有第二信号电平(切断电平)时，电压V341、V342的通过该电流I341、I342引起的份额当然是相同的。借此，电流I341、I342不影响输入级的输入端处的电压差V34DIFF，进而不影响输出级38的输入端处的电压差V37DIFF，使得输出级产生驱动信号SDRV的第二信号电平(切断电平)。如果输入电压VIN具有第一信号电平(接通电平)，即例如3.3V或5V，那么于是不再相同的输入电流I341、I342引起：电压差V34DIFF变小。当然，电路协调成，使得尽管存在所述电流I341、I342，电压差V34DIFF大于零，使得施加在输出级的输入端处的电压V37DIFF也大于零。由此，输出级产生驱动信号SDRV的第一信号电平(接通电平)。
图6示出差分输入级36的一个实现实例。在该实例中，输入级36包括两个晶体管、即第一晶体管3661和第二晶体管，所述晶体管例如作为NMOS晶体管实现。这两个晶体管3661、3662的栅极接头彼此连接。第一晶体管3661的源级接头连接到输入级36的第一输入端361上，并且第二晶体管3662的源级接头连接到输入级36的第二输出端362上。接入两个晶体管3661、3662的栅极接头和供电电势V3之间的电流源367用于设定工作点。输入级的输入端处的电压差V34DIFF是两个晶体管3661、3662的源级接头之间的电压，其中当电压差V34DIFF变得大于零时，第二晶体管3662的源级电势(源级接头处的电势)相对于第一晶体管3661的源级电势下降。由此，第二晶体管3662的栅极-源级电压相对于第一晶体管3661的栅极源级电压上升，由此经过第二晶体管3662的电流相对于经过第一晶体管3661的电流上升。在该实例中，经过第二晶体管3662的电流是输入电流I342还有输出电流I362。可选地，第一二极管3681接入第一晶体管3661的栅极接头和源级接头之间，并且第二二极管3682接入第二晶体管3662的栅极接头和源级接头之间。这两个二极管3681、3682能够分别作为NMOS晶体管实现，所述NOMS晶体管的栅极接头和其漏极接头彼此连接。
在图6中示出的差分放大器35中，差分输入级36的两个晶体管3661、3662的特性、尤其所述晶体管3661、3662在通过电流源设定的工作点中的互导影响输出级38的差分输入电压V37DIFF和输入级32的差分输入电压V34DIFF之间的比值V37DIFF/V34DIFF。晶体管3661、3662在设定的工作点中的互导通过流过相应的晶体管3661、3662的电流的变化和栅极源级电压的通过该变化引起的变化之间的比值确定。通过适当地选择适配电路372的晶体管3731、3732能够实现：该比值V37DIFF/V34DIFF仅通过第二电阻331、332的电阻值R331、R332和电流电压变换器37的电阻3711、3722的电阻值R3711、R3712确定。
根据一个实例提出：第二电阻331、332的电阻值R331、R332分别是相同的，使得适用R331＝R332＝R33，并且电流电压变换器37的电阻3711、3722的电阻值R3711、R3712分别是相同的，使得适用R3711＝R3712＝R371。在该实例中还提出：晶体管3661、3662的尺寸相同地设计并且分别具有互导gm366，并且适配电路372的晶体管3731、3732的尺寸相同地设计并且具有互导gm373。此外，在该实例中，输入级36的晶体管3661、3662和适配电路的晶体管3731、3732选择成，使得其互导gm366、gm373匹配于电阻值R33、R373，以至于适用的是：
R33·gm366＝R371·gm371 (4a).
在该情况下，输入电压V37DIFF和V34DIFF的比值V37DIFF/V34DIFF仅通过第二电阻331、332和电流电压变换器37的电阻3711、3722的电阻值R33、R371确定。适用的是：
此外，如果差分输入级36包括分别作为二极管3681、3682连接的晶体管，那么当各个晶体管选择成使得适用：
R33·(gm366+gm368)＝R371·gm371 (4b).
时，满足公式(5)，其中所述晶体管分别在设定的工作点中具有互导gm368。
图7示出差分放大器装置3的输入级31的另一实例。在该实例中，第一电容器611接入第一分压器的抽头341和第二输出节点22之间，并且第二电容器612接入第二分压器的抽头342和第二输出节点22之间。每个所述电容器611、612与相应的分压器的第一电阻321、322形成低通滤波器，所述低通滤波器衰减如下共模信号，所述共模信号的频率高于低通滤波器的极限频率。这两个一阶的低通滤波器的极限频率例如为15MHz。在该情况下，衰减如下高频电压VL，所述高频电压在开关晶体管器件1时能够在馈电线电感LS1、LS2处出现。具有对应于10倍极限频率的频率的干扰信号的振幅例如以因数10减小(20dB)。在根据图7的输入级31中，在高频的共模干扰信号中，因此不仅电阻性的分压器的分配比确定共模干扰信号的幅值和电压V341、V342的幅值之间的比值，而且低通滤波器附加地在高频干扰信号下引起电压V341、V342的幅值相对于在不存在低通滤波器的情况下设定的幅值降低。
在图7中示出的低通滤波器在差分放大器5的输入端处起作用。在实现根据图5或根据图6的差分放大器35的情况下，低通滤波器也能够连接在输出级38的输出端上游。这在图6中虚线地示出。在该实例中，第一电容器621接入输出级38的第一输入端381和第二输出节点22之间，并且第二电容器622接入输出级38的第二输入端382和第二输出节点22之间。这两个电容器621、622与电流电压变换器37的电阻3711、3712分别形成低通滤波器。所述低通滤波器的极限频率能够对应于根据图7阐述的低通滤波器的极限频率。
根据一个实例，之前阐述的电容器611、612、621、622是能设定的(可调整的)电容器，以便能够设定其电容值或彼此协调。能设定的电容器例如包括多个并联的电容元件，所述电容元件中的一个或多个是可激活的或可去激活的。这种可设定的电容器的一个实例在图8中示出。图8中的附图标记60代表之前阐述的电容器611、612、621、622中的任一个。如在图8中示出，可设定的电容器包括多个电容元件6011-601M，所述电容元件并联并且其与各一个电子开关6021-602M串联。各个电容元件6011-601M能够通过开关6021-602M激活或去激活。各个开关6021-602M通过驱动控制电路603根据存储在存储器604中的信息接通或切断，以便由此激活或去激活电容元件6011-601M。电容器60的总电容与如下相关：激活哪个电容元件6011-601M。在制造集成电路之后，各个电容器的电容值例如通过测试电路7测量并且测试电路7就此对存储器604编程，以便设定各个电容器的电容。
图9示出输入级31的另一修改方案。在该实例中，输入级31包括多个ESD保护元件。所述ESD保护元件在该示出的实例中包括在分压器的抽头341、342之间的两个反并联的二极管821、822以及各两个在集成电路IC的输入端和第二输出节点22之间的反并联的齐纳二极管831、841或832、842。“集成电路的输入端”是分压器的抽头341、342和第一电阻311、312之间的电路节点。此外，电阻811、812接入(外部的)第一电阻321、322和抽头341、342之间。所述电阻811、812是集成的电阻，所述集成的电阻例如是可设定的(可调整的)。所述电阻811、812是分压器的一部分并且用于：在ESD事件的情况下限制在抽头341、342之间流过二极管821、822的电流。
图10示出驱动器电路4的一个实例。在图10中示出的驱动器电路4包括控制电路41，将驱动信号SDRV输送给所述控制电路，并且所述控制电路构成用于：根据驱动信号SDRV驱动控制第一开关42和第二开关43。第一开关42与电压源44串联，其中具有第一开关42和电压源44的串联电路连接到第一输出节点21和第二输出节点22上，使得在第一开关42闭合时，驱动电压VGS对应于通过电压源44提供的电压V44。所述电压V44的电压电平选择成，使得其高于晶体管器件的阈值电压(所述晶体管器件在图10中未示出)。
第二开关43接入第一输出节点21和第二输出节点22之间，使得在第二开关43闭合的情况下，两个输出节点21、22短路，即驱动电压VGS基本上为0V。控制电路41构成用于：当驱动信号SDRV具有如下信号电平时，接通第一开口42并且切断第二开关43，所述信号电平显示出：应接通晶体管器件1。此外，控制电路41构成用于：当驱动信号SDRV具有如下信号电平时，闭合第二开口43并且断开第一开关42，所述信号电平指示：应切断晶体管器件1。
图11示出在图10中示出的驱动器电路4的变形型式。在该实例中，第二开关43与第二电压源45串联，所述第二电压源45提供第二电压V45，其中所述第二电压源45和第二开关43的串联电路接入第一和第二输出节点21、22之间，使得在第二开关43闭合的情况下，驱动电压VGS对应于反向的第二电压，作为-V45。在该驱动器电路中，因此为了切断晶体管器件1能够设定负的驱动电压VGS。
在图7和8中示出的第一和第二电压源例如是电压供应电路5的一部分，所述电压供应电路在图1中虚线地示出。所述电压供应电路5接入供电接头25和第二输出接头22之间并且构成用于：获得关于第二输出接头处的电势的供电电压VSUP，并且从中产生用于驱动控制电路2的内部的供电电压，即例如根据图7和8的电压V44、V45或者用于差分放大器装置3的供电电压V3。
具有驱动控制电路2和晶体管器件1的、即例如在图1中示出的电路例如能够使用在升压斩波器中，即例如PFC(Power Factor Correction，功率因数校正)级的升压斩波器中。这种升压斩波器的一个实例在图12中示出。
升压斩波器包括用于获得关于参考电势GND的输入电压VINPUT的输入端81、82和用于提供关于参考电势GND的输出电压VOUTPUT的输出端83、84。所述输出电压VOUTPUT能够输送给负载(未示出)。接入输出端的输出端子83、84之间的输出电容器87是可选的，并且能够用于稳定输出电压VOUTPUT。晶体管器件1的负载路线与电感85串联，即例如与扼流圈串联，其中所述串联电路接入输入端的第一输入端子81和用于参考电势GND的节点之间。可选地，测量电阻(分流电阻)与晶体管器件1的负载路线串联。整流器元件接入如下电路节点和输出端子中的第一输出端子83之间，在所述电路节点处连接晶体管器件1和电感85。
控制电路10产生驱动控制电路2的输入信号VIN作为具有可变占空比的脉宽调制信号，并且通过设定占空比来调节输出电压VOUTPUT。晶体管器件1以上面阐述的方式根据输入信号VIN的说明接通和切断，其中在晶体管器件1接通的情况下，将能量磁性地存储在线圈中并且将存储的能量随后在晶体管器件1切断的情况下经由整流器元件86传输给输出端。为了调节输出电压，控制电路10获得至少一个输出电压信号SVOUTPUT，所述输出电压信号代表输出电压。根据一个实例，控制电路10还获得在测量电阻88之上的电压，所述电压代表经过晶体管器件1的负载电流，并且所述电压能够用作为用于调节输出电压VOUTPUT的另外的参数。

Claims (20)

1.一种驱动控制电路，所述驱动控制电路具有：
输出端，所述输出端构成用于：连接到晶体管器件的驱动控制输入端上，并且所述输出端具有第一输出节点和第二输出节点；
输入端，所述输入端构成用于：获得关于参考电势的输入信号，并且所述输入端具有第一输入节点和第二输入节点；
差分放大器装置，所述差分放大器装置连接到所述第一输入节点、所述第二输入节点和所述第二输出节点上，并且所述差分放大器装置构成用于：基于所述输入信号产生驱动信号；和
驱动器电路，所述驱动器电路构成用于：获得所述驱动信号，并且基于所述驱动信号在所述第一输出节点和所述第二输出节点之间产生驱动电压，
其中所述差分放大器装置具有：
输入级，所述输入级连接到所述第一输入节点、所述第二输入节点和所述第二输出节点上；
差分放大器，所述差分放大器具有输入端和输出端，所述输入端连接到所述输入级上，所述输出端构成用于：提供所述驱动信号，
其中所述输入级具有：
第一分压器，所述第一分压器接入所述第一输入节点和所述第二输出节点之间，并且具有抽头；和
第二分压器，所述第二分压器接入所述第二输入节点和所述第二输出节点之间，并且具有抽头，
其中所述第一分压器的抽头连接到所述差分放大器的输入端的第一节点上，并且所述第二分压器的抽头连接到所述差分放大器的输入端的第二节点上。
2.根据权利要求1所述的驱动控制电路，其中
所述第一分压器具有接入所述第一输入节点和其抽头之间的第一电阻和接入其抽头和所述第二输出节点之间的第二电阻，和
所述第二分压器具有接入所述第二输入节点和其抽头之间的第一电阻和接入其抽头和所述第二输出节点之间的第二电阻。
3.根据权利要求1或2所述的驱动控制电路，
其中所述差分放大器具有运算放大器。
4.根据权利要求1或2所述的驱动控制电路，
其中所述差分放大器具有：
差分输入级，所述差分输入级具有输入端和输出端，所述输入端形成所述差分放大器的输入端；
电流电压变换器，所述电流电压变换器连接到所述差分输入级的输出端上；和
差分输出级，所述差分输出级连接到所述电流电压变换器的第一抽头和第二抽头上，并且构成用于：提供所述驱动信号。
5.根据权利要求4所述的驱动控制电路，
其中所述差分输入级构成用于：产生分别流入到所述电流电压变换器中的第一输出电流和第二输出电流，使得所述第二输出电流和所述第一输出电流之间的差与所述第一分压器的抽头和所述第二分压器的抽头之间的电压相关。
6.根据权利要求5所述的驱动控制电路，
其中所述差分输出级构成用于：根据所述电流电压变换器的抽头之间的电压，产生所述驱动信号。
7.根据权利要求5所述的驱动控制电路，
其中所述电流电压变换器具有：
第一电阻，该第一电阻构成用于：由所述差分输入级的所述第一输出电流或与其成比例的电流穿流，并且所述第一电阻接入所述电流电压变换器的所述第一抽头和用于供电电势的接头之间；和
第二电阻，该第二电阻构成用于：由所述差分输入级的所述第二输出电流或与其成比例的电流穿流，并且所述第二电阻接入所述电流电压变换器的所述第二抽头和用于供电电势的接头之间。
8.根据权利要求4所述的驱动控制电路，
其中所述差分输出级具有施密特触发器。
9.根据权利要求4所述的驱动控制电路，
其中所述差分放大器还具有：
电流源，所述电流源连接到所述电流电压变换器的抽头中的一个抽头上。
10.根据权利要求2所述的驱动控制电路，
所述驱动控制电路部分地构成为集成电路，
其中所述第一分压器的第二电阻和所述第二分压器的第二电阻分别集成到所述集成电路中，并且所述第一分压器的第一电阻和所述第二分压器的第一电阻分别设置在所述集成电路之外。
11.根据权利要求10所述的驱动控制电路，其中
所述第一分压器具有第三电阻，该第三电阻接入所述第一分压器的抽头和第一电阻之间，并且所述第三电阻设置在所述集成电路中，和
所述第二分压器具有第三电阻，该第三电阻接入所述第二分压器的抽头和第一电阻之间，并且所述第三电阻设置在所述集成电路中。
12.根据权利要求2所述的驱动控制电路，
其中所述输入级还具有：
第一电容器，所述第一电容器并联于所述第一分压器的第二电阻；和
第二电容器，所述第二电容器并联于所述第二分压器的第二电阻。
13.根据权利要求2所述的驱动控制电路，
其中所述第一分压器的第二电阻和所述第二分压器的第二电阻分别具有电阻装置，所述电阻装置具有多个能激活的且能去激活的电阻元件。
14.根据权利要求11所述的驱动控制电路，
其中所述第一分压器的第三电阻和所述第二分压器的第三电阻分别具有电阻装置，所述电阻装置具有多个能激活的且能去激活的电阻元件。
15.根据权利要求4所述的驱动控制电路，
其中所述差分放大器还具有：
第一电容器，所述第一电容器连接到所述电流电压变换器的所述第一抽头上，和
第二电容器，所述第二电容器连接到所述电流电压变换器的所述第二抽头上。
16.根据权利要求1或2所述的驱动控制电路，所述驱动控制电路还具有：
供电接头，所述供电接头构成用于：获得关于所述第二输出节点的供电电压。
17.根据权利要求16所述的驱动控制电路，所述驱动控制电路还具有：接入所述供电接头和所述第二输出节点之间的供电电路，所述供电电路构成用于：基于在所述供电接头和所述第二输出节点之间获得的所述供电电压产生至少一个内部的供电电压。
18.一种电路，所述电路具有：
根据上述权利要求中任一项所述的驱动控制电路；和
晶体管器件，所述晶体管器件具有驱动控制输入端、第一负载接头和第二负载接头，所述驱动控制输入端连接到所述驱动控制电路的所述输出端上。
19.根据权利要求18所述的电路，其中所述晶体管器件还具有：
半导体芯片；
壳体，在所述壳体中设置有所述半导体芯片，其中所述驱动控制输入端和所述第一负载接头和第二负载接头能从所述壳体外部触及；
在所述壳体中在所述半导体芯片处的内部的第一负载接头、内部的第二负载接头和内部的控制接头，
其中所述驱动控制输入端具有第一控制接头和第二控制接头，所述第一控制接头连接到所述内部的控制接头上，所述第二控制接头连接到所述内部的第一负载接头上，和
其中所述第一负载接头连接到所述内部的第一负载接头上，并且所述第二负载接头连接到所述内部的第二负载接头上。
20.根据权利要求18或19所述的电路，其中所述晶体管器件具有MOSFET。
CN201811325642.3A 2017-11-08 2018-11-08 驱动控制电路和具有驱动控制电路和晶体管器件的电路 Active CN109756212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017126060.9 2017-11-08
DE102017126060.9A DE102017126060B4 (de) 2017-11-08 2017-11-08 Ansteuerschaltung für ein transistorbauelement

Publications (2)

Publication Number Publication Date
CN109756212A CN109756212A (zh) 2019-05-14
CN109756212B true CN109756212B (zh) 2023-09-05

Family

ID=66178985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811325642.3A Active CN109756212B (zh) 2017-11-08 2018-11-08 驱动控制电路和具有驱动控制电路和晶体管器件的电路

Country Status (3)

Country Link
US (1) US10608628B2 (zh)
CN (1) CN109756212B (zh)
DE (1) DE102017126060B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019115166A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
EP3896855B1 (en) * 2020-04-15 2024-03-20 Melexis Bulgaria Ltd. Floating switch for signal commutation
US11870348B1 (en) * 2020-08-28 2024-01-09 Empower Semiconductor, Inc. High speed, low quiescent current comparator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999470A (en) * 1996-07-31 1999-12-07 Nec Corporation Sense amplifier circuit having high speed operation
JP2006311752A (ja) * 2005-04-28 2006-11-09 Mitsumi Electric Co Ltd 駆動回路
WO2006117860A1 (ja) * 2005-04-28 2006-11-09 Thine Electronics, Inc. 差動駆動回路およびそれを内蔵する電子機器
WO2015114790A1 (ja) * 2014-01-31 2015-08-06 株式会社日立製作所 ゲート駆動回路及びそれを搭載したインバータシステム
CN105932997A (zh) * 2015-02-27 2016-09-07 英飞凌科技奥地利有限公司 电子驱动电路
CN107276571A (zh) * 2016-03-31 2017-10-20 英飞凌科技股份有限公司 用于高侧功率开关的系统和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420312C2 (de) * 1984-05-30 1986-10-09 SGS Halbleiter-Bauelemente GmbH, 8018 Grafing Ansteuerschaltung für einen Ablenk-Leistungstransistor
US4864214A (en) * 1988-07-06 1989-09-05 Westinghouse Electric Corp. Solid state power controller
DE102006061496B4 (de) 2006-12-23 2008-10-16 Semikron Elektronik Gmbh & Co. Kg Eingangsstufe für eine Treiberschaltung eines leistungselektronischen Bauteils
JP5477407B2 (ja) * 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
DE112014002021T5 (de) * 2013-04-18 2016-01-28 Fuji Electric Co., Ltd. Schaltelement-Ansteuerkreis
JP6371053B2 (ja) * 2013-12-13 2018-08-08 株式会社日立製作所 整流装置、オルタネータおよび電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999470A (en) * 1996-07-31 1999-12-07 Nec Corporation Sense amplifier circuit having high speed operation
JP2006311752A (ja) * 2005-04-28 2006-11-09 Mitsumi Electric Co Ltd 駆動回路
WO2006117860A1 (ja) * 2005-04-28 2006-11-09 Thine Electronics, Inc. 差動駆動回路およびそれを内蔵する電子機器
WO2015114790A1 (ja) * 2014-01-31 2015-08-06 株式会社日立製作所 ゲート駆動回路及びそれを搭載したインバータシステム
CN105932997A (zh) * 2015-02-27 2016-09-07 英飞凌科技奥地利有限公司 电子驱动电路
CN107276571A (zh) * 2016-03-31 2017-10-20 英飞凌科技股份有限公司 用于高侧功率开关的系统和方法

Also Published As

Publication number Publication date
DE102017126060A1 (de) 2019-05-09
CN109756212A (zh) 2019-05-14
DE102017126060B4 (de) 2019-06-27
US20190140638A1 (en) 2019-05-09
US10608628B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
CN109756212B (zh) 驱动控制电路和具有驱动控制电路和晶体管器件的电路
US10854500B2 (en) Gate driver circuitry for power transistors
CN105932997B (zh) 电子驱动电路
CN107579062B (zh) 电子开关和反极性保护电路
WO2014199816A1 (ja) 過電流検出回路
US5999043A (en) On-chip high resistance device for passive low pass filters with programmable poles
US7301316B1 (en) Stable DC current source with common-source output stage
CN104079271A (zh) 静电保护电路
EP3178156A1 (en) Programmable snubber circuit
JP2007188245A (ja) 基準電圧発生回路および半導体集積装置
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
US9877104B2 (en) Audio switch circuit with slow turn-on
US10396767B2 (en) Semiconductor device
EP1983569A1 (en) Semicondutor body and method for voltage regulation
US11892864B2 (en) Voltage supervisor with low quiescent current
US11378598B2 (en) Semiconductor integrated circuit device and current detection circuit
JP6115784B2 (ja) 電子装置
CN102545861B (zh) 电阻电路、电路系统和驱动器
JP6717715B2 (ja) レギュレータ回路およびセンサ回路
JP7051945B2 (ja) 補償回路及び補償回路の製造方法
US11502674B2 (en) Optimized low Ron flatness gate driver
WO2003105341A1 (en) Active load arrangement
US20210408281A1 (en) Current reference
KR100526848B1 (ko) 저전압강하 레귤레이터
CN115940912A (zh) 高压开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant