CN109755225B - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN109755225B
CN109755225B CN201810671246.XA CN201810671246A CN109755225B CN 109755225 B CN109755225 B CN 109755225B CN 201810671246 A CN201810671246 A CN 201810671246A CN 109755225 B CN109755225 B CN 109755225B
Authority
CN
China
Prior art keywords
antenna
core
package
directional antenna
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810671246.XA
Other languages
English (en)
Other versions
CN109755225A (zh
Inventor
金斗一
白龙浩
朴振嫙
许荣植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109755225A publication Critical patent/CN109755225A/zh
Application granted granted Critical
Publication of CN109755225B publication Critical patent/CN109755225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

本发明提供一种天线模块，所述天线模块包括扇出型半导体封装件和天线封装件，扇出型半导体封装件包括IC、包封剂、芯部构件和连接构件，包封剂包封IC的至少部分，芯部构件具有面对IC或包封剂的第一侧表面，连接构件包括电连接到IC和芯部构件的至少一个布线层以及至少一个绝缘层，天线封装件包括被构造为发送或接收第一RF信号的多个第一定向天线构件。扇出型半导体封装件还包括至少一个第二定向天线构件，所述至少一个第二定向天线构件设置在芯部构件的与芯部构件的所述第一侧表面相对的第二侧表面上，竖立地从电连接到所述至少一个布线层的位置延伸，并被构造为发送或接收第二RF信号。

Description

天线模块
本申请要求于2017年11月03日在韩国知识产权局提交的第10-2017-0146112号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种天线模块。
背景技术
近来，已经积极地研究包括5G(5th generation)通信的毫米波(mmWave)通信，并且积极地进行对能够顺利实现毫米波通信的天线模块的商品化的研究。
按照惯例，提供毫米波通信环境的天线模块使用集成电路(IC)和天线设置在板上并通过同轴线缆彼此连接的结构，以满足根据高频的高水平天线性能(例如，发送和接收速率、增益、方向性等)。
然而，这样的结构可能导致天线布局空间不足、天线形状的自由程度受限、天线与IC之间的干扰的增加以及天线模块的尺寸和成本的增加。
发明内容
本公开的一方面可提供一种通过使用提供能够容易确保天线性能的环境的天线封装件而能够改善射频(RF)信号在第一方向上的发送和接收性能、容易小型化并改善RF信号在第二方向上的发送和接收性能的天线模块。
根据本公开的一方面，一种天线模块可包括：扇出型半导体封装件，包括集成电路(IC)、包封剂、芯部构件和连接构件，所述包封剂包封所述IC的至少部分，所述芯部构件具有面对所述IC或所述包封剂的第一侧表面，所述连接构件包括电连接到所述IC和所述芯部构件的至少一个布线层以及至少一个绝缘层；以及天线封装件，包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一射频(RF)信号，所述多个馈电过孔分别具有电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述至少一个布线层的对应布线的另一端，所述介电层的厚度大于所述至少一个绝缘层的厚度。所述扇出型半导体封装件还可包括至少一个第二定向天线构件，所述至少一个第二定向天线构件设置在所述芯部构件的与所述芯部构件的所述第一侧表面相对的第二侧表面上，竖立地从电连接到所述至少一个布线层的位置沿朝向所述扇出型半导体封装件的方向延伸，并被构造为发送或接收第二RF信号。
根据本公开的一方面，一种天线模块可包括：集成电路(IC)；布线封装件，包括电连接到所述IC的至少一个布线层以及至少一个绝缘层；以及天线封装件，包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一射频(RF)信号，所述多个馈电过孔分别具有电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述至少一个布线层的对应布线的另一端，所述介电层的厚度大于所述至少一个绝缘层的厚度，其中，所述天线封装件还包括至少一个第二定向天线构件，所述至少一个第二定向天线构件竖立地从所述至少一个布线层的对应位置沿朝向所述天线封装件的方向延伸，并被构造为发送或接收第二RF信号。
根据本公开的一方面，一种天线模块可包括：连接构件，包括布线层和绝缘层；天线封装件，堆叠在所述连接构件的第一表面的上方，并包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一RF信号，所述多个馈电过孔分别具有电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述布线层的对应布线的另一端，所述介电层的厚度大于所述绝缘层的厚度；以及第二定向天线构件，被构造为发送或接收第二RF信号，电连接到所述布线层，并沿着所述天线封装件和所述连接构件的堆叠方向延伸。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示出根据本公开的示例性实施例的天线模块的扇出型半导体封装件的示例的示意图；
图2是示出根据本公开的示例性实施例的天线模块的扇出型半导体封装件的另一示例的示意图；
图3是示出根据本公开的示例性实施例的天线模块的天线封装件的示例的示意图；
图4是示出扇出型半导体封装件与天线封装件彼此结合的天线模块的示例的示意图；
图5是示出扇出型半导体封装件与天线封装件彼此结合的天线模块的另一示例的示意图；
图6是示出天线封装件与布线封装件彼此结合的天线模块的示例的示意图；
图7是示出天线封装件与布线封装件彼此结合的天线模块的另一示例的示意图；
图8是示出制造天线模块的第二定向天线构件的工艺的示例的第一操作的示意图；
图9A和图9B是示出制造第二定向天线构件的工艺的示例的第二操作的示意图；
图10A和图10B是示出制造第二定向天线构件的工艺的示例的第三操作的示意图；
图11是示出制造第二定向天线构件的工艺的示例的第四操作的示意图；
图12是示出制造第二定向天线构件的工艺的另一示例的示意图；
图13是示出第二定向天线构件的示例的示意性透视图；
图14A是示出制造天线封装件的工艺的示例的第一操作的示意图；
图14B是示出制造天线封装件的工艺的示例的第二操作的示意图；
图14C是示出制造天线封装件的工艺的示例的第三操作的示意图；
图14D是示出制造天线封装件的工艺的示例的第四操作的示意图；
图14E是示出制造天线封装件的工艺的示例的第五操作的示意图；
图15A是示出制造扇出型半导体封装件的工艺的示例的第一操作的示意图；
图15B是示出制造扇出型半导体封装件的工艺的示例的第二操作的示意图；
图15C是示出制造扇出型半导体封装件的工艺的示例的第三操作的示意图；
图15D是示出制造扇出型半导体封装件的工艺的示例的第四操作的示意图；
图15E是示出制造扇出型半导体封装件的工艺的示例的第五操作的示意图；
图15F是示出制造扇出型半导体封装件的工艺的示例的第六操作的示意图；
图15G是示出制造扇出型半导体封装件的工艺的示例的第七操作的示意图；
图16是示出根据本公开的示例性实施例的天线模块的示例的上表面的示意图；
图17是示出根据本公开的示例性实施例的天线模块的另一示例的上表面的示意图；
图18是示出电子装置系统的示例的示意性框图；
图19是示出电子装置的示例的示意性透视图；
图20A和图20B是示出扇入型半导体封装件在封装之前和封装之后的状态的示意性截面图；
图21是示出扇入型半导体封装件的封装工艺的示意性截面图；
图22是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图；
图23是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图；
图24是示出扇出型半导体封装件的示意性截面图；
图25是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是示出根据本公开的示例性实施例的天线模块的扇出型半导体封装件的示例的示意图。
参照图1，扇出型半导体封装件可包括：集成电路(IC)300a；包封剂305a，包封IC300a的至少部分；芯部构件355a，设置为使芯部构件355a的第一侧表面面对IC 300a；连接构件，包括绝缘层280a和电连接到IC 300a和芯部构件355a的至少一个布线层310a。
扇出型半导体封装件可结合到下面将描述的天线封装件。从包括在扇出型半导体封装件中的IC 300a产生的第一RF信号可通过至少一个布线层310a发送到天线封装件，并且可沿天线模块的上表面的方向发送，通过天线封装件接收的第一RF信号可通过至少一个布线层310a发送到IC 300a。
此外，扇出型半导体封装件还可包括至少一个第二定向天线构件370a，至少一个第二定向天线构件370a在芯部构件355a的与第一侧表面相对的第二侧表面上竖立地从电连接到至少一个布线层310a的位置沿朝向扇出型半导体封装件的方向(例如，向下的方向)延伸，并被构造为发送或接收第二RF信号。至少一个第二定向天线构件370a可通过至少一个布线层310a从IC 300a接收第二RF信号，并且可通过至少一个布线层310a向IC 300a发送第二RF信号。
也就是说，天线模块可通过天线封装件向天线模块的上表面发送第一RF信号和从天线模块的上表面接收第一RF信号，并通过至少一个第二定向天线构件370a向天线模块的侧表面发送第二RF信号和从天线模块的侧表面接收第二RF信号。由于至少一个第二定向天线构件370a可在竖立的状态下发送和接收第二RF信号，因此与折叠的第二定向天线构件370a相比，其可改善侧表面方向上的方向性。因此，天线模块可改善RF信号在第二方向(例如，侧向方向)上的发送和接收性能，并且可全方向地扩展RF信号的发送和接收方向。
扇出型半导体封装件还可包括芯部镀覆构件365a，芯部镀覆构件365a设置在芯部构件355a的第一侧表面上。因此，至少一个第二定向天线构件370a可确保对IC 300a的隔离(isolation)，并且可具有有利于确保辐射图案的边界条件(例如，制造公差小、电长度短、表面光滑、边缘空间大、介电常数的调节等)。
扇出型半导体封装件还可包括设置在IC 300a的上表面和/或下表面上的连接焊盘330a。设置在IC 300a的上表面上的连接焊盘330a可电连接到至少一个布线层310a，设置在IC 300a的下表面上的连接焊盘330a可通过下端布线层320a电连接到芯部构件355a或芯部镀覆构件365a。这里，芯部镀覆构件365a可为IC 300a提供接地区域。
芯部构件355a可包括：芯部介电层356a，与连接构件接触；芯部布线层359a，设置在芯部介电层356a的上表面和/或下表面上；至少一个芯部过孔360a，穿过芯部介电层356a、与芯部布线层359a彼此电连接并电连接到连接焊盘330a。至少一个芯部过孔360a可电连接到诸如焊料球、引脚和焊盘(land)的电连接结构340a。
因此，芯部构件355a可从其下表面接收基础信号或基础电力，并且可通过连接构件的至少一个布线层310a将基础信号和/或基础电力发送到IC 300a。
IC 300a可使用基础信号和/或基础电力产生毫米波(mmWave)频带的第一RF信号和第二RF信号。例如，IC 300a可以接收低频的基础信号并且可执行基础信号的频率转换、放大、滤波相位控制和发电，并且考虑到高频特性可利用化合物半导体(例如，GaAs)或硅半导体形成。这里，第一RF信号和第二RF信号的频率可与第一频率(例如，28GHz)相同，并且可根据设计而彼此不同，为第一频率或第二频率(例如，28GHz，36GHz)。
同时，扇出型半导体封装件还可包括无源组件350a，无源组件350a电连接到至少一个布线层310a的对应布线。无源组件350a可设置在通过芯部构件355a提供的容纳空间306a中，并且可为IC 300a和/或至少一个第二定向天线构件370a提供阻抗。例如，无源组件350a可包括多层陶瓷电容器(MLCC)、电感器和片式电阻器中的至少部分。
同时，扇出型半导体封装件可通过电连接结构290a和钝化层285a结合到天线封装件，但是电连接结构290a和钝化层285a可根据设计而省略。
图2是示出根据本公开的示例性实施例的天线模块的扇出型半导体封装件的另一示例的示意图。
参照图2，扇出型半导体封装件可包括：IC 301b；包封剂305b，包封IC301b的至少部分；芯部构件355b，设置为使其第一侧表面面对IC 301b；至少一个布线层310b，电连接到IC 301b和芯部构件355b；连接构件，包括绝缘层280b。
扇出型半导体封装件还可包括设置在芯部构件355b和IC 301b之间并且通过至少一个布线层310b的对应布线向IC 301b供电的PMIC(电力管理IC)302b。IC 301b可使用由PMIC 302b提供的电力来产生毫米波(mmWave)频带的第一RF信号和第二RF信号。
扇出型半导体封装件还可包括无源组件350b，无源组件350b的至少部分被包封剂305b包封。也就是说，IC 301b、PMIC 302b和无源组件350b可通过包封剂305b彼此一起包封。包封剂305b可保护IC 301b、PMIC 302b和无源组件350b免受外部电/物理/化学冲击，并且可利用可光成像包封剂(PIE)、ABF(Ajinomoto build-up film)、环氧树脂模塑料(EMC)等形成，但不限于此。
芯部构件355b可包括：芯部介电层356b，与连接构件接触；第一芯部布线层357b，与连接构件接触并且嵌入芯部介电层356b中；第二芯部布线层358b，与芯部介电层356b中的第一芯部布线层357b相对；至少一个芯部过孔360b，穿过芯部介电层356b，将第一芯部布线层357b和第二芯部布线层358b彼此电连接，并电连接到连接焊盘330b。至少一个芯部过孔360b可电连接至诸如焊球的电连接结构340b。
这里，设置在芯部构件355b的第二侧表面上的至少一个第二定向天线构件370b可具有其中至少一个芯部过孔360b的一部分和芯部镀覆构件365b的一部分彼此结合的形式。也就是说，至少一个第二定向天线构件370b可在形成至少一个芯部过孔360b和/或芯部镀覆构件365b的工艺中形成。
因此，如果至少一个第二定向天线构件370b中的左侧部分的形状与至少一个芯部过孔360b的形状相同，则至少一个第二定向天线构件的左侧表面可以是不平坦的。另外，如果至少一个第二定向天线构件370b中的右侧部分的形状与芯部镀覆构件365b的形状相同，则至少一个第二定向天线构件的右侧表面可以是平坦的。
同时，扇出型半导体封装件可通过电连接结构290b和钝化层285b结合到天线封装件，但是电连接结构290b和钝化层285b可根据设计而省略。
图3是示出根据本公开的示例性实施例的天线模块的天线封装件的示例的示意图。
参照图3，天线封装件100a可包括：多个第一定向天线构件115a、115b、115c和115d，被构造为发送或接收第一射频(RF)信号；多个馈电过孔120a、120b、120c和120d，其中，多个馈电过孔120a、120b、120c和120d中的每个的一端电连接到多个第一定向天线构件115a、115b、115c和115d中的每个，多个馈电过孔120a、120b、120c和120d中的每个的另一端电连接到至少一个布线层210a的对应布线；介电层140a和145a，其厚度大于至少一个绝缘层220a的厚度。
由于馈电过孔120a、120b、120c和120d的长度和介电层140a和145a的厚度，可自由地设计多个第一定向天线构件115a、115b、115c和115d的RF信号的发送和接收操作的边界条件，并且可去掉不必要的边界条件(例如，中介层间隔、中介层插入物(interlayerimplant)等)。因此，由于馈电过孔120a、120b、120c和120d和介电层140a和145a可提供有利于多个第一定向天线构件115a、115b、115c和115d的RF信号的发送和接收的边界条件(例如，制造公差小、电长度短、表面光滑、边缘空间大、介电常数的调节等)，因此，可改善多个第一定向天线构件115a、115b、115c和115d的天线性能。
介电层140a和145a可利用诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料与无机填料一起浸渍在热固性树脂或热塑性树脂中的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)形成，并且可根据设计利用可光成像电介质(PID)树脂形成。例如，介电层140a和145a可根据所需材料特性利用通用覆铜层叠板(CCL)或者玻璃或陶瓷基绝缘材料形成。
天线封装件100a可直接或通过布线封装件200a结合到扇出型半导体封装件，天线封装件100a可从包括在扇出型半导体封装件中的IC接收第一RF信号和第二RF信号，并将接收到的第一RF信号和第二RF信号发送到扇出型半导体封装件。
天线封装件100a还可包括至少一个第二定向天线构件170a，至少一个第二定向天线构件170a在至少一个布线层210a的对应位置处竖立地在朝向天线封装件100a的方向上延伸，并被配置为发送或接收第二RF信号。
也就是说，包括在天线模块中的至少一个第二定向天线构件可被包括在扇出型半导体封装件和/或天线封装件100a中，并且可将第二RF信号发送到天线模块的侧表面和从天线模块的侧表面接收第二RF信号。
天线封装件100a还可包括多个镀覆构件160a，多个镀覆构件160a被设置成围绕多个馈电过孔120a、120b、120c和120d和/或多个第一定向天线构件115a、115b、115c和115d的侧表面。因此，多个第一定向天线构件115a、115b、115c和115d可具有有利于确保辐射图案的边界条件(例如，制造公差小、电长度短、表面光滑、边缘空间大、介电常数的调节等)，并且可改善它们之间的隔离。
作为接地图案的多个镀覆构件160a可设置为在多个第一定向天线构件115a、115b、115c和115d中的每个的下端处与绝缘层220a接触。因此，可改善IC上的多个第一定向天线构件115a、115b、115c和115d的隔离。
当形成多个镀覆构件160a时，天线封装件100a可具有分别对应于多个第一定向天线构件115a、115b、115c和115d的腔130a、130b、130c和130d。腔130a、130b、130c和130d可利用与介电层140a和145a相同的材料形成，但是还可根据设计利用具有与介电层140a和145a的介电常数不同的介电常数Dk(例如，耗散因子Df)的材料形成。
天线封装件100a还可包括多个第一定向导向构件110a、110b、110c和110d，多个第一定向导向构件110a、110b、110c和110d设置在多个第一定向天线构件115a、115b、115c和115d上，并且被构造为与多个第一定向天线构件115a、115b、115c和115d一起发送或接收第一RF信号。多个第一定向导向构件110a、110b、110c和110d所形成的层数可根据天线模块的增益和高度的设计条件来确定。因此，层数不限于一个。
天线封装件100a还可包括设置在多个第一定向天线构件115a、115b、115c和115d上的第一包封构件150a。第一包封构件150a可在其以液态部分地向下渗透的状态下从液态变为固态。因此，可改善天线封装件100a的结构稳定性。另外，第一包封构件150a可在形成第一包封构件150a的工艺中与多个第一定向导向构件110a、110b、110c和110d一起形成。
天线封装件100a还可包括与至少一个第二定向天线构件170a的侧表面接触的第二包封构件。第二包封构件可利用与第一包封构件150a的材料相同的材料形成，并且可在形成第一包封构件150a的工艺中与第一包封构件150a一起形成。
同时，布线封装件200a可包括至少一个布线层210a、绝缘层220a、过孔230a、连接焊盘240a、钝化层250a和285a以及电连接结构290a，可实现为上述扇出型半导体封装件的一部分，并且可具有与铜重新分布层(RDL)类似的结构。
图4是示出扇出型半导体封装件与天线封装件彼此结合的天线模块的示例的示意图。
参照图4，天线模块可具有扇出型半导体封装件与天线封装件彼此结合的非均匀(heterogeneous)结构。也就是说，天线模块可通过利用天线封装件的易于改善天线性能的特性和扇出型半导体封装件的易于设置电路图案或集成电路(IC)的特性两个特性而被小型化，同时改善天线性能(例如，发送和接收速率、增益、方向性等)。
参照图4，天线模块可包括：至少一个第二定向天线构件370a，包括在扇出型半导体封装件中；第二定向天线构件170a，包括在天线封装件100a中。
第二定向天线构件170a和370a中的每个可竖立地向下或向上延伸。与折叠的第二定向天线构件相比，竖立的第二定向天线构件170a和370a可改善侧向方向上的方向性。
同时，可彼此独立地制造并结合扇出型半导体封装件和天线封装件，但是也可根据设计一起制造扇出型半导体封装件和天线封装件。也就是说，可省去多个封装件之间的结合工艺。
图5是示出扇出型半导体封装件与天线封装件彼此结合的天线模块的另一示例的示意图。
参照图5，天线模块可包括从电连接到至少一个布线层210a的位置向两个方向延伸的第二定向天线构件370c。
在图4中示出的第二定向天线构件170a和370a中的每个呈单级形式的情况下，图5中示出的第二定向天线构件370c可呈偶极形式。
同时，第二定向天线构件370c可通过填充金属材料(例如，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料)穿过扇出型半导体封装件的下端而形成。
图6是示出天线封装件与布线封装件彼此结合的天线模块的示例的示意图。
参照图6，天线模块可包括IC 301b、布线封装件200b和天线封装件100b。布线封装件200b可包括：电连接到IC 301b的至少一个布线层210b、至少一个绝缘层220b、过孔230b、连接焊盘240b、钝化层250b和电连接结构260b。天线封装件100b可包括：多个第一定向天线构件115b，被构造为发送或接收第一RF信号；多个馈电过孔120b，多个馈电过孔120b中的每个的一端电连接到多个第一定向天线构件115b中的每个，多个馈电过孔120b中的每个的另一端电连接到至少一个布线层210b中的对应布线；介电层140b和145b，其厚度大于至少一个绝缘层220b的厚度。
天线封装件100b还可包括至少一个第二定向天线构件170b，至少一个第二定向天线构件170b在至少一个布线层210b的对应位置处竖立地沿朝向天线封装件100b的方向延伸，并被构造为发送或接收第二RF信号。
也就是说，天线模块可通过天线封装件向其上表面发送第一RF信号或从其上表面接收第一RF信号，以及通过至少一个第二定向天线构件170b向其侧表面发送第二RF信号和从其侧表面接收第二RF信号。由于至少一个第二定向天线构件170b可以以竖立的状态发送和接收第二RF信号，因此，与折叠的第二定向天线构件170b相比，其可改善侧向方向上的方向性。因此，天线模块可改善RF信号在第二方向上的发送和接收性能，并且可全向地扩展RF信号的发送和接收方向。
因此，至少一个第二定向天线构件170b可具有另外设置至少一个第二定向导向构件的结构。也就是说，在至少一个第二定向天线构件170b竖立的情况下，由于还可确保至少一个第二定向导向构件的布局空间，因此可进一步改善在天线模块的侧向方向上的天线性能(例如，发送和接收速率、增益、方向性等)。
天线封装件100b还可包括：多个第一定向导向构件110b，设置在多个第一定向天线构件115b上；第一包封构件150b；多个镀覆构件160b，围绕多个第一定向天线构件115b的侧表面中的每个。
另外，多个镀覆构件160b可阻隔在至少一个第二定向天线构件170b与多个第一定向天线构件115b之间，并且可设置为延伸至多个第一定向天线构件115b中的每个的下端，作为接地图案。因此，可改善在天线模块的上表面方向上的天线性能(例如，发送和接收速率、增益、方向性等)。
同时，IC 301b、PMIC 302b、多个无源组件351b、352b和353b以及芯部构件可设置在布线封装件200b下方。
图7是示出天线封装件与布线封装件彼此结合的天线模块的另一示例的示意图。
参照图7，至少一个第二定向天线构件170c可从电连接到至少一个布线层210a的位置向两个方向延伸。
例如，至少一个第二定向天线构件170c可通过填充金属材料(例如，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料)穿过布线封装件200b的下端而形成。
图8是示出制造天线模块的第二定向天线构件的工艺的示例的第一操作的示意图。
参照图8，在第一操作中的第二定向天线构件170d可具有多个馈电过孔171d与过孔镀覆主体172d和173d在介电层140d中彼此结合的形式。
图9A是示出制造第二定向天线构件的工艺的示例的第二操作的示意性平面图，图9B是示出制造第二定向天线构件的工艺的示例的第二操作的示意性截面图。
参照图9A和图9B，在第二操作中的第二定向天线构件170e可具有多个馈电过孔的切割主体171e和单个过孔镀覆主体172e在介电层140e中彼此结合的形式。
图10A是示出制造第二定向天线构件的工艺的示例的第三操作的示意性平面图，图10B是示出制造第二定向天线构件的工艺的示例的第三操作的示意性截面图。
参照图10A和图10B，在第三操作中的第二定向天线构件170f可具有多个馈电过孔的切割主体171f和多个过孔镀覆主体172f和174f在介电层140f中彼此结合的形式。
图11是示出制造第二定向天线构件的工艺的示例的第四操作的示意图。
参照图11，在第四操作中的第二定向天线构件170g可具有多个馈电过孔的切割主体171g和多个过孔镀覆主体172g和174g在介电层140g中彼此结合的形式，并且可与第二包封构件150g接触。
图12是示出制造第二定向天线构件的工艺的另一示例的示意图。
参照图12，第二定向天线构件370d、370e、370f和370g可以以多个过孔和多个层交替堆叠的方式与包封构件305d、305e、305f和305g一起形成。
图13是示出第二定向天线构件的示例的示意性透视图。
参照图13，第二定向天线构件可包括多个层361h、361i、361j和361k以及多个过孔370k、370i和370j。
图14A至图14E是示出制造天线封装件的工艺的示例的第一操作至第五操作的示意图。
参照图14A，其中设置有馈电过孔120h和第一镀覆构件160h的第一介电层140h和其中设置有第一定向天线构件115h的第二介电层145h可被压制到膜180h。馈电过孔120h可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。
参照图14B，可蚀刻第一介电层140h和第二介电层145h的部分，可在第二介电层145h上设置第二镀覆构件161h，并且可通过镀覆法在第一介电层140h和第二介电层145h的蚀刻表面上形成第二定向天线构件170h。
参照图14C，包封构件150h可形成在第二介电层145h的上端和第二定向天线构件170h的侧表面上。然后可去除膜180h。
参照图14D，过孔230h可连接到馈电过孔120h的下端和第二定向天线构件170h的下端，至少一个布线层210h可连接到过孔230h，绝缘层220h可覆盖过孔230h和至少一个布线层210h。
参照图14E，钝化层250h可具有连接焊盘的布局空间240h，并且可设置在至少一个布线层210h的下端处。
图15A至图15G是示出制造扇出型半导体封装件的工艺的示例的第一操作至第七操作的示意图。
参照图15A，具有插入其中的芯部过孔360h和无源组件350h的容纳空间的芯部构件355h可以被压制到膜380h。芯部过孔360h可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。
参照图15B，芯部介电层356h可设置在芯部构件355h的相对的表面中的每个上，并且芯部布线层359h可连接到芯部过孔360h的相对的端中的每个。
参照图15C，可蚀刻芯部构件355h和芯部介电层356h的部分，并且可通过镀覆法在芯部构件355h和芯部介电层356h的蚀刻表面上形成芯部镀覆构件365h和第二定向天线构件370h。
参照图15D，IC 300h可布置在芯部构件355h和芯部介电层356h的被蚀刻的部分中，并且包封剂305h可以包封IC 300h的至少部分。第四操作中的扇出型半导体封装件可以在执行第五操作的过程中旋转。
参照图15E，绝缘层280h可设置在IC 300h和芯部构件355h上。
参照图15F，至少一个布线层310h可设置在芯部构件355h上，以将第二定向天线构件370h和/或芯部过孔360h电连接到IC 300h，并且至少一个布线层310h可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。
参照图15G，钝化层285h可具有连接焊盘或电连接结构的布局空间，并且可设置在至少一个布线层310h上。
图16是示出根据本公开的示例性实施例的天线模块的示例的上表面的示意图。
参照图16，多个第一定向导向构件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o和110p中的每个可具有贴片天线的形式，并且可以被多个镀覆构件160a、160b、160c、160d、160e、160f、160g、160h、160i、160j、160k、160l、160m、160n、160o和160p中的相应镀覆构件围绕。如果天线模块不包括多个第一定向导向构件，则多个第一定向导向构件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o和110p可用多个第一定向天线构件替换。
图17是示出根据本公开的示例性实施例的天线模块的另一示例的上表面的示意图。
参照图17，多个第一定向导向构件110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8和110-9中的每个可被对应的镀覆构件160-1、160-2、160-3、160-4、160-5、160-6、160-7、160-8和160-9和多个屏蔽过孔190-1、190-2、190-3、190-4、190-5、190-6、190-7、190-8和190-9中的至少一者围绕。如果天线模块不包括多个第一定向导向构件，则多个第一定向导向构件110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8和110-9可用多个第一定向天线构件替换。
同时，图16和图17中示出的多个第一定向天线构件的数量、布局和形状不被具体地限制。例如，图16中示出的多个第一定向导向天线构件的形状可以为圆形形状，图17中示出的多个第一定向天线构件的数量可以是四个。
在下文中，为了利于理解在此公开的扇出型半导体封装件，将参照图18至图25对其进行详细描述。
图18是示出电子装置系统的示例的示意性框图。
参照图18，电子装置1000可在其中容纳主板1010。主板1010可包括物理连接或电连接到主板1010的芯片相关组件(或芯片集)1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括用于支持使用诸如下述协议的通信的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波互联接入(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行分组接入+(HSDPA+)、高速上行分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通讯系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳通信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其他无线和有线协议。然而，网络相关组件1030不限于此，而是还可包括各种其他无线或有线标准或协议。此外，网络相关组件1030可与上面描述的芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的无源组件等。此外，其他组件1040可与上面描述的芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可以物理连接或电连接到主板1010或可以不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机模块1050、天线1060、显示装置1070、电池1080、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字多功能磁盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等包括用于各种用途的其他组件。
电子装置1000可以为智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图19是示出电子装置的示例的示意性透视图。
参照图19，电子装置可以是例如智能电话1100。在智能电话1100中，射频集成电路(RFIC)可以以半导体封装件形式使用，并且天线可以以基板或模块形式使用。RFIC和天线可在智能电话1100中彼此电连接，并且因此在各个方向上的天线信号的辐射R是可能的。包括RFIC的半导体封装件和包括天线的基板或模块可以以各种形式用于诸如智能电话等的电子装置中。
通常，多个精细电路集成在半导体芯片中。然而，半导体芯片本身可能不能用作成品半导体产品，并且可能会由于外部物理冲击或化学冲击而损坏。因此，半导体芯片本身不能使用，而是可被封装并且在封装状态下用在电子装置等中。
这里，就电连接性而言，由于电子装置的主板与半导体芯片之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距非常精细，而电子装置中使用的主板的组件安装焊盘的尺寸以及主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片与主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可基于其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
图20A和图20B是示出扇入型半导体封装件在封装之前和封装之后的状态的示意性截面图。
图21是示出了扇入型半导体封装件的封装工艺的示意性截面图。
参照图20A、图20B和图21，半导体芯片2220可以是例如处于裸露状态的集成电路(IC)，其包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上，并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，可根据半导体芯片2220的尺寸在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接焊盘2222敞开的通路孔(via hole)2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的全部连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装形式，可具有优异的电特性且可以以低成本生产。因此，安装在智能电话中的许多元件已按照扇入型半导体封装件形式制造。详细地，安装在智能电话中的许多元件已被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，由于在扇入型半导体封装件中全部的I/O端子需要设置在半导体芯片内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或具有紧凑尺寸的半导体芯片。此外，由于上述缺点，导致扇入型半导体封装件可能不能直接安装和用在电子装置的主板上。原因在于：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺而增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能也不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图22是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图。
图23是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图。
参照图22和图23，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301被重新分布，扇入型半导体封装件2200可在其安装在中介基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，半导体芯片2220的外侧可用成型材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌在单独的中介基板2302中，半导体芯片2220的连接焊盘2222(即，I/O端子)可在扇入型半导体封装件2200嵌在中介基板2302中的状态下通过中介基板2302被重新分布，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可通过封装工艺安装在单独的中介基板上然后安装在电子装置的主板上，或者可在其嵌在中介基板中的状态下安装在电子装置的主板上并使用。
图24是示出扇出型半导体封装件的示意性截面图。
参照图24，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可由包封剂2130保护，且半导体芯片2120的连接焊盘2122可通过连接构件2140被重新分布到半导体芯片2120的外部。在这种情况下，连接构件2140上还可形成钝化层2150，并且钝化层2150的开口中还可形成凸块下金属层2160。凸块下金属层2160上还可形成焊球2170。半导体芯片2120可以为包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括绝缘层2141、形成在绝缘层2141上的重新分布层2142以及将连接焊盘2122和重新分布层2142彼此电连接的过孔2143。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件被重新分布并设置到半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的全部I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，需要减小球的尺寸和间距，从而标准化的球布局可能不能用于扇入型半导体封装件。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件被重新分布并设置到半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，也可在扇出型半导体封装件中按照原样使用标准化的球布局，从而扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上(如下所述)。
图25是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图25，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并能够使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件的厚度可实现为小于使用中介基板的扇入型半导体封装件的厚度。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得扇出型半导体封装件可特别适用于移动产品。因此，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的通常的叠层封装(POP)类型的形式更紧凑的形式，并且可解决由于发生翘曲现象而导致的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击影响的封装技术，是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的尺寸、用途等不同的尺寸、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
如上所述，根据本公开的示例性实施例，天线模块可通过使用提供能够容易确保天线性能的环境的天线封装件改善射频(RF)信号在第一方向上的发送和接收性能，容易地小型化，并且改善RF信号在第二方向上的发送和接收性能。
虽然以上示出并且描述了示例性实施例，但对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (20)

1.一种天线模块，包括：
扇出型半导体封装件，包括集成电路、包封剂、芯部构件和连接构件，所述包封剂包封所述集成电路的至少部分，所述芯部构件具有面对所述集成电路或所述包封剂的第一侧表面，所述连接构件包括电连接到所述集成电路和所述芯部构件的至少一个布线层以及至少一个绝缘层；以及
天线封装件，包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一射频信号，所述多个馈电过孔分别具有电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述至少一个布线层的对应布线的另一端，所述介电层的厚度大于所述至少一个绝缘层的厚度，
其中，所述扇出型半导体封装件还包括至少一个第二定向天线构件，所述至少一个第二定向天线构件设置在所述芯部构件的与所述芯部构件的所述第一侧表面相对的第二侧表面上，竖立地从电连接到所述至少一个布线层的位置沿朝向所述扇出型半导体封装件的方向延伸，并被构造为发送或接收第二射频信号。
2.根据权利要求1所述的天线模块，其中，所述至少一个第二定向天线构件还从电连接到所述至少一个布线层的所述位置沿与朝向所述扇出型半导体封装件的方向相反的方向延伸。
3.根据权利要求1所述的天线模块，其中，所述扇出型半导体封装件还包括包封构件，
所述至少一个第二定向天线构件与所述包封构件接触，并设置在所述包封构件与所述芯部构件之间。
4.根据权利要求1所述的天线模块，其中，所述扇出型半导体封装件还包括：
芯部镀覆构件，设置在所述芯部构件的所述第一侧表面上；以及
连接焊盘，设置在所述集成电路的一个表面上，并将所述至少一个布线层电连接到所述集成电路。
5.根据权利要求4所述的天线模块，其中，所述芯部构件包括：芯部介电层，与所述连接构件接触；第一芯部布线层，与所述连接构件接触并嵌在所述芯部介电层中；第二芯部布线层，与所述芯部介电层中的所述第一芯部布线层相对；至少一个芯部过孔，穿过所述芯部介电层，使所述第一芯部布线层和所述第二芯部布线层彼此电连接，并电连接到所述连接焊盘，并且
所述至少一个芯部过孔的一部分与所述芯部镀覆构件的一部分彼此结合。
6.根据权利要求1所述的天线模块，其中，所述扇出型半导体封装件还包括电连接到所述至少一个布线层的所述对应布线的无源组件，并且
所述无源组件设置在所述芯部构件的容纳空间中。
7.根据权利要求1所述的天线模块，其中，所述扇出型半导体封装件还包括设置在所述芯部构件和所述集成电路之间并且通过所述至少一个布线层的所述对应布线向所述集成电路供电的电力管理集成电路，并且
所述集成电路产生所述第一射频信号和所述第二射频信号。
8.根据权利要求1所述的天线模块，其中，所述集成电路从所述芯部构件接收基础信号并将所述基础信号转换为毫米波频带的所述第一射频信号和所述第二射频信号。
9.根据权利要求1所述的天线模块，其中，所述天线封装件还包括：
接地图案，与所述连接构件接触；以及
多个镀覆构件，分别围绕所述多个馈电过孔的对应馈电过孔。
10.一种天线模块，包括：
集成电路；
布线封装件，包括电连接到所述集成电路的至少一个布线层以及至少一个绝缘层；以及
天线封装件，包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一射频信号，所述多个馈电过孔分别包括电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述至少一个布线层的对应布线的另一端，所述介电层的厚度大于所述至少一个绝缘层的厚度，
其中，所述天线封装件还包括至少一个第二定向天线构件，所述至少一个第二定向天线构件竖立地从所述至少一个布线层的对应位置沿朝向所述天线封装件的方向延伸，并被构造为发送或接收第二射频信号。
11.根据权利要求10所述的天线模块，其中，所述天线封装件还包括：
第一包封构件，设置在所述多个第一定向天线构件上；以及
第二包封构件，与所述至少一个第二定向天线构件接触。
12.根据权利要求11所述的天线模块，其中，所述天线封装件还包括多个第一定向导向构件，所述多个第一定向导向构件与所述第一包封构件接触并被构造为与所述多个第一定向天线构件一起发送或接收所述第一射频信号。
13.根据权利要求10所述的天线模块，其中，所述天线封装件还包括至少一个第二定向导向构件，所述至少一个第二定向导向构件竖立地从所述至少一个布线层的对应位置沿朝向所述天线封装件的方向延伸，并被构造为与所述至少一个第二定向天线构件一起发送或接收第二射频信号。
14.根据权利要求10所述的天线模块，其中，所述至少一个第二定向天线构件的一个侧表面是不平坦的，并且
所述至少一个第二定向天线构件的另一侧表面是平坦的。
15.根据权利要求10所述的天线模块，其中，所述天线封装件还包括：
接地图案，与所述布线封装件接触；以及
多个镀覆构件，分别围绕所述多个馈电过孔的对应馈电过孔，并设置为阻隔所述对应馈电过孔和所述至少一个第二定向天线构件。
16.根据权利要求10所述的天线模块，所述天线模块还包括芯部构件，所述芯部构件包括电连接到所述至少一个布线层的所述对应布线的至少一个芯部过孔，
所述集成电路通过所述至少一个芯部过孔接收基础信号并将所述基础信号转换为毫米波频带的所述第一射频信号和所述第二射频信号。
17.一种天线模块，包括：
连接构件，包括布线层和绝缘层；
天线封装件，堆叠在所述连接构件的第一表面的上方，并包括多个第一定向天线构件、多个馈电过孔和介电层，所述多个第一定向天线构件被构造为发送或接收第一射频信号，所述多个馈电过孔分别具有电连接到所述多个第一定向天线构件中的一个的一端和电连接到所述布线层的对应布线的另一端，所述介电层的厚度大于所述绝缘层的厚度；以及
第二定向天线构件，被构造为发送或接收第二射频信号，电连接到所述布线层，并沿着所述天线封装件和所述连接构件的堆叠方向延伸。
18.根据权利要求17所述的天线模块，所述天线模块包括半导体封装件，所述半导体封装件设置在所述连接构件的与所述连接构件的所述第一表面相对的第二表面上，所述半导体封装件包括：具有容纳空间的芯部构件、设置在所述芯部构件的所述容纳空间中的集成电路、包封所述集成电路的至少部分的包封剂以及与所述芯部构件接触的所述第二定向天线构件。
19.根据权利要求18所述的天线模块，其中，所述第二定向天线构件从所述半导体封装件向所述天线封装件延伸穿过所述连接构件。
20.根据权利要求17所述的天线模块，其中，所述第二定向天线构件从所述连接构件向所述天线封装件延伸。
CN201810671246.XA 2017-11-03 2018-06-26 天线模块 Active CN109755225B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170146112A KR102019354B1 (ko) 2017-11-03 2017-11-03 안테나 모듈
KR10-2017-0146112 2017-11-03

Publications (2)

Publication Number Publication Date
CN109755225A CN109755225A (zh) 2019-05-14
CN109755225B true CN109755225B (zh) 2023-08-11

Family

ID=66328825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810671246.XA Active CN109755225B (zh) 2017-11-03 2018-06-26 天线模块

Country Status (4)

Country Link
US (2) US10763225B2 (zh)
KR (1) KR102019354B1 (zh)
CN (1) CN109755225B (zh)
TW (1) TWI702755B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US10665537B2 (en) * 2018-03-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US11063007B2 (en) * 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019121191B4 (de) * 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US11532867B2 (en) * 2018-12-28 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous antenna in fan-out package
WO2020154667A1 (en) * 2019-01-24 2020-07-30 Wispry, Inc. Spherical coverage antenna systems, devices, and methods
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11735804B2 (en) * 2020-05-11 2023-08-22 Qualcomm Incorporated Multi-core broadband PCB antenna
JP7138675B2 (ja) * 2020-06-17 2022-09-16 Tdk株式会社 アンテナ装置
KR20220004449A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20220006784A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
US20230014567A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Package substrate employing integrated slot-shaped antenna(s), and related integrated circuit (ic) packages and fabrication methods
CN117812804A (zh) * 2022-09-26 2024-04-02 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法
WO2024081615A1 (en) * 2022-10-13 2024-04-18 Ticona Llc Antenna package

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142715A (zh) * 2005-03-15 2008-03-12 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
JP2009158743A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN102024684A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及形成集成无源器件的方法
CN102044532A (zh) * 2010-09-16 2011-05-04 日月光半导体制造股份有限公司 无线通信模块及其制造方法
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
CN104078451A (zh) * 2013-03-29 2014-10-01 英特尔公司 用于射频无源件和天线的方法、设备和材料
CN104347926A (zh) * 2013-07-31 2015-02-11 华为终端有限公司 一种印制天线和终端设备
CN104867912A (zh) * 2013-12-18 2015-08-26 英特尔公司 嵌入式毫米波相控阵列模块
CN106374226A (zh) * 2016-09-30 2017-02-01 深圳市信维通信股份有限公司 用于第五代无线通信的双频阵列天线
CN107068659A (zh) * 2017-04-19 2017-08-18 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构及方法
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057564B2 (en) 2004-08-31 2006-06-06 Freescale Semiconductor, Inc. Multilayer cavity slot antenna
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
JP2013105992A (ja) * 2011-11-16 2013-05-30 Casio Comput Co Ltd 半導体装置内蔵基板モジュール及びその製造方法
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9819098B2 (en) * 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9281297B2 (en) * 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
WO2016063758A1 (ja) 2014-10-20 2016-04-28 株式会社村田製作所 アンテナモジュール
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142715A (zh) * 2005-03-15 2008-03-12 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
JP2009158743A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN102024684A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及形成集成无源器件的方法
CN102044532A (zh) * 2010-09-16 2011-05-04 日月光半导体制造股份有限公司 无线通信模块及其制造方法
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
CN104078451A (zh) * 2013-03-29 2014-10-01 英特尔公司 用于射频无源件和天线的方法、设备和材料
CN104347926A (zh) * 2013-07-31 2015-02-11 华为终端有限公司 一种印制天线和终端设备
CN104867912A (zh) * 2013-12-18 2015-08-26 英特尔公司 嵌入式毫米波相控阵列模块
CN107230666A (zh) * 2016-03-25 2017-10-03 三星电机株式会社 扇出型半导体封装件
CN106374226A (zh) * 2016-09-30 2017-02-01 深圳市信维通信股份有限公司 用于第五代无线通信的双频阵列天线
CN107068659A (zh) * 2017-04-19 2017-08-18 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片集成天线封装结构及方法

Also Published As

Publication number Publication date
KR102019354B1 (ko) 2019-09-09
US10763225B2 (en) 2020-09-01
CN109755225A (zh) 2019-05-14
US20190139912A1 (en) 2019-05-09
US11217543B2 (en) 2022-01-04
US20200357757A1 (en) 2020-11-12
TWI702755B (zh) 2020-08-21
TW201919278A (zh) 2019-05-16
KR20190050576A (ko) 2019-05-13

Similar Documents

Publication Publication Date Title
CN109755225B (zh) 天线模块
TWI700860B (zh) 天線模組
CN109887903B (zh) 天线模块及其制造方法
KR102314698B1 (ko) 안테나 모듈 및 안테나 패키지
US11038279B2 (en) Antenna module
US11394103B2 (en) Antenna module and manufacturing method thereof
CN109390667B (zh) 天线模块
CN110265786B (zh) 天线模块
KR102017159B1 (ko) 안테나 모듈
CN109411434B (zh) 扇出型半导体封装件
KR102019951B1 (ko) 안테나 모듈
US20190057944A1 (en) Fan-out semiconductor package
KR102254877B1 (ko) 안테나 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190614

Address after: Gyeonggi Do Korea Suwon

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electro-Mechanics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant