CN109753440B - 存储器件及包括其的存储系统 - Google Patents

存储器件及包括其的存储系统 Download PDF

Info

Publication number
CN109753440B
CN109753440B CN201810722351.1A CN201810722351A CN109753440B CN 109753440 B CN109753440 B CN 109753440B CN 201810722351 A CN201810722351 A CN 201810722351A CN 109753440 B CN109753440 B CN 109753440B
Authority
CN
China
Prior art keywords
address
memory
controller
memory device
offset value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810722351.1A
Other languages
English (en)
Other versions
CN109753440A (zh
Inventor
洪道善
权正贤
郑承奎
申原圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109753440A publication Critical patent/CN109753440A/zh
Application granted granted Critical
Publication of CN109753440B publication Critical patent/CN109753440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种存储器件及包括其的存储系统。该存储器件包括：存储器区域；以及访问单元，其适用于：根据外部设备的控制来设置偏移值，响应于外部设备的针对存储器区域的第一地址的访问命令而基于偏移值来将第一地址改变为存储器区域的第二地址，以及执行针对第二地址的访问操作。

Description

存储器件及包括其的存储系统
相关申请的交叉引用
本申请要求于2017年11月8日向韩国知识产权局提交的申请号为10-2017-0147909的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及存储系统，更具体地涉及包括存储器件的存储系统。
背景技术
存储系统可以被配置为响应于来自于外部设备的写入请求而储存从外部设备提供的数据。另外，存储系统可以被配置为响应于来自于外部设备的读取请求来将所储存的数据提供给外部设备。作为能够处理数据的电子设备的外部设备可以包括计算机、数字照相机或移动电话。存储系统可以通过嵌入在外部设备中来运行，或者通过以可分离的形式制造且耦接到外部设备来运行。
发明内容
各种实施例涉及一种存储系统，其能够对存储器件的不同存储部件并行地同时执行管理操作，以确保数据可靠性。
在一个实施例中，一种存储器件可以包括：存储器区域；以及访问单元，其适用于：根据外部设备的控制来设置偏移值，响应于外部设备的针对存储器区域的第一地址的访问命令而基于偏移值来将第一地址改变为存储器区域的第二地址，以及执行针对第二地址的访问操作。
在一个实施例中，一种存储系统可以包括：第一存储器件，其包括与第一地址相对应的第一存储部件和与第二地址相对应的第二存储部件；以及控制器，其适用于基于第一地址与第二地址来设置第一存储器件中的第一偏移值，并且将针对第一地址的访问命令传输至第一存储器件，以访问第二存储部件。
在一个实施例中，一种存储系统可以包括：第一存储器件和第二存储器件；以及控制器，其适用于同时访问不同的第一存储器件的第一目标地址与第二存储器件的第二目标地址，从而对第一目标地址与第二目标地址执行管理操作。
根据实施例，存储系统可以对存储器件的不同存储部件并行地同时执行管理操作，以确保数据可靠性。
附图说明
图1是示出根据一个实施例的示例性存储系统的代表的框图。
图2是详细示出根据该实施例的示例性存储器件的代表的框图。
图3a和图3b是有助于说明根据实施例的将偏移值储存在偏移值寄存器中的方法的示例性示图的代表。
图4是有助于说明根据一个实施例的用于操作存储系统的方法的示例性流程图的代表。
图5是有助于说明根据一个实施例的用于操作存储系统的方法的示例性流程图的代表。
图6是示出根据一个实施例的示例性存储系统的代表的框图。
图7是示出根据一个实施例的包括主存储器区域和替换存储器区域的示例性储存介质的代表的示图。
图8是有助于说明写入干扰的影响被施加在相邻存储部件上的情形的示例性示图的代表。
图9a至图9c是有助于说明根据一个实施例的控制器执行管理操作的方法的示例性示图的代表。
图10是有助于说明根据一个实施例的用于操作存储系统的方法的示例性流程图的代表。
图11是示出根据一个实施例的包括存储系统的示例性数据处理系统的代表的示图。
图12是示出根据一个实施例的包括存储系统的示例性数据处理系统的代表的示图。
图13是示出根据一个实施例的包括存储系统的示例性数据处理系统的代表的示图。
图14是示出根据一个实施例的包括存储系统的示例性网络系统的代表的示图。
具体实施方式
在下文中，下面将参考附图通过实施例的各种示例来描述存储器件以及包括存储器件的存储系统。
图1是示出根据一个实施例的示例性存储系统100的代表的框图。
参考图1，存储系统100可以包括控制器110和存储器件D0。
控制器110可以是控制存储系统100的常规操作的外部设备。控制器110可以根据主机设备的控制来将数据储存在存储器件D0中，并且可以从存储器件D0读取数据，然后将所读取的数据传输至主机设备(未示出)。
此外，控制器110可以执行各种内部操作。控制器110的内部操作可以包括偏移值设置操作。可以对存储器件D0执行偏移值设置操作，以设置存储器件D0中要用于调整和/或改变地址的偏移值OV。可以通过将偏移值OV储存在存储器件D0的偏移值寄存器OVR中来执行偏移值设置操作。
控制器110可以以各种方案来控制存储器件D0，使得存储器件D0将偏移值OV储存在偏移值寄存器OVR中。例如，控制器110可以将偏移值设置命令发送至存储器件D0，以指示存储器件D0将偏移值OV储存在偏移值寄存器OVR中。在另一个实施例中，当通过激活耦接到存储器件D0的单独偏移值设置线来将与偏移值OV相关联的写入命令或用于偏移值OV的写入命令传输至存储器件D0时，控制器110可以通知存储器件D0如下内容：对应的写入命令用于偏移值设置操作。在这种情况下，存储器件D0可以响应于对应的写入命令来将偏移值OV储存在偏移值寄存器OVR中。将参考图3a和图3b来详细描述控制器110设置偏移值寄存器OVR中的偏移值OV的方法。
另外，控制器110的内部操作可以包括操作模式设置操作。操作模式设置操作可以被执行以确定存储器件D0将在正常模式下运行还是在地址调整模式下运行。可以设置存储器件D0中的操作模式。
具体地，控制器110可以将存储器件D0的操作模式选择为地址调整模式和正常模式中的一个模式，并且可以设置存储器件D0中的选中的操作模式。控制器110可以以各种方案来控制存储器件D0，使得存储器件D0在选中的操作模式下运行。作为一个简单的示例，控制器110可以通过操作模式设置命令来设置存储器件D0中的操作模式。作为另一示例，控制器110可以在通过访问命令ACCMD来指示存储器件D0执行访问操作时设置操作模式。稍后将对与地址调整模式和正常模式相关联的操作进行详细描述。
此外，控制器110的内部操作可以包括管理操作。可以执行管理操作以读取因各种原因而损坏或可能损坏的数据，校正错误并且再次写入错误已被校正的数据。例如，数据损坏的原因可以包括写入干扰影响。
控制器110可以将访问命令ACCMD传输至存储器件D0。访问命令ACCMD可以指示存储器件D0处理主机设备的访问请求。控制器110可以通过访问命令ACCMD指示存储器件D0执行针对第一地址AD1的访问操作(例如，读取操作、写入操作等)。
根据一个实施例，控制器110可以通过访问命令ACCMD来执行控制器110的内部操作。例如，控制器110可以执行上述的偏移值设置操作、操作模式设置操作以及管理操作。
存储器件D0可以根据控制器110的控制来执行写入操作以储存从控制器110传输来的数据，并且可以执行读取操作以读取所储存的数据，然后将所读取的数据传输至控制器110。正如稍后将描述的，存储器件D0可以响应于从控制器110传输来的访问命令ACCMD而执行访问操作。
存储器件D0可以包括访问单元ACU。访问单元ACU可以包括根据控制器110的控制来储存偏移值OV的偏移值寄存器OVR。
首先，访问单元ACU可以根据控制器110的控制来将偏移值OV储存在偏移值寄存器OVR中，并且可以基于偏移值OV来在地址调整模式下执行地址调整操作。具体地，当在地址调整模式下从控制器110接收针对第一地址AD1的访问命令ACCMD时，访问单元ACU可以通过基于储存在偏移值寄存器OVR中的偏移值OV而将第一地址AD1改变为第二地址AD2来执行地址调整操作。然后，访问单元ACU可以执行针对第二地址AD2的存储部件AD2_R或与第二地址AD2相关联的存储部件AD2_R的访问操作。
当在正常模式下从控制器110接收针对第一地址AD1的访问命令ACCMD时，访问单元ACU可以照常对第一地址AD1的存储部件(在图1中未示出)执行访问操作。换言之，访问单元ACU在正常模式下不执行地址调整操作。稍后将参考图2来详细描述根据操作模式而定的访问单元ACU的操作。
由于作为根据控制器110的控制来设置存储器件D0的操作模式的结果，访问单元ACU可以在正常模式或地址调整模式下运行。虽然未示出，但是访问单元ACU可以包括储存操作模式的模式寄存器。访问单元ACU可以根据控制器110的控制来将操作模式储存在模式寄存器中，并且可以在模式寄存器中储存的操作模式下运行。
根据一个实施例，控制器110可以使用除了设置访问单元ACU中的操作模式的方法之外的方法来控制访问单元ACU选择性地执行地址调整操作。例如，通过仅设置访问单元ACU中的偏移值OV，然后相继传输访问命令ACCMD，控制器110可以控制访问单元ACU执行地址调整操作并且随后执行访问操作(正如在上述的地址调整模式下那样)。为此，当在设置偏移值OV之后相继接收到访问命令ACCMD时，访问单元ACU可以响应于访问命令ACCMD而执行地址调整操作并且随后执行访问操作。
另外，通过在不执行偏移值设置操作的情况下将访问命令ACCMD传输至访问单元ACU，控制器110可以控制访问单元ACU执行访问操作而非地址调整操作(正如在上述正常模式下那样)。为此，访问单元ACU可以响应于在不设置偏移值OV的情况下接收到的访问命令ACCMD而在没有地址调整操作的情况下来执行访问操作。
根据一个实施例，访问单元ACU可以在不设置单独的操作模式的情况下，响应于访问命令ACCMD而总是执行地址调整操作并且随后执行访问操作。当访问单元ACU以这种方式配置时，如果地址调整操作不必被实际执行(即，如果需要针对第一地址AD1的访问操作)，则控制器110可以将偏移值OV设置成“0”。换言之，当偏移值OV被设置成“0”时，访问单元ACU可以产生与第一地址AD1相同的第二地址AD2，并且相应地，可以执行针对第一地址AD1的访问操作。
存储器件D0可以是非易失性存储器件。例如，存储器件D0可以是PCRAM(相变随机存取存储器)。然而，要注意的是本实施例不限于此。根据一个实施例，存储器件D0可以包括快闪存储器件(诸如NAND闪存或NOR闪存)、FeRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)或ReRAM(电阻式随机存取存储器)。
存储器件D0可以是易失性存储器件。例如，存储器件D0可以是SRAM(静态随机存取存储器)或DRAM(动态随机存取存储器)。
图2是详细示出根据一个实施例的存储器件D0的示例代表的框图。
参考图2，存储器件D0可以包括存储器区域RG和访问单元ACU。
存储器区域RG可以包括多个存储部件U0至Un。存储部件可以是由访问单元ACU同时写入或读取的存储部件。每个存储部件可以包括多个存储单元。当存储器区域RG包括多个存储区段(例如，存储块或存储体)时，每个存储部件可以包括存在于多个存储区段中的相对相同的位置处的存储单元。
存储部件U0至Un中的每个存储部件可以与唯一的地址相对应。存储部件可以在其地址由访问单元ACU选中时被访问。
访问单元ACU不仅可以包括上面参考图1描述的偏移值寄存器OVR，也可以包括地址调整器ADJ。地址调整器ADJ可以在地址调整模式下基于从偏移值寄存器OVR输出的偏移值OV来将第一地址AD1改变为第二地址AD2。例如，地址调整器ADJ可以通过将偏移值OV加到第一地址AD1上来产生第二地址AD2。
将在下文中描述访问单元ACU的操作。
访问单元ACU可以从控制器110接收针对第一地址AD1的访问命令ACCMD。如果地址调整操作应该被执行(例如，当访问单元ACU处于地址调整模式下或控制器110控制访问单元ACU执行地址调整操作时)，则地址调整器ADJ可以响应于由访问单元ACU接收的访问命令ACCMD而基于储存在偏移值寄存器OVR中的偏移值OV来将第一地址AD1改变为第二地址AD2。然后，访问单元ACU可以访问第二地址AD2的存储部件AD2_R。
换言之，当控制器110通过访问命令ACCMD指示访问单元ACU访问第一地址AD1的存储部件AD1_R时，访问单元ACU可以基于在访问单元ACU处于地址调整模式下时的偏移值OV来访问第二地址AD2的存储部件AD2_R。
相反，如果地址调整操作不应该被执行(例如，当访问单元ACU处于正常模式下或控制器110控制访问单元ACU不执行地址调整操作时)，则访问单元ACU可以响应于由访问单元ACU接收的针对第一地址AD1的访问命令ACCMD而在不执行地址调整操作的情况下执行访问操作。换言之，地址调整器ADJ可以被去激活。根据一个实施例，第一地址AD1可以旁路地址调整器ADJ。因此，如果地址调整操作不应该被执行，则访问单元ACU可以响应于针对第一地址AD1的访问命令ACCMD而访问第一地址AD1的存储部件AD1_R。
如上所述，根据一个实施例，访问单元ACU可以总是执行地址调整操作。即，当针对第一地址AD1的访问命令ACCMD被传输时，地址调整器ADJ可以总是基于偏移值OV来将第一地址AD1改变为第二地址AD2。当控制器110将偏移值OV设置成“0”时，地址调整器ADJ可以产生与第一地址AD1相同的第二地址AD2。
图3a和图3b是有助于说明根据实施例的将偏移值OV储存在偏移值寄存器OVR中的方法的示图的代表性示例。
参考图3a，控制器110可以通过偏移值设置线OVL来与存储器件D0耦接。控制器110可以在激活偏移值设置线OVL时将与偏移值OV相关联的写入命令WTCMD传输至存储器件D0。写入命令WTCMD可以为与用于将数据写入存储器件D0的存储器区域RG的正常写入命令相同的格式。换言之，为将数据储存在存储器区域RG中，控制器110可以在去激活偏移值设置线OVL时将针对对应数据的写入命令WTCMD传输到存储器件D0。因此，控制器110还可以通过控制偏移值设置线OVL来控制写入命令WTCMD是用于正常写入操作还是用于偏移值设置操作。
当偏移值设置线OVL被激活时，访问单元ACU可以响应于用于偏移值OV的写入命令WTCMD来将偏移值OV储存在偏移值寄存器OVR中。当偏移值设置线OVL被去激活时，访问单元ACU可以响应于写入命令WTCMD而执行用于将数据写入存储器区域RG中的写入操作。
参考图3b，控制器110可以将偏移值设置命令OVCMD传输到存储器件D0。控制器110可以通过偏移值设置命令OVCMD指示存储器件D0将偏移值OV储存在偏移值寄存器OVR中。偏移值设置命令OVCMD可以是一种参数设置命令。
访问单元ACU可以响应于偏移值设置命令OVCMD来将偏移值OV储存在偏移值寄存器OVR中。
图4是有助于说明根据一个实施例的用于操作存储系统100的方法的示例性流程图的代表。图4示例性地示出控制器110访问支持地址调整模式和正常模式的存储器件D0的方法。
同时参考图1和图4，在步骤S110处，控制器110可以确定存储器件D0的地址调整操作是否是必要的。当地址调整操作是必要的时，过程可以进入步骤S120。
在步骤S120处，控制器110可以设置存储器件D0中的偏移值OV。
在步骤S130处，控制器110可以设置存储器件D0中的地址调整模式。
在步骤S140处，控制器110可以将针对第一地址AD1的访问命令ACCMD传输到存储器件D0。
根据一个实施例，在步骤S130处，控制器110不单独执行操作模式设置操作，但是在步骤S140处，控制器110可以通过访问命令ACCMD指示存储器件D0设置地址调整模式和访问操作。
在步骤S150处，存储器件D0可以响应于访问命令ACCMD而基于偏移值OV来将第一地址AD1改变为第二地址AD2。
在步骤S160处，存储器件D0可以执行针对第二地址AD2的访问操作。
返回到步骤S110，当地址调整操作是不必要的时，过程可以进入步骤S170。
在步骤S170处，控制器110可以设置存储器件D0中的正常模式。
在步骤S180处，控制器110可以将针对第一地址AD1的访问命令ACCMD传输到存储器件D0。
根据一个实施例，在步骤S170处，控制器110不单独执行操作模式设置操作，但是在步骤S180处，控制器110可以通过访问命令ACCMD指示存储器件D0设置正常模式和访问操作。
在步骤S190处，存储器件D0可以响应于访问命令ACCMD而执行针对第一地址AD1的访问操作。
根据一个实施例，当存储器件D0不支持单独的操作模式时，步骤S130可以不被包括在内，并且控制器110可以在步骤S120处设置存储器件D0中的偏移值OV，然后在步骤S140处相继将访问命令ACCMD传输至存储器件D0。此外，步骤S170可以不被包括在内，并且控制器110可以在步骤S180处立即将访问命令ACCMD传输至存储器件D0。当在设置偏移值OV之后相继接收到访问命令ACCMD时，存储器件D0可以响应于访问命令ACCMD来执行地址调整操作并且随后执行访问操作。另外，当在不设置偏移值OV的情况下接收到访问命令ACCMD时，存储器件D0可以响应于访问命令ACCMD而在没有地址调整操作的情况下执行访问操作。
图5是有助于说明根据一个实施例的用于操作存储系统100的方法的示例性流程图的代表。图5示例性地示出了控制器110访问总是执行地址调整模式的存储器件D0的方法。
同时参考图1和图5，在步骤S210处，控制器110可以确定存储器件D0的地址调整操作是否是必要的。当地址调整操作是必要的时，过程可以进入步骤S220。当地址调整操作不必要时，过程可以进入步骤S230。
在步骤S220处，控制器110可以将存储器件D0中的偏移值OV设置成预定值，并且过程可以进入步骤S240。
如果地址调整操作不必要，则在步骤S230处，控制器110可以将存储器件D0中的偏移值OV设置成“0”，并且过程可以进入步骤S240。
在步骤S240处，控制器110可以将针对第一地址AD1的访问命令ACCMD传输至存储器件D0。
在步骤S250处，存储器件D0可以响应于访问命令ACCMD而基于偏移值OV来将第一地址AD1改变为第二地址AD2。如果偏移值OV被设置成预定值，则第一地址AD1可以由该预定值来调整。如果偏移值OV被设置成“0”，则已调整的第二地址AD2可以与第一地址AD1相同。
在步骤S260处，存储器件D0可以执行针对第二地址AD2的访问操作。
图6是示出根据一个实施例的示例性存储系统200的代表的框图。
参考图6，存储系统200可以包括控制器210和储存介质220。
控制器210可以通过控制线CTL以及数据线DQ1至DQ4与储存介质220耦接。数据线DQ1至DQ4与控制线CTL中的每一个可以包括一条或更多条信号线。控制线CTL可以包括用于传输命令的命令线、用于传输地址的地址线等。
控制器210可以通过控制线CTL将控制信号(诸如各种命令和地址)传输至储存介质220的存储器件D1至D4。存储器件D1至D4可以共享控制线CTL。因此，控制器210可以通过经由控制线CTL来将控制信号同时传输至存储器件D1至D4来同时控制存储器件D1至D4。
然而，根据一个实施例，控制器210可以通过控制线CTL来分别控制存储器件D1至D4。例如，控制器210可以设置存储器件D1至D4，使得存储器件D1至D4选择性地响应通过控制线CTL传输的控制信号。例如，控制器210可以通过控制线CTL来传输包括预定识别信息的控制信号。存储器件D1至D4可以通过参考控制信号中所包括的识别信息来选择性地响应控制信号。因此，即使存储器件D1至D4共享控制线CTL，控制器210也可以通过识别信息来分别选择和控制存储器件D1至D4。控制器210可以通过识别信息来选择存储器件D1至D4中的至少一个存储器件。
根据一个实施例，控制器210可以通过选择线(未示出)另外与存储器件D1至D4耦接。存储器件D1至D4中的每个存储器件可以通过其选择线来与控制器210耦接。换言之，存储器件D1至D4不共享选择线。因此，控制器210可以通过选择线来分别选择和控制存储器件D1至D4。控制器210可以通过选择线来选择存储器件D1至D4中的至少一个存储器件。
具体地，通过激活选择线中的至少一个选择线，控制器210可以选择耦接至对应的选择线的存储器件。耦接至激活的选择线的存储器件可以通过经由控制线CTL接收控制信号来被控制器210控制。
未耦接至激活的选择线的存储器件(即，耦接至去激活的选择线的存储器件)通过忽略经由控制线CTL传输的控制信号来不被控制器210控制。
控制器210可以通过数据线DQ1至DQ4来与存储器件D1至D4交换数据。数据线DQ1至DQ4可以分别与存储器件D1至D4相对应。因此，控制器210可以在通过控制线CTL将控制信号同时传输至存储器件D1至D4时，通过数据线DQ1至DQ4来与存储器件D1至D4交换不同数据。例如，控制器210可以在通过控制线CTL将写入命令同时传输至存储器件D1至D4时，通过数据线DQ1至DQ4将不同数据传输至存储器件D1至D4。
根据一个实施例，当控制器210通过如上所述的识别信息或选择线来分别选择和控制存储器件D1至D4时，控制器210可以仅通过与选中的存储器件耦接的数据线来与选中的存储器件交换数据。
在控制器210的上述配置下，控制器210可以配置为与图1的控制器110相似并且可以进行与其类似的操作。
具体地，控制器210可以通过上述偏移值设置操作来设置存储器件D1至D4中的偏移值OV1至OV4。例如，控制线CTL还可以包括偏移值设置线(未示出)，诸如图3a所示的偏移值设置线OVL。即，控制器210可以通过偏移值设置线来同时与存储器件D1至D4耦接，并且存储器件D1至D4可以共享偏移值设置线。在此情况下，为了同时设置存储器件D1至D4中的偏移值OV1至OV4，控制器210可以在激活偏移值设置线时，通过控制线CTL的命令线来将用于偏移值OV1至OV4的写入命令传输至存储器件D1至D4。此时，控制器210可以通过数据线DQ1至DQ4将偏移值OV1至OV4传输至存储器件D1至D4。当用于偏移值OV1至OV4的写入命令为与用于正常写入操作的写入命令相同的格式时，控制器210可以通过单独地激活偏移值设置线来可区分地控制偏移值设置操作与正常写入操作。
根据一个实施例，为了分别设置存储器件D1至D4中的偏移值OV1至OV4，控制器210可以通过控制线CTL来传输偏移值设置命令(诸如图3b中所示的偏移值设置命令OVCMD)。经由控制线CTL传输的偏移值设置命令可以包括偏移值。在此情况下，为了设置可以彼此不同的偏移值OV1至OV4，偏移值设置命令应该被分别传输至存储器件D1至D4。因此，控制器210可以在通过识别信息或选择线来分别控制各个存储器件D1至D4时，通过控制线CTL来传输偏移值设置命令。只有选中的存储器件可以接收偏移值设置命令。
控制器210可以将操作模式选择为地址调整模式和正常模式中的一个模式，并且可以通过上述操作模式设置操作来设置存储器件D1至D4中的操作模式。例如，控制器210可以通过经由控制线CTL传输操作模式设置命令来同时设置存储器件D1至D4中的相同操作模式。
根据一个实施例，当通过识别信息或选择线分别控制各个存储器件D1至D4时，控制器210可以通过传输操作模式设置命令来分别设置存储器件D1至D4中的不同操作模式。
根据一个实施例，控制器210可以使用除设置存储器件D1至D4中操作模式的方法之外的另一种方法来控制存储器件D1至D4选择性地执行地址调整操作。例如，通过设置存储器件D1至D4中的偏移值OV1至OV4，然后相继传输访问命令ACCMD，控制器210可以控制存储器件D1至D4执行地址调整操作，然后执行访问操作。换言之，当在设置偏移值OV1至OV4之后相继接收访问命令ACCMD时，存储器件D1至D4可以响应于访问命令ACCMD而执行地址调整操作，然后执行访问操作。
此外，通过在不执行偏移值设置操作的情况下将访问命令ACCMD传输至存储器件D1至D4，控制器210可以控制存储器件D1至D4执行访问操作而非地址调整操作(正如在正常模式下那样)。换言之，当在不设置偏移值OV1至OV4的情况下接收到访问命令ACCMD时，存储器件D1至D4可以响应于访问命令ACCMD而在没有地址调整操作的情况下来执行访问操作。
控制器210可以通过控制线CTL将针对第一地址AD1的访问命令ACCMD传输至存储器件D1至D4。
储存介质220可以包括存储器件D1至D4。存储器件D1至D4可以分别包括存储器区域R1至R4，以及访问单元ACU1至ACU4。存储器件D1至D4中的每个存储器件可以与图1中的存储器件D0以基本上相同的方式来配置和运行。
具体地，存储器件D1至D4中的每个存储器件可以响应于针对第一地址AD1的访问命令ACCMD而选择性地执行地址调整操作并且执行访问操作。例如，如果根据用于执行地址调整操作的上述方法来设置存储器件D1至D4，则存储器件D1至D4中的每个存储器件可以基于第一地址AD1偏移值来执行针对第一地址AD1的地址调整操作，并且随后可以执行访问操作。例如，存储器件D1可以响应于针对第一地址AD1的访问命令ACCMD而基于偏移值OV1来将第一地址AD1改变为第二地址AD11并且访问第二地址AD11的存储部件AD11_R1。当偏移值OV1至OV4彼此不同时，存储器件D1至D4可以分别对彼此不同的第二地址AD11至AD14执行访问操作。
存储器件D1至D4可以被设置成如上所述的不同的操作模式。被设置成地址调整模式的存储器件可以响应于针对第一地址AD1的访问命令ACCMD而执行如上所述的地址调整操作并且随后执行针对已调整的地址的访问操作。相反，被设置成正常模式的存储器件响应于针对第一地址AD1的访问命令ACCMD而不执行针对第一地址AD1的地址调整操作，但可以执行针对第一地址AD1的访问操作。
总而言之，控制器210可以同时控制针对存储器件D1至D4的不同的第二地址AD11至AD14的访问操作。即，控制器210可以将第一地址AD1与第二地址AD11至AD14之间的差值分别设置为存储器件D1至D4中的偏移值OV1至OV4，并且可以通过使用第一地址AD1来同时访问第二地址AD11至AD14的存储部件AD11_R1、AD12_R2、AD13_R3和AD14_R4。换言之，第一地址AD1用作用于计算偏移值OV1至OV4的参考地址。
图7是示出根据实施例的包括主存储器区域MR1至MR4以及替换存储器区域RR1至RR4的储存介质220的示例代表的示图。
参考图7，各个存储器件D1至D4可以包括主存储器区域MR1至MR4以及替换存储器区域RR1至RR4。例如，存储器件D1可以包括主存储器区域MR1以及替换存储器区域RR1。与图2中的存储器区域包括多个存储部件类似，图7中的主存储器区域MR1至MR4中的每个主存储器区域可以包括主存储部件MU0至MUm，并且替换存储器区域RR1至RR4中的每个替换存储器区域可以包括替换存储部件RU0至RUr。
替换存储部件RU0至RUr可以用于替换包括在主存储器区域MR1至MR4中的每个主存储器区域中的缺陷主存储部件。例如，正如所示出的，在存储器件D1至D4的主存储部件AD1_MR1至AD1_MR4之中，主存储部件AD1_MR1和AD1_MR4可以是正常的，但主存储部件AD1_MR2和AD1_MR3可以有缺陷。因此，有缺陷的主存储部件AD1_MR2和AD1_MR3可以分别被替换存储部件AD12_RR2和AD13_RR3替换。
存储器件D2可以响应于针对缺陷主存储部件AD1_MR2的访问命令ACCMD来访问替换存储部件AD12_RR2而非缺陷主存储部件AD1_MR2。存储器件D2可以管理指示缺陷主存储部件AD1_MR2已经被替换存储部件AD12_RR2替换的替换信息。当访问命令ACCMD包括缺陷主存储部件AD1_MR2的地址AD1时，存储器件D2可以通过参考替换信息来访问替换存储部件AD12_RR2而非缺陷主存储部件AD1_MR2。
替换信息可以在制造存储器件D2时通过测试来产生，或者替换信息可以随着在存储器件D2的运行期间出现新缺陷主存储部件来产生。当使用替换存储器区域RR2的另一个替换存储部件而非替换存储部件AD12_RR2来替换缺陷主存储部件AD1_MR2时，替换信息可以被校正。
另外，存储器件D3可以管理替换信息(即，指示缺陷主存储部件AD1_MR3已经被替换存储部件AD13_RR3替换的信息)。
主存储部件AD1_MR1至AD1_MR4可以与各个存储器件D1至D4中的同一个地址AD1相对应。即，主存储部件AD1_MR1至AD1_MR4可以存在于各个存储器件D1至D4中的相对相同的位置处。
替换缺陷主存储部件AD1_MR2和AD1_MR3的替换存储部件AD12_RR2和AD13_RR3的替换地址AD12和AD13可以彼此相同或彼此不同。换言之，替换存储部件AD12_RR2和AD13_RR3可以存在于各个存储器件D2和D3中的相对相同的位置或不同的位置处。
在上述结构中，控制器210可以通过控制线CTL来将针对地址AD1的访问命令ACCMD(即，针对主存储部件AD1_MR1至AD1_MR4的访问命令ACCMD)同时传输至存储器件D1至D4。当地址调整操作未被执行时，访问单元ACU1和ACU4可以响应于针对地址AD1的访问命令ACCMD而访问主存储部件AD1_MR1和AD1_MR4，而访问单元ACU2和ACU3可以响应于针对地址AD1的访问命令ACCMD而访问替换存储部件AD12_RR2和AD13_RR3。
同时，地址AD1可以包括行地址和列地址。当对于行地址和列地址中的一个出现缺陷时，替换存储器区域RR1至RR4中的每个替换存储器区域可以被访问。
具体地，替换存储部件AD12_RR2和AD13_RR3中的每个替换存储部件可以被选择作为对地址AD1的缺陷行地址和列地址中的任意一个的替换。例如，如果主存储部件AD1_MR2因行地址缺陷而有缺陷，则当地址AD1的行地址被替换时，替换存储部件AD12_RR2可以被选择。换言之，在与地址AD1相比时，替换存储部件AD12_RR2的替换地址AD12可以包括不同的行地址和相同的列地址。例如，如果主存储部件AD1_MR3因列地址缺陷而有缺陷，则替换存储部件AD13_RR3可以基于地址AD1的列地址而被选择为替换存储部件。换言之，在与地址AD1相比时，替换存储部件AD13_RR3的替换地址AD13可以包括相同的行地址和不同的列地址。
图8是有助于说明写入干扰的影响被施加在相邻存储部件上的情形的示例性示图的代表。
参考图8，当针对地址AD1的写入命令被同时传输至如上所述的存储器件D1至D4时，存储器件D1和存储器件D4可以对主存储部件AD1_MR1和AD1_MR4执行写入操作，而存储器件D2和D3可以对替换存储部件AD12_RR2和AD13_RR3执行写入操作。
写入干扰的影响可能被施加在与被执行写入操作的主存储部件AD1_MR1和AD1_MR4以及替换存储部件AD12_RR2和AD13_RR3相邻的存储部件上。因此，如果在相同的数据被持续地保留在相邻存储部件中时相继传输针对地址AD1的写入命令，则数据可能被持续地损坏并且最终可能变得无法恢复。
因而，当与地址AD1相对应的写入计数达到预定阈值时，控制器210可以关于地址AD1对相邻存储部件执行管理操作。例如，控制器210可以通过读取储存在相邻存储部件中的数据、校正错误并且将错误已被校正的数据写入相同位置来执行管理操作。
虽然相邻存储部件可以对应于存储器件D1至D4中的不同地址作为替换存储部件AD12_RR2和AD13_RR3，但是，正如稍后将要描述的，控制器210可以通过设置各个存储器件D1至D4中的用于地址调整操作的偏移值来有效地对相邻存储部件执行管理操作。
图8示出了对于主存储部件AD1_MR1和AD1_MR4以及替换存储部件AD12_RR2和AD13_RR3中的每个存储部件而言在两个相对的侧方向上相邻的相邻存储部件。然而，因为写入干扰的影响可能在从写有数据的存储单元起的所有方向上被施加，所以根据存储器件的结构，相邻存储部件可以存在于从每个存储部件起的至少两个方向上。当然，根据一个实施例，相邻存储部件可以存在于每个存储部件中的单个方向上。
图9a至图9c是有助于说明根据一个实施例的控制器210执行管理操作的方法的示例性示图的代表。
参考图9a，控制器210可以确定与地址AD1相对应的写入计数。每次针对地址AD1而将写入命令WTCMD传输至储存介质220时，控制器210可以增加写入计数。换言之，不仅在所有存储器件D1至D4执行针对地址AD1的写入操作时，而且在存储器件D1至D4之中选中的部分存储器件执行针对地址AD1的写入操作时，写入计数可以被增加。这可以使存储器件D1至D4为最坏的情况(即，只有一个存储器件持续地执行针对地址AD1的写入操作的情况)做好准备。
当与地址AD1相对应的写入计数达到阈值时，控制器210可以对地址AD1的相邻地址TU和TD执行管理操作。相邻地址TU和TD可以是与地址AD1的位于选中的存储部件附近的所有方向上的存储部件相邻的存储部件的地址。
具体地，控制器210可以从存储器件D1至D4获得存储器件D1至D4的替换信息。控制器210可以在启动时或在启动之后的操作期间获得替换信息。因此，控制器210可以通过替换信息知道存储器件D2和D3使用替换存储部件AD12_RR2和AD13_RR3作为对地址AD1的缺陷主存储部件AD1_MR2和AD1_MR3的替换。
控制器210可以计算缺陷主存储部件AD1_MR2的地址AD1与替换存储部件AD12_RR2的替换地址AD12之间的差值作为要被设置的存储器件D2中的偏移值OV2。例如，当替换地址AD12包括与地址AD1不同的行地址时，偏移值OV2可以被设置成地址AD1的行地址与替换地址AD12的行地址之间的差值。
类似地，控制器210可以计算缺陷主存储部件AD1_MR3的地址AD1与替换存储部件AD13_RR3的替换地址AD13之间的差值作为要被设置存储器件D3中的偏移值OV3。例如，当替换地址AD13包括与地址AD1不同的列地址时，偏移值OV3可以是地址AD1的列地址与替换地址AD13的列地址之间的差值。
控制器210可以分别设置存储器件D2和D3中的计算出的偏移值OV2和OV3。与已经达到阈值的写入计数相关联的地址AD1可以用作用于计算偏移值OV2和OV3的参考地址。
根据一个实施例，控制器210可以将不使用替换存储部件的存储器件D1和D4中的偏移值OV1和OV4设置成“0”。
参考图9b，图9a的相邻存储部件中的部分相邻存储部件被示出为管理操作的目标存储部件。控制器210可以首先对图9b中所示的目标存储部件执行管理操作。所有相邻存储部件之中被同时执行管理操作的目标存储部件可以相对于引起写入干扰的主存储部件或替换存储部件而位于相对相同的方向。
在图9b中作了如下假设：未使用替换存储部件的存储器件D1和D4被设置成正常模式，而使用替换存储部件AD12_RR2和AD13_RR3的存储器件D2和D3被设置成地址调整模式。
详细描述管理操作如下，控制器210可以通过控制线CTL将针对目标地址TU的读取命令RDCMD传输至存储器件D1至D4。读取命令RDCMD中所包括的目标地址TU可以是与参考地址AD1相邻的地址中的任意一个。与参考地址AD1相邻的地址可以是与参考地址AD1的存储部件相邻的存储部件的地址。
通过目标地址TU来同时访问存储器件D1至D4的目标存储部件的方法如下。首先，存储器件D1至D4中的每个存储器件可以响应于针对目标地址TU的读取命令RDCMD而基于目标地址TU偏移值来将所输入的目标地址TU改变为其实际的目标地址，并执行针对实际的目标地址的读取操作。
例如，处于正常模式下的存储器件D1的访问单元ACU1可以响应于针对目标地址TU的读取命令RDCMD而在不执行地址调整操作的情况下读取-访问目标地址TU的目标存储部件TU_MR1。
例如，处于地址调整模式下的存储器件D2的访问单元ACU2可以响应于针对目标地址TU的读取命令RDCMD而基于偏移值OV2来将目标地址TU改变为实际的目标地址TU2，并读取-访问实际的目标地址TU2的目标存储部件TU2_RR2。换言之，因为目标地址TU和实际的目标地址TU2之间的差值与缺陷主存储部件AD1_MR2的地址AD1和替换存储部件AD12_RR2的替换地址AD12之间的差值相同，所以目标地址TU可以基于偏移值OV2而被改变为实际的目标地址TU2。
控制器210可以对根据读取命令RDCMD而读取的数据执行错误校正操作。
然后，为了将已校正的数据再次储存到相同的目标存储部件中，控制器210可以将针对目标地址TU的写入命令WTCMD传输至存储器件D1至D4。类似于上面关于读取操作所作的描述，存储器件D1至D4中的每个存储器件可以响应于针对目标地址TU的写入命令WTCMD而基于目标地址TU偏移值来将目标地址TU改变为其实际的目标地址并且执行针对实际的目标地址的写入操作。
例如，处于正常模式下的存储器件D1的访问单元ACU1可以响应于针对目标地址TU的写入命令WTCMD而在不执行地址调整操作的情况下写入-访问目标地址TU的目标存储部件TU_MR1。
例如，处于地址调整模式下的存储器件D2的访问单元ACU2可以响应于针对目标地址TU的写入命令WTCMD而基于偏移值OV2来将目标地址TU改变为实际的目标地址TU2，并且写入-访问实际的目标地址TU2的目标存储部件TU2_RR2。
参考图9c，类似于上面参考图9b描述的方法，控制器210可以对作为目标存储部件的其他相邻存储部件执行管理操作。
控制器210可以通过控制线CTL将针对目标地址TD的读取命令RDCMD传输至存储器件D1至D4。读取命令RDCMD中所包括的目标地址TD可以是与未被执行管理操作的参考地址AD1相邻的地址中的任意一个地址。
存储器件D1至D4中的每个存储器件可以响应于针对目标地址TD的读取命令RDCMD而基于目标地址TD偏移值来将目标地址TD改变为其实际的目标地址，并执行针对实际的目标地址的读取操作。
例如，处于正常模式下的存储器件D1的访问单元ACU1可以响应于针对目标地址TD的读取命令RDCMD而在不执行地址调整操作的情况下读取-访问目标地址TD的目标存储部件TD_MR1。
例如，处于地址调整模式下的存储器件D2的访问单元ACU2可以响应于针对目标地址TD的读取命令RDCMD而基于偏移值OV2来将目标地址TD改变为实际的目标地址TD2，并读取-访问实际的目标地址TD2的目标存储部件TD2_RR2。换言之，因为目标地址TD和实际的目标地址TD2之间的差值与缺陷主存储部件AD1_MR2的地址AD1和替换存储部件AD12_RR2的替换地址AD12之间的差值相同，所以目标地址TD可以基于偏移值OV2而被改变为实际的目标地址TD2。
控制器210可以对根据读取命令RDCMD而读取的数据执行错误校正操作。
然后，为了将已校正的数据再次储存在相同的目标存储部件中，控制器210可以将针对目标地址TD的写入命令WTCMD传输至存储器件D1至D4。类似于上面关于读取操作所作的描述，存储器件D1至D4中的每个存储器件可以响应于针对目标地址TD的写入命令WTCMD而基于目标地址TD偏移值来将目标地址TD改变为其实际的目标地址，并执行针对实际的目标地址的写入操作。
例如，处于正常模式下的存储器件D1的访问单元ACU1可以响应于针对目标地址TD的写入命令WTCMD而在不执行地址调整操作的情况下写入-访问目标地址TD的目标存储部件TD_MR1。
例如，处于地址调整模式下的存储器件D2的访问单元ACU2可以响应于针对目标地址TD的写入命令WTCMD而基于偏移值OV2来将目标地址TD改变为实际的目标地址TD2，并写入-访问实际的目标地址TD2的目标存储部件TD2_RR2。
总而言之，可以对存储器件D1至D4的不同目标地址并行地同时执行根据一个实施例的管理操作。因此，可以既快速又有效地执行管理操作。
如上面所假定的，在图9b和图9c中，存储器件D1至D4中的每个存储器件可以被设置成正常模式或地址调整模式。然而，根据一个实施例，当存储器件D1至D4不支持操作模式并且总是执行地址调整操作时，控制器210可以通过将存储器件D1的偏移值OV1和存储器件D4的偏移值OV4设置成“0”来以基本上相同的方式执行管理操作。
图10是有助于说明根据一个实施例的用于操作图6的存储系统200的方法的示例性流程图的代表。图10示出了存储系统200因写入干扰的影响而执行管理操作的方法。
参考图10，在步骤S310处，控制器210可以确定管理操作是否是必要的。当对某一地址的写入计数达到阈值时，控制器210可以确定对与该某一地址相邻的一个或更多个地址的管理操作是必要的。当管理操作是必要的时，过程可以进入步骤S320。当管理操作不必要时，过程可以结束。
在步骤S320处，控制器210可以通过参考存储器件D1至D4的替换信息来计算存储器件D1至D4中的每个存储器件的偏移值。首先，通过参考用于存储器件D1至D4中的每个存储器件的替换信息，控制器210可以确定在步骤S310处写入计数已经达到阈值的地址(即，参考地址)是否被替换。然后，控制器210可以为存储器件D1至D4中的每个存储器件计算替换存储部件的地址与参考地址之间的差值作为偏移值。
在步骤S330处，控制器210可以分别设置存储器件D1至D4中的偏移值OV1至OV4。控制器210不设置相对于参考地址而言未使用替换存储部件的存储器件的偏移值。根据一个实施例，控制器210可以将相对于参考地址而言未使用替换存储部件的存储器件的偏移值设置成“0”。
在步骤S340处，控制器210可以设置存储器件D1至D4中的操作模式。控制器210可以设置相对于参考地址而言未使用替换存储部件的存储器件中的正常模式，并且可以设置相对于参考地址而言使用替换存储部件的存储器件中的地址调整模式。
在一个实施例中，步骤S340被省略的方式可以与图4中的步骤S130和步骤S170被省略的方式相同。
在步骤S350处，控制器210可以将针对目标地址的读取命令传输至存储器件D1至D4。目标地址可以是与参考地址相邻的地址中的一个地址。与参考地址相邻的地址可以是与参考地址的存储部件相邻的存储部件的地址。
在步骤S360处，存储器件D1至D4中的每个存储器件可以响应于根据存储器件D1至D4的操作模式的读取命令来对目标地址选择性地执行地址调整操作，并且随后可以执行读取操作。
在步骤S370处，控制器210可以对根据读取命令而读取的数据执行错误校正操作。
在步骤S380处，控制器210可以将针对目标地址的写入命令传输至存储器件D1至D4。
在步骤S390处，存储器件D1至D4中的每个存储器件可以响应于根据存储器件D1至D4的操作模式的写入命令来对目标地址选择性地执行地址调整操作，并且随后可以执行写入操作。
在步骤S400处，控制器210可以确定是否已经对与参考地址相邻的所有地址执行了管理操作。如果已经对与参考地址相邻的部分地址执行了管理操作，则过程可以进入步骤S350。换言之，从步骤S350开始，控制器210可以通过选择未被执行管理操作的相邻地址作为目标地址来执行管理操作。可以重复步骤S350至步骤S400，直至已经对所有相邻地址执行了管理操作。当已经对所有相邻地址执行了管理操作时，过程可以结束。
图11是示出根据一个实施例的包括存储系统1200的示例性数据处理系统1000的代表的示图。
参考图11，数据处理系统1000可以包括主机设备1100和存储系统1200。
存储系统1200可以包括控制器1210、缓冲存储器件1220、非易失性存储器件1231至123n、电源1240、信号连接器1250以及电源连接器1260。
控制器1210可以控制存储系统1200的常规操作。
控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214以及存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250来与主机设备1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机设备1100的协议来与主机设备1100和存储系统1200交互。例如，主机接口单元1211可以通过诸如以下标准接口协议中的任意一种来与主机设备1100进行通信，该标准接口协议诸如安全数字卡、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)和通用快闪储存器(UFS)。
控制单元1212可以分析并处理从主机设备1100输入的信号SGL。控制单元1212可以根据用于驱动存储系统1200的固件或软件来控制后台功能块的操作。随机存取存储器1213可以用作用于驱动固件或软件的工作存储器
错误校正码(ECC)单元1214可以产生要被传输至非易失性存储器件1231至123n的数据的奇偶校验数据。所产生的奇偶校验数据可以与数据一起储存在非易失性存储器件1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器件1231至123n读出的数据的错误。如果检测出的错误在可校正的范围内，错误校正码(ECC)单元1214可以校正检测出的错误。
存储器接口单元1215可以根据控制单元1212的控制来将诸如命令和地址的控制信号提供给非易失性存储器件1231至123n。此外，存储器接口单元1215可以根据控制单元1212的控制来与非易失性存储器件1231至123n交换数据。例如，存储器接口单元1215可以将储存在缓冲存储器件1220中的数据提供给非易失性存储器件1231至123n，或者将从非易失性存储器件1231至123n读出的数据提供给缓冲存储器件1220。
缓冲存储器件1220可以将数据暂时储存在非易失性存储器件1231至123n中。另外，缓冲存储器件1220可以暂时储存从非易失性存储器件1231至123n读出的数据。根据控制器1210的控制，暂时储存在缓冲存储器件1220中的数据可以被传输至主机设备1100或非易失性存储器件1231至123n。
控制器1210可以以与图6中的控制器210基本上相同的方式来配置或运行。换言之，控制器1210可以通过设置非易失性存储器件1231至123n中的合适偏移值来同时访问不同地址的存储部件。
非易失性存储器件1231至123n可以用作存储系统1200的储存介质。非易失性存储器件1231至123n可以分别通过多个通道CH1至CHn来与控制器1210耦接。一个或更多个非易失性存储器件可以耦接至一个通道。
非易失性存储器件1231至123n中的每个非易失性存储器件可以与图1中的存储器件D0以及图6中的存储器件D1至D4以基本上相同的方式来配置或运行。
电源1240可以将通过电源连接器1260输入的电力PWR提供给存储系统1200的后台。电源1240可以包括辅助电源1241。辅助电源1241可以供电以允许存储系统1200在发生突然断电时正常终止。辅助电源1241可以包括大容量电容器。
信号连接器1250可以根据主机设备1100与存储系统1200之间的接口方案来由各种类型的连接器配置。
电源连接器1260可以根据主机设备1100的供电方案来由各种类型的连接器配置。
图12是示出根据一个实施例的包括存储系统2200的示例性数据处理系统2000的代表的示图。参考图12，数据处理系统2000可以包括主机设备2100和存储系统2200。
主机设备2100可以以板(诸如印刷电路板)的形式来配置。虽然未示出，但是主机设备2100可以包括用于执行主机设备的功能的后台功能块。
主机设备2100可以包括连接端子2110，诸如插座、插槽或连接器。存储系统2200可以安装到连接端子2110。
存储系统2200可以以板(诸如印刷电路板)的形式来配置。存储系统2200可以被称为存储模块或存储卡。存储系统2200可以包括控制器2210、缓冲存储器件2220、非易失性存储器件2231和2232、电源管理集成电路(PMIC)2240以及连接端子2250。
控制器2210可以控制存储系统2200的常规操作。控制器2210可以与图11中所示的控制器1210以相同的方式来配置。
缓冲存储器件2220可以将数据暂时储存在非易失性存储器件2231和2232中。另外，缓冲存储器件2220可以暂时储存从非易失性存储器件2231和2232读出的数据。根据控制器2210的控制，暂时储存在缓冲存储器件2220中的数据可以被传输至主机设备2100，或被传输至非易失性存储器件2231和2232。
非易失性存储器件2231和2232可以用作存储系统2200的储存介质。
PMIC 2240可以将通过连接端子2250输入的电力提供给存储系统2200的后台。PMIC 2240可以根据控制器2210的控制来管理存储系统2200的电力。
连接端子2250可以耦接至主机设备2100的连接端子2110。诸如命令、地址、数据等的信号可以通过连接端子2250来在主机设备2100与存储系统2200之间传递。连接端子2250可以根据主机设备2100与存储系统2200之间的接口方案来被构造为各种类型。连接端子2250可以布置在存储系统2200的任意一侧。
图13是示出根据一个实施例的包括存储系统3200的示例性数据处理系统3000的代表的示图。参考图13，数据处理系统3000可以包括主机设备3100和存储系统3200。
主机设备3100可以以板(诸如印刷电路板)的形式来配置。虽然未示出，但是主机设备3100可以包括用于执行主机设备的功能的后台功能块。
存储系统3200可以以表面安装型封装的形式来配置。存储系统3200可以通过焊料球3250安装到主机设备3100。存储系统3200可以包括控制器3210、缓冲存储器件3220以及非易失性存储器件3230。
控制器3210可以控制存储系统3200的常规操作。控制器3210可以与图11中所示的控制器1210以相同的方式来配置。
缓冲存储器件3220可以将数据暂时储存在非易失性存储器件3230中。另外，缓冲存储器件3220可以暂时储存从非易失性存储器件3230读出的数据。根据控制器3210的控制，暂时储存在缓冲存储器件3220中的数据可以被传输至主机设备3100或非易失性存储器件3230。
非易失性存储器件3230可以用作存储系统3200的储存介质。
图14是示出根据一个实施例的包括存储系统4200的示例性网络系统4000的代表的示图。参考图14，网络系统4000可以包括通过网络4500耦接的服务器系统4300以及多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以储存从多个客户端系统4410至4430提供的数据。对于另一个实施例，服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机设备4100和存储系统4200。存储系统4200可以由图1的存储系统100、图6的存储系统200、图11的存储系统1200、图12的存储系统2200或图13的存储系统3200来配置。
虽然上文已经描述了各种实施例，但是本领域技术人员要理解的是所述的实施例仅为示例。因此，不应基于所描述的实施例来限制本文中所述的存储器件以及包括存储器件的存储系统。

Claims (17)

1.一种存储系统，包括：
第一存储器件；
第二存储器件；以及
控制器，其通过控制线和偏移值设置线来与第一存储器件和第二存储器件耦接，以及通过第一数据线及第二数据线来分别与第一存储器件和第二存储器件耦接，
其中，在激活偏移值设置线时，控制器通过控制线来将写入命令传输至第一存储器件和第二存储器件并且通过第一数据线和第二数据线来将第一偏移值和第二偏移值分别传输至第一存储器件和第二存储器件，然后
通过所述控制线将针对第一地址的访问命令传输至第一存储器件和第二存储器件，
其中，第一存储器件响应于写入命令而设置第一偏移值，以及响应于访问命令而基于第一偏移值改变所述第一地址，
其中，第二存储器件响应于写入命令而设置第二偏移值，以及响应于访问命令而基于第二偏移值改变所述第一地址。
2.根据权利要求1所述的存储系统，其中，第一存储器件响应于访问命令而基于第一偏移值将第一地址改变为第二地址并且执行针对第二地址的访问操作。
3.根据权利要求2所述的存储系统，其中，第一存储器件还包括地址调整器，所述地址调整器被配置为通过将第一偏移值加到第一地址上来产生第二地址。
4.根据权利要求2所述的存储系统，
其中，控制器设置第一存储器件中的操作模式，以及
其中，第一存储器件在操作模式为地址调整模式时响应于访问命令来执行针对第二地址的访问操作，而在操作模式为正常模式时响应于访问命令来执行针对第一地址的访问操作。
5.根据权利要求1所述存储系统，
其中，所述第二存储器件包括与第三地址相对应的第三存储单元，以及
其中，控制器基于第一地址和第三地址来设置第二存储器件中的所述第二偏移值，并且将针对第一地址的访问命令传输至第二存储器件，以访问第三存储部件。
6.根据权利要求5所述的存储系统，其中，第二存储器件响应于访问命令而基于第二偏移值来将第一地址改变为第三地址并且执行针对第三地址的访问操作。
7.根据权利要求5所述的存储系统，其中，当第三地址与第一地址相同时，控制器将第二偏移值设置成“0”。
8.根据权利要求5所述的存储系统，其中，控制器将访问命令同时传输至第一存储器件和第二存储器件。
9.一种存储系统，包括：
包括与第一目标地址相对应的第一存储单元的第一存储器件；
包括与第二目标地址相对应的第二存储单元的第二存储器件；以及
控制器，其适用于基于对在第一存储器件和第二存储器件中的参考地址的写入计数来确定是否对第一目标地址和第二目标地址执行管理操作，以及在执行管理操作时同时访问第一存储单元和第二存储单元。
10.根据权利要求9所述的存储系统，其中，控制器将参考地址的相邻地址确定为管理操作的目标地址。
11.根据权利要求10所述的存储系统，其中，控制器通过分别设置第一存储器件中的第一偏移值和第二存储器件中的第二偏移值来执行管理操作，并且将针对目标地址的访问命令同时传输至第一存储器件和第二存储器件。
12.根据权利要求11所述的存储系统，
其中，控制器通过参考第一存储器件的替换信息来识别替换参考地址的第一替换地址，并且将参考地址与第一替换地址之间的差值设置为第一偏移值，以及
其中，控制器通过参考第二存储器件的替换信息来识别替换参考地址的第二替换地址，并且将参考地址与第二替换地址之间的差值设置为第二偏移值。
13.根据权利要求12所述的存储系统，其中，当通过参考第一存储器件的第一替换信息而确定参考地址未被替换时，控制器将第一偏移值设置成“0”。
14.根据权利要求11所述的存储系统，
其中，第一存储器件响应于针对目标地址的访问命令而基于第一偏移值来将目标地址改变为第一目标地址并且执行针对第一目标地址的访问操作，以及
其中，第二存储器件响应于针对目标地址的访问命令而基于第二偏移值来将目标地址改变为第二目标地址并且执行针对第二目标地址的访问操作。
15.根据权利要求10所述的存储系统，其中，控制器通过将与参考地址相邻的一个或更多个地址中的每个地址选择为目标地址来重复管理操作。
16.根据权利要求9所述的存储系统，其中，控制器通过读取储存在与第一目标地址和第二目标地址相对应的第一存储部件和第二存储部件中的数据、对所读取的数据进行错误校正并且将错误已被校正的数据储存在第一存储部件和第二存储部件中来执行管理操作。
17.根据权利要求9所述的存储系统，其中，控制器通过控制线来与第一存储器件和第二存储器件耦接，并且通过不同的数据线来分别与第一存储器件和第二存储器件耦接。
CN201810722351.1A 2017-11-08 2018-06-29 存储器件及包括其的存储系统 Active CN109753440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170147909A KR20190052315A (ko) 2017-11-08 2017-11-08 메모리 장치 및 그것을 포함하는 메모리 시스템
KR10-2017-0147909 2017-11-08

Publications (2)

Publication Number Publication Date
CN109753440A CN109753440A (zh) 2019-05-14
CN109753440B true CN109753440B (zh) 2023-06-06

Family

ID=66327148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810722351.1A Active CN109753440B (zh) 2017-11-08 2018-06-29 存储器件及包括其的存储系统

Country Status (4)

Country Link
US (1) US10761747B2 (zh)
KR (1) KR20190052315A (zh)
CN (1) CN109753440B (zh)
TW (1) TWI779046B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113010463B (zh) * 2019-12-20 2024-05-14 林德（中国）叉车有限公司 一种用于锂电池管理的iic通信方法及系统
JP2023028994A (ja) * 2021-08-20 2023-03-03 キヤノン株式会社 演算装置、撮像装置、制御方法及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518953A (zh) * 2003-01-29 2004-08-11 ͨ�õ�����˾ 用来校正数字x射线图像的方法和设备
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129381B2 (ja) * 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
GB2402763B (en) * 2003-06-13 2006-03-01 Advanced Risc Mach Ltd Data access program instruction encoding
US20090013148A1 (en) * 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
US7694195B2 (en) * 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
TWI499907B (zh) * 2009-07-17 2015-09-11 Genesys Logic Inc 快閃記憶體之平行處理架構及其方法
GB2483225B (en) * 2010-08-27 2018-07-11 Nvidia Tech Uk Limited Improved processor architecture
US8495435B2 (en) * 2010-09-22 2013-07-23 Intel Corporation Dynamic physical memory replacement through address swapping
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US8966137B1 (en) * 2013-08-04 2015-02-24 Transcend Information, Inc. Storage device and memory accessing method for a storage device
WO2016023519A1 (en) * 2014-08-15 2016-02-18 Mediatek Inc. Method for managing multi-channel memory device to have improved channel switch response time and related memory control system
US9842059B2 (en) * 2016-04-14 2017-12-12 Western Digital Technologies, Inc. Wear leveling in storage devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518953A (zh) * 2003-01-29 2004-08-11 ͨ�õ�����˾ 用来校正数字x射线图像的方法和设备
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Also Published As

Publication number Publication date
TW201918884A (zh) 2019-05-16
TWI779046B (zh) 2022-10-01
US20190138229A1 (en) 2019-05-09
KR20190052315A (ko) 2019-05-16
CN109753440A (zh) 2019-05-14
US10761747B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN109426580B (zh) 数据存储设备及其操作方法
CN111180001B (zh) 存储器系统和测试系统
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110197696B (zh) 电子装置、非暂时性计算机可读存储介质以及控制方法
US11704048B2 (en) Electronic device
US20190057026A1 (en) Data storage device and operating method thereof
JP2010079856A (ja) 記憶装置およびメモリ制御方法
CN109753440B (zh) 存储器件及包括其的存储系统
CN111177018A (zh) 存储器系统及其操作方法
CN114816233A (zh) 存储器系统、其操作方法和计算系统
US20210216458A1 (en) Memory system performing host map management
US11720276B2 (en) Memory system and controller for managing write status
US11437113B2 (en) Memory system
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
CN111488296B (zh) 存储器系统
CN109697137B (zh) 数据存储装置及其操作方法
US20230214151A1 (en) Memory system and operating method thereof
US11513888B2 (en) Data processing device
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US20220197792A1 (en) Random seed generating circuit of memory system
US20210223956A1 (en) Memory system and data processing system including the same
CN114842887A (zh) 存储器系统
CN116126215A (zh) 存储器系统及其操作方法和数据处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant