CN114816233A - 存储器系统、其操作方法和计算系统 - Google Patents
存储器系统、其操作方法和计算系统 Download PDFInfo
- Publication number
- CN114816233A CN114816233A CN202110969672.3A CN202110969672A CN114816233A CN 114816233 A CN114816233 A CN 114816233A CN 202110969672 A CN202110969672 A CN 202110969672A CN 114816233 A CN114816233 A CN 114816233A
- Authority
- CN
- China
- Prior art keywords
- data
- fixed
- buffer area
- host device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0064—Latency reduction in handling transfers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请涉及一种存储器系统,该存储器系统可以包括:存储介质,包括缓冲区域和主区域;以及控制器,被配置为当执行清除操作时,将普通数据从缓冲区域移动到主区域,并且将固定数据保持在缓冲区域中,其中固定数据是由主机装置确定以被与清除操作无关地保持在缓冲区域中的数据。
Description
相关申请的交叉引用
本申请要求于2021年1月18日提交的申请号为10-2021-0006838的韩国专利申请的优先权,其通过引用整体并入本文。
技术领域
各个实施例整体上涉及一种存储器系统,更特别地,涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可以被配置为响应于主机装置的写入请求而存储从该主机装置提供的数据。而且,存储器系统可以被配置为响应于主机装置的读取请求而将所存储的数据提供到该主机装置。主机装置是能够处理数据的电子装置,并且可以包括计算机、数码相机、移动电话等。存储器系统可以通过被内置在主机装置中来操作,或者可以通过以可分离的形式制造并且联接到主机装置来操作。
发明内容
本公开的各个实施例涉及一种确保较快的读取速度的存储器系统、其操作方法和计算系统。
在本公开的实施例中,一种存储器系统可以包括:存储介质,包括缓冲区域和主区域;以及控制器,被配置为当执行清除操作时,将普通数据(normal data)从缓冲区域移动到主区域,并且将固定数据(pinned data)保持在缓冲区域中,其中固定数据是由主机装置确定以被与清除操作无关地保持在缓冲区域中的数据。
在本公开的实施例中,一种用于操作存储器系统的方法可以包括:将由主机装置指定的数据指示为固定数据;并且当执行清除操作时,将普通数据从缓冲区域移动到主区域,并且将固定数据保持在缓冲区域中。
在本公开的实施例中,一种计算系统可以包括:存储器系统,包括存储介质和控制器,该存储介质具有缓冲区域和主区域;以及主机装置,被配置为将待存储在存储介质中的数据之中将被以与清除操作无关地保持在缓冲区域中的数据指定为固定数据,其中,当执行清除操作时,控制器将缓冲区域中存储的数据之中除了固定数据之外的普通数据移动到主区域。
在本公开的实施例中,一种存储器系统可以包括:存储介质,包括缓冲区域和主区域,缓冲区域比主区域具有更快的访问速度;以及控制器,被配置为:将普通数据和固定数据写入缓冲区域中,固定数据被指定为待被频繁访问的数据;当执行清除操作时,确定缓冲区域的数据是普通数据还是固定数据;将普通数据从缓冲区域移动到主区域;以及将固定数据保持在缓冲区域中。
根据本公开的实施例的存储器系统、其操作方法和计算系统可以确保较快的读取速度。
附图说明
图1是示出根据本公开的实施例的包括存储器系统的计算系统的框图。
图2A和图2B是示出根据本公开的实施例的将数据存储在缓冲区域中的方法的示图。
图3A和图3B是示出根据本公开的实施例的控制器指示固定数据的方法的示图。
图4是示出根据本公开的实施例的控制器执行清除操作的方法的示图。
图5是示出根据本公开的实施例的控制器处理写入命令的方法的流程图。
图6是示出根据本公开的实施例的控制器执行清除操作的方法的流程图。
图7是示出根据本公开的实施例的控制器处理取消映射命令的方法的流程图。
图8是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图9是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图10是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图11是示出根据本公开的实施例的包括存储器系统的网络系统的示图。
图12是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置的框图。
具体实施方式
在本公开中,在结合附图阅读以下实施例之后,优点、特征以及用于实现这些优点、特征的方法将变得更加显而易见。然而,本公开可以以不同的形式实现,并且不应被解释为限于本文阐述的实施例。相反,提供这些实施例是为了详细描述本公开至本公开所属领域的技术人员能够容易地实施本公开的技术思想的程度。
在本文中应当理解,本公开的实施例不限于附图中所示的细节,并且附图不一定是按比例的,并且在一些情况下,比例可能已经被放大以便更清楚地描绘本公开的某些特征。虽然本文使用了特定的术语,但应当理解,本文使用的术语仅用于描述特定实施例的目的,并且不旨在限制其含义或权利要求中限定的本公开的范围。
如本文所使用的,术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。应当理解,当元件被称为在另一元件“上”、“连接到”或“联接到”另一元件时,该元件可以直接位于另一元件上、直接连接到或联接到另一元件,或者可以存在中间元件。如本文所使用的,除非上下文另有明确说明,否则单数形式也旨在包括复数形式。将进一步理解,当在本说明书中使用时,术语“包括”和/或“包括有”指定至少一个所述特征、步骤、操作和/或元件的存在,但是不排除一个或多个其它特征、步骤、操作和/或其元件的存在或添加。
在下文中,将通过实施例的各个示例参照附图在下面详细描述存储器系统、其操作方法和计算系统。
图1是示出根据本公开的实施例的包括存储器系统100的计算系统10的框图。
计算系统10可以包括存储器系统100和主机装置200。主机装置200可以控制存储器系统100。主机装置200可以通过写入命令将数据存储在存储器系统100中。
计算系统10可以执行准备操作(provisioning operation)。例如,计算系统10可以在初始启动时执行准备操作。例如,通过准备操作,主机装置200可以将存储器系统100的存储空间划分为多个区域,并且可以设置各个区域的用途。例如,通过准备操作,主机装置200可以将存储器系统100的主区域122设置为将存储用户数据的区域。而且,当存储器系统100包括主区域122和与主区域122相对应的缓冲区域121时,主机装置200可以通过准备操作来设置缓冲区域121的类型。缓冲区域121的类型可以意为缓冲区域121是专用于主区域122(即,专用类型)还是与另一主区域122(未示出)共享(即,共享类型)。
通过准备操作,主机装置200可进一步设置缓冲区域121是否支持固定功能。如稍后将描述的,当缓冲区域121支持固定功能时,即使执行用于将数据从缓冲区域121移动到主区域122的清除操作,缓冲区域121也可以按原样保持由主机装置200选择性地指定的数据(在下文中,为固定数据FD)。
例如,主机装置200可以将待被频繁访问的数据指定为固定数据FD。在将数据存储在存储器系统100中之前,主机装置200可以确定是否将相应的数据指定为固定数据FD。为了通知控制器110相应的数据是固定数据FD,主机装置200可以将固定提示(pinned hint)添加到针对数据的写入命令中。在这种情况下,通过参考写入命令中包括的固定提示,控制器110可以确定相应的数据是固定数据FD,并且可以控制相应的数据,使得相应的数据被按原样保持在缓冲区域121中。然而,根据实施例,主机装置200可以以与将固定提示添加到写入命令的方式不同的方式来通知控制器110相应的数据是固定数据FD。
当删除与固定数据FD相对应的文件时,主机装置200可以向控制器110传输针对该固定数据FD的设置命令(例如,取消映射命令)。因此,通过取消映射命令,可以擦除固定数据FD而不再将该固定数据FD保持在缓冲区域121中。根据实施例,当删除与固定数据FD相对应的文件时,主机装置200可以通过除取消映射命令之外的单独命令来控制控制器110,使得控制器110从缓冲区域121删除固定数据FD。
例如,根据通用闪存(UFS)规范,缓冲区域121可以是写入增强器缓冲器(writebooster buffer)。根据现有的UFS规范,在准备操作中,可以通过将写入增强器缓冲器的类型设置为“00”或“01”来将写入增强器缓冲器的类型设置为专用类型或共享类型。因此,主机装置200可以如下表一起设置缓冲区域121的类型和固定功能,但是本公开的实施例不限于此。
设置值 | 写入增强器缓冲器类型 | 固定功能 |
00 | 专用类型 | 不支持 |
01 | 共享类型 | 不支持 |
10 | 专用类型 | 支持 |
11 | 共享类型 | 支持 |
此外,例如,根据UFS规范,写入命令可包括保留字段。因此,主机装置200可以通过将特定值(例如,1)设置到写入命令的保留字段的[7:5]位中的至少一位来添加固定提示,但是本公开的实施例不限于此。
存储器系统100可被配置为响应于主机装置200的写入请求而存储从主机装置200提供的数据。而且,存储器系统100可被配置为响应于主机装置200的读取请求而将所存储的数据提供到主机装置200。
存储器系统100可以包括个人计算机存储卡国际协会(PCMCIA)卡,紧凑型闪存(CF)卡,智能媒体卡,记忆棒,MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡,SD、迷你SD和微型SD形式的安全数字卡,通用闪存(UFS)或固态驱动器(SSD)。
存储器系统100可以包括控制器110和存储介质120。
控制器110可控制存储器系统100的一般操作。控制器110可以根据主机装置200的指令控制存储介质120执行前台操作。根据主机装置200的指令,即写入请求和读取请求,前台操作可以包括将数据写入存储介质120和从存储介质120读取数据的操作。
进一步地,控制器110可以独立于主机装置200而控制存储介质120以执行内部需要的后台操作。后台操作可以包括针对存储介质120的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作之中的至少一个。与前台操作类似,后台操作可以包括将数据写入存储介质120和从存储介质120读取数据的操作。
通过准备操作,控制器110可使用存储介质120中的与主区域122相对应的缓冲区域121。而且,通过准备操作,控制器110可以控制缓冲区域121,使得缓冲区域121支持固定功能。
详细地,控制器110可以在将通过写入命令从主机装置200传输的数据存储在主区域122之前,先将该数据存储在缓冲区域121中。当写入命令包括固定提示时,控制器110可以指示缓冲区域121中存储的数据是固定数据FD。
当触发了清除操作时,控制器110可以将缓冲区域121中存储的数据之中除固定数据FD之外的数据移动到主区域122。也就是说,即使执行了清除操作,固定数据FD也可以连续地保持在缓冲区域121中。
当从主机装置200接收针对固定数据FD的设置命令(例如,取消映射命令)时,控制器110可以将固定数据FD改变为无效数据。例如,控制器110可以通过将与固定数据FD相对应的映射关系取消映射来将固定数据FD改变为无效数据。因此,已变为无效数据的固定数据FD可以在例如垃圾收集操作中被擦除,并且可以不再被保持在缓冲区域121中。
在控制器110的控制下,存储介质120可以存储从控制器110传输的数据,并且可以读取所存储的数据并将所读取的数据传输到控制器110。
存储介质120可以包括缓冲区域121和主区域122。尽管未示出,但是存储介质120可以包括多个主区域以及与各个主区域相对应的缓冲区域。
缓冲区域121可以以比主区域122更快的操作速度(即,写入速度和/或读取速度)被访问。也就是说,缓冲区域121可以比主区域122具有更快的操作速度。缓冲区域121可以比主区域122具有更小的存储密度(memory density)。换言之,缓冲区域121中的每个存储器单元中能够存储的位的数量可以小于主区域122中的每个存储器单元中能够存储的位的数量。例如,缓冲区域121可以是单层单元(SLC)区域,主区域122可以是多层单元(MLC)区域、三层单元(TLC)区域或四层单元(QLC)区域。
缓冲区域121和主区域122中的每一个可以包括多个存储器区域。每个存储器区域可以是存储介质120执行擦除操作的单位。即,当针对存储器区域执行擦除操作时,可以一次擦除该存储器区域中存储的所有数据。
存储介质120可以包括至少一个非易失性存储器装置。作为示例而非限制,非易失性存储器装置可以包括诸如NAND闪存或NOR闪存的闪速存储器装置、FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁性随机存取存储器)或ReRAM(电阻式随机存取存储器)。
图2A和图2B是示出根据本公开的实施例的用于将数据存储在缓冲区域121中的方法的示图。
参照图2A,根据实施例,缓冲区域121中包括的存储器区域之中的存储器区域MR0可以存储固定数据FD和除固定数据FD之外的数据(下文中,为普通数据ND)两者。即,控制器110可以将固定数据FD和普通数据ND存储在缓冲区域121中的相同的存储器区域MR0中,而不区分固定数据FD和普通数据ND。
参照图2B,根据实施例,缓冲区域121中包括的存储器区域之中的存储器区域MR1可以存储普通数据ND,并且缓冲区域121中包括的存储器区域之中的存储器区域MR2可以存储固定数据FD。换言之,根据通过写入命令从主机装置200传输的数据是固定数据FD还是普通数据ND,控制器110可以确定缓冲区域121中存储该数据的位置。例如,当写入命令不包括固定提示时,控制器110可以将相应的数据确定为普通数据ND,并且将相应的数据存储在存储器区域MR1中。另一方面,当写入命令包括固定提示时,控制器110可以将相应的数据确定为固定数据FD,并且将相应的数据存储在存储器区域MR2中。
图3A和图3B是示出根据本公开的实施例的控制器110指示固定数据FD的方法的示图。
参照图3A,根据实施例,缓冲区域121的存储器区域MR0可以包括数据区域DR和备用区域SR。当将固定数据FD存储在数据区域DR中时,控制器110可以将固定标志FF存储在备用区域SR中。固定标志FF可以指示相应的数据是固定数据FD。
参照图3B,根据实施例,控制器110可以将固定数据信息FDI存储在与缓冲区域121的存储器区域MR0分开的元区域MTR中。固定数据信息FDI可以指示例如缓冲区域121中存储的数据之中的哪个数据是固定数据FD。固定数据信息FDI可以指出例如缓冲区域121中存储固定数据FD的位置。元区域MTR可以位于存储介质120和/或控制器110中。
作为示例,图3B示出了固定数据FD和普通数据ND如图2A所示存储在相同的存储器区域中的情况。然而,即使在图2B所示的情况下,也可以生成固定数据信息FDI以指示例如第二存储器区域,诸如存储器区域MR2。
图4是示出根据本公开的实施例的控制器110执行清除操作的方法的示图。
参照图4,首先,可以通过预定条件,即当满足设置条件时,开始清除操作。例如,可以在存储器系统100处于空闲状态时执行清除操作。又例如,可以通过主机装置200的指令执行清除操作。
通过针对缓冲区域121的清除操作,控制器110可以将缓冲区域121中存储的数据之中除固定数据FD之外的普通数据ND移动到主区域122。即,即使执行了清除操作,固定数据FD也可以按原样保持在缓冲区域121中。
例如,当执行清除操作时,通过检查与固定数据FD一起存储在缓冲区域121中的固定标志FF或检查元区域MTR中存储的固定数据信息FDI,控制器110可以识别固定数据FD,并且可以将识别出的固定数据FD留在缓冲区域121中。
因此,根据本公开的实施例,在固定数据FD被擦除之前,该固定数据FD可以连续地保持在缓冲区域121中,并且当主机装置200请求读取固定数据FD时,可以快速地从缓冲区域121读取该固定数据FD并将其传输到主机装置200。也就是说,存储器系统100可以确保针对固定数据FD的较快的读取速度。因此,主机装置200可以将待被频繁访问的数据指定为固定数据FD,将固定数据FD存储在存储器系统100中,从存储器系统100快速地接收固定数据FD,并且处理固定数据FD。
图5是示出根据本公开的实施例的控制器110处理写入命令的方法的流程图。
参照图5,在操作S110中,控制器110可以接收从主机装置200传输的写入命令。
在操作S120中,控制器110可以确定写入命令是否包括固定提示。当确定写入命令包括固定提示(S120,是)时,该进程可以进行到操作S130。当确定写入命令不包括固定提示(S120,否)时,该进程可以进行到操作S140。
在操作S130中,控制器110可以将与写入命令相对应的数据作为固定数据FD存储在缓冲区域121中。
在操作S140中,控制器110可以将与写入命令相应的数据作为普通数据存储在缓冲区域121中。
图6是示出根据本公开的实施例的控制器110执行清除操作的方法的流程图。
参照图6,在操作S210中,控制器110可以确定执行清除操作。
在操作S220中,控制器110可以将普通数据从缓冲区域121移动到主区域122,并且可以将固定数据FD保持在缓冲区域121中。
图7是示出根据本公开的实施例的控制器110处理设置命令(例如,取消映射命令)的方法的流程图。
参照图7,在操作S310中,控制器110可以接收针对固定数据FD的取消映射命令。
在操作S320中,控制器110可以通过将与固定数据FD相对应的映射关系进行取消映射来将固定数据FD改变为无效数据。
在操作S330中,控制器110可以删除已经变为无效数据的固定数据FD。
图8是示出根据本公开的实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示图。参照图8,数据处理系统1000可以包括主机装置1100和SSD 1200。
主机装置1100可对应于图1所示的主机装置200。主机装置1100可以以与主机装置200相同的方式配置。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可以对应于图1所示的控制器110。控制器1210可以以与控制器110相同的方式配置。
控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议将主机装置1100和SSD 1200接口连接。例如,主机接口单元1211可以通过诸如以下的通信标准或接口中的任意一种与主机装置1100通信:安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
ECC单元1214可以生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。所生成的奇偶校验数据可以与该数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果所检测到的错误在可校正范围内,则ECC单元1214可以校正所检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制向非易失性存储器装置1231至123n中的至少一个提供诸如命令和地址的控制信号。此外,存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如,存储器接口单元1215可以将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个,或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地,缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。根据控制器1210的控制,被临时存储在缓冲存储器1220中的数据可以被传输到主机装置1100或者被传输到非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量电容器。
根据主机装置1100与SSD 1200之间的接口方案,信号连接器1250可以由各种类型的连接器配置。
根据主机装置1100的电源方案,电源连接器1260可以由各种类型的连接器配置。
图9是示出根据本公开的实施例的包括存储器系统2200的数据处理系统2000的示图。参照图9,数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式来配置。尽管未示出,但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括连接端子2110,诸如插座、插槽或连接器。存储器系统2200可以被安装到连接端子2110。
主机装置2100可以对应于图1所示的主机装置200。主机装置2100可以以与主机装置200相同的方式配置。
存储器系统2200可以以诸如印刷电路板的板的形式配置。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图1所示的控制器110或图8所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地,缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制,可以将临时存储在缓冲存储器装置2220中的数据传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250,可以在主机装置2100和存储器系统2200之间传输诸如命令、地址、数据等的信号以及电力。根据主机装置2100和存储器系统2200之间的接口方案,连接端子2250可被配置为各种类型。连接端子2250可以被设置在存储器系统2200的任意一侧。
图10是示出根据本公开的实施例的包括存储器系统3200的数据处理系统3000的示图。参照图10,数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式配置。尽管未示出,但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。主机装置3100可对应于图1所示的主机装置200。主机装置3100可以以与主机装置200相同的方式配置。
存储器系统3200可以以表面安装型封装的形式配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图1所示的控制器110或图8所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地,缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读取的数据。根据控制器3210的控制,可以将临时存储在缓冲存储器装置3220中的数据传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图11是示出根据本公开的实施例的包括存储器系统4200的网络系统4000的示图。参照图11,网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如,服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如,服务器系统4300可以将数据提供到多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。主机装置4100可以对应于图1所示的主机装置200。主机装置4100可以以与主机装置200相同的方式配置。存储器系统4200可以由图1中所示的存储器系统100、图8中所示的SSD 1200、图9中所示的存储器系统2200或图10中所示的存储器系统3200配置。
图12是示出根据本公开的实施例的被包括在存储器系统中的非易失性存储器装置300的框图。参照图12,非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如,行解码器320可以将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制而操作。数据读取/写入块330可以根据操作模式作为写入驱动器或读出放大器来操作。例如,数据读取/写入块330可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器操作。又例如,数据读取/写入块330可以在读取操作中作为从存储器单元阵列310读出数据的读出放大器来操作。
列解码器340可以根据控制逻辑360的控制而操作。列解码器340可以对从外部装置(例如,存储器控制器)提供的地址进行解码。列解码器340可以基于解码结果将数据读取/写入块330中的分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。由电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如,在编程操作中生成的编程电压可以被施加到待执行编程操作的存储器单元的字线。又例如,在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。再例如,在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如,控制逻辑360可以控制非易失性存储器装置300的操作,例如,非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各个实施例,但是本领域技术人员将理解,所描述的实施例仅是示例。因此,本文所述的存储器系统、其操作方法和计算系统不应基于所述实施例而受到限制。相反,当结合上面的描述和附图时,本文所述的存储器系统应当仅根据所附权利要求书来限制。
Claims (15)
1.一种存储器系统,包括:
存储介质,包括缓冲区域和主区域;以及
控制器,当执行清除操作时,将普通数据从所述缓冲区域移动到所述主区域,并且使固定数据保持在所述缓冲区域中,
其中所述固定数据是由主机装置确定以被与所述清除操作无关地保持在所述缓冲区域中的数据。
2.根据权利要求1所述的存储器系统,其中,当从所述主机装置接收的写入命令包括固定提示时,所述控制器将与所述写入命令相对应的数据作为所述固定数据存储在所述缓冲区域中。
3.根据权利要求1所述的存储器系统,其中,根据通过写入命令从所述主机装置接收的数据是所述固定数据还是所述普通数据,所述控制器确定在所述缓冲区域中存储所述数据的位置。
4.根据权利要求1所述的存储器系统,其中,当从所述主机装置接收针对所述固定数据的设置命令时,所述控制器从所述缓冲区域删除所述固定数据。
5.根据权利要求1所述的存储器系统,其中,通过所述主机装置的准备操作,所述控制器设置所述缓冲区域以支持固定功能。
6.一种操作存储器系统的方法,包括:
将由主机装置指定的数据指示为固定数据;并且
当执行清除操作时,将普通数据从缓冲区域移动到主区域,并且使所述固定数据保持在所述缓冲区域中。
7.根据权利要求6所述的方法,进一步包括:
当从所述主机装置接收到针对所述固定数据的设置命令时,从所述缓冲区域删除所述固定数据。
8.根据权利要求6所述的方法,进一步包括:
通过所述主机装置的准备操作来设置所述缓冲区域以支持固定功能。
9.根据权利要求6所述的方法,其中将所述数据指示为所述固定数据包括:
当针对所述数据的写入命令包括固定提示时,在将所述数据存储在所述缓冲区域中的同时,将所述数据指示为所述固定数据。
10.一种计算系统,包括:
存储器系统,包括存储介质和控制器,所述存储介质具有缓冲区域和主区域;以及
主机装置,将待存储在所述存储介质中的数据之中将被以与清除操作无关地保持在所述缓冲区域中的数据指定为固定数据,
其中,当执行所述清除操作时,所述控制器将所述缓冲区域中存储的数据之中除所述固定数据之外的普通数据移动到所述主区域。
11.根据权利要求10所述的计算系统,其中所述主机装置将待被频繁访问的数据指定为所述固定数据。
12.根据权利要求10所述的计算系统,
其中,当向所述控制器传输针对待存储在所述存储介质中的所述数据的写入命令时,所述主机装置向所述写入命令添加固定提示,所述固定提示指示所述数据被指定为所述固定数据,并且
其中所述控制器通过检查所述写入命令中的所述固定提示,将所述数据作为所述固定数据存储在所述缓冲区域中。
13.根据权利要求10所述的计算系统,其中,当删除与所述固定数据相对应的文件时,所述主机装置向所述控制器传输针对所述固定数据的设置命令。
14.根据权利要求13所述的计算系统,其中,当从所述主机装置接收所述设置命令时,所述控制器将所述固定数据改变为无效数据,并且从所述缓冲区域删除所述固定数据。
15.根据权利要求10所述的计算系统,其中所述主机装置通过准备操作来设置所述缓冲区域以支持固定功能。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0006838 | 2021-01-18 | ||
KR1020210006838A KR20220104486A (ko) | 2021-01-18 | 2021-01-18 | 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114816233A true CN114816233A (zh) | 2022-07-29 |
Family
ID=82406387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110969672.3A Withdrawn CN114816233A (zh) | 2021-01-18 | 2021-08-23 | 存储器系统、其操作方法和计算系统 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11681462B2 (zh) |
KR (1) | KR20220104486A (zh) |
CN (1) | CN114816233A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11614899B1 (en) * | 2021-09-30 | 2023-03-28 | Dell Products L.P. | Secure data transfers using physical carriers |
US11829615B2 (en) * | 2022-02-16 | 2023-11-28 | Western Digital Technologies, Inc. | Out of order data transfer hint calibration |
WO2024112034A1 (ko) * | 2022-11-21 | 2024-05-30 | 삼성전자 주식회사 | 전자 장치 및 전자 장치의 파일 시스템 운영 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10303571B2 (en) * | 2015-11-04 | 2019-05-28 | Intel Corporation | Data recovery in memory devices |
US10275162B2 (en) * | 2017-06-23 | 2019-04-30 | Dell Products L.P. | Methods and systems for managing data migration in solid state non-volatile memory |
JP7023103B2 (ja) * | 2017-12-22 | 2022-02-21 | キオクシア株式会社 | メモリシステム及び制御方法 |
KR102535627B1 (ko) * | 2018-03-28 | 2023-05-24 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
KR102694542B1 (ko) | 2019-11-07 | 2024-08-13 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
-
2021
- 2021-01-18 KR KR1020210006838A patent/KR20220104486A/ko active Search and Examination
- 2021-06-15 US US17/348,444 patent/US11681462B2/en active Active
- 2021-08-23 CN CN202110969672.3A patent/CN114816233A/zh not_active Withdrawn
-
2023
- 2023-05-04 US US18/311,892 patent/US12026398B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20230273748A1 (en) | 2023-08-31 |
US11681462B2 (en) | 2023-06-20 |
KR20220104486A (ko) | 2022-07-26 |
US20220229584A1 (en) | 2022-07-21 |
US12026398B2 (en) | 2024-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11487669B2 (en) | Memory system for storing data of log-structured merge tree structure and data processing system including the same | |
US11681462B2 (en) | Memory system, operating method thereof and computing system | |
CN111180001A (zh) | 存储器系统和测试系统 | |
US20210216458A1 (en) | Memory system performing host map management | |
KR20200054534A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
CN113741798A (zh) | 数据存储装置及其操作方法 | |
US10901653B2 (en) | Electronic device | |
KR20190032104A (ko) | 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
CN114764396A (zh) | 数据存储装置及其操作方法 | |
CN111078129A (zh) | 存储器系统及其操作方法 | |
KR20190090634A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
US20230289059A1 (en) | Memory system and operating method thereof | |
US11720276B2 (en) | Memory system and controller for managing write status | |
CN111352856B (zh) | 存储器系统及其操作方法 | |
CN110442302B (zh) | 存储器系统及用于操作存储器系统的方法 | |
US11954347B2 (en) | Memory system and operating method thereof | |
US11954351B2 (en) | Memory system, operating method thereof, and data processing system for processing duplicate data | |
US11379362B2 (en) | Memory system and operating method thereof | |
CN110825654B (zh) | 存储器系统及其操作方法 | |
US20230214151A1 (en) | Memory system and operating method thereof | |
KR20230001257A (ko) | 메모리 시스템 | |
CN113157200A (zh) | 存储器系统及包括存储器系统的数据处理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220729 |
|
WW01 | Invention patent application withdrawn after publication |