TWI779046B - 記憶體裝置及包括其的記憶體系統 - Google Patents

記憶體裝置及包括其的記憶體系統 Download PDF

Info

Publication number
TWI779046B
TWI779046B TW107119516A TW107119516A TWI779046B TW I779046 B TWI779046 B TW I779046B TW 107119516 A TW107119516 A TW 107119516A TW 107119516 A TW107119516 A TW 107119516A TW I779046 B TWI779046 B TW I779046B
Authority
TW
Taiwan
Prior art keywords
address
memory
memory device
offset value
controller
Prior art date
Application number
TW107119516A
Other languages
English (en)
Other versions
TW201918884A (zh
Inventor
洪道善
權正賢
鄭承奎
申原圭
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201918884A publication Critical patent/TW201918884A/zh
Application granted granted Critical
Publication of TWI779046B publication Critical patent/TWI779046B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

關於記憶體裝置包括：記憶體區域；以及存取單元，其適用於：根據外部設備的控制來設置偏移值，回應於外部設備的針對記憶體區域的第一位址的存取指令而基於偏移值來將記憶體區域的第一位址改變為第二位址，以及執行針對第二位址的存取操作。

Description

記憶體裝置及包括其的記憶體系統
各種實施例總體而言關於記憶體系統，更具體地關於包括記憶體裝置的記憶體系統。
記憶體系統可以被配置為回應於來自於外部設備的寫入請求而儲存從外部設備提供的資料。另外，記憶體系統可以被配置為回應於來自於外部設備的讀取請求來將所儲存的資料提供給外部設備。作為能夠處理資料的電子設備的外部設備可以包括電腦、數位照相機或行動電話。記憶體系統可以透過嵌入在外部設備中來操作，或者透過以可分離的形式製造且耦接到外部設備來操作。
本申請要求於2017年11月8日向韓國智慧財產權局提交的申請號為10-2017-0147909的韓國專利申請的優先權，其全部內容透過引用合併於此。
各種實施例關於一種記憶體系統，其能夠對記憶體裝置的不同記憶體單元並行地同時執行管理操作，以確保資料可靠性。
在一個實施例中，一種記憶體裝置可以包括：記憶體區域；以及存取單元，其適用於：根據外部設備的控制來設置偏移值，回應於外部設備的針對記憶體區域的第一位址的存取指令而基於偏移值來將第一位址改變為記憶體區域的第二位址，以及執行針對第二位址的存取操作。
在一個實施例中，一種記憶體系統可以包括：第一記憶體裝置，其包括與第一位址相對應的第一記憶體單元和與第二位址相對應的第二記憶體單元；以及控制器，其適用於基於第一位址與第二位址來設置第一記憶體裝置中的第一偏移值，並且將針對第一位址的存取指令傳輸至第一記憶體裝置，以存取第二記憶體單元。
在一個實施例中，一種記憶體系統可以包括：第一記憶體裝置和第二記憶體裝置；以及控制器，其適用於同時存取不同的第一記憶體裝置的第一目標位址與第二記憶體裝置的第二目標位址，從而對第一目標位址與第二目標位址執行管理操作。
根據實施例，記憶體系統可以對記憶體裝置的不同記憶體單元並行地同時執行管理操作，以確保資料可靠性。
100:記憶體系統
110:控制器
200:記憶體系統
210:控制器
220:儲存介質
1000:資料處理系統
1100:主機設備
1200:記憶體系統
1210:控制器
1211:主機介面單元
1212:控制單元
1213:隨機存取記憶體
1214:錯誤校正碼單元
1215:記憶體介面單元
1220:緩衝記憶體裝置
1231~123n:非揮發性記憶體裝置
1240:電源
1241:輔助電源
1250:訊號連接器
1260:電源連接器
2000:資料處理系統
2100:主機設備
2110:連接端子
2200:記憶體系統
2210:控制器
2220:緩衝記憶體裝置
2231、2232:非揮發性記憶體裝置
2240:電源管理積體電路
2250:連接端子
3000:資料處理系統
3100:主機設備
3200:記憶體系統
3210:控制器
3220:緩衝記憶體裝置
3230:非揮發性記憶體裝置
3250:焊料球
4000:網路系統
4100:主機設備
4200:記憶體系統
4300:伺服器系統
4410~4430:用戶端系統
4450:網路
ACCMD:存取指令
ACU:存取單元
ACU1~ACU4:存取單元
AD1:位址
AD1_R:記憶體單元
AD2:位址
AD2_R:記憶體單元
AD11~AD14:位址
AD11_R1:記憶體單元
AD12_R2:記憶體單元
AD13_R3:記憶體單元
AD14_R4:記憶體單元
AD1_MR1:主記憶體單元
AD1_MR2:主記憶體單元
AD1_MR3:主記憶體單元
AD1_MR4:主記憶體單元
AD12_RR2:替換記憶體單元
AD13_RR3:替換記憶體單元
ADJ:位址調整器
CH1~CHn:通道
CTL:控制線
D0:記憶體裝置
D1~D4:記憶體裝置
DQ1~DQ4:資料線
MR1~MR4:主記憶體區域
MU0~MUm:主記憶體單元
OV:偏移值
OV1~OV4:偏移值
OVCMD:偏移值設置指令
OVL:偏移值設置線
OVR:偏移值記錄器
PWR:電力
R1~R4:記憶體區域
RDCMD:讀取指令
RR1~RR4:替換記憶體區域
RU0~RUr:替換記憶體單元
S110~S190:步驟
S210~S260:步驟
S310~S400:步驟
SGL:訊號
RG:記憶體區域
TD:位址
TD_MR1:記憶體單元
TD2:位址
TD2_RR2:記憶體單元
TU:位址
TU_MR1:記憶體單元
TU2:位址
TU2_RR2:記憶體單元
U0~Un:記憶體單元
WTCMD:寫入指令
〔圖1〕是示出根據一個實施例的示例性記憶體系統的代表的方塊圖。
〔圖2〕是詳細示出根據該實施例的示例性記憶體裝置的代表的方塊圖。
〔圖3a〕和〔圖3b〕是有助於說明根據實施例的將偏移值儲存在偏移值記錄器中的方法的示例性示圖的代表。
〔圖4〕是有助於說明根據一個實施例的用於操作記憶體系統的方法的示例性流程圖的代表。
〔圖5〕是有助於說明根據一個實施例的用於操作記憶體系統的方法的示例性流程圖的代表。
〔圖6〕是示出根據一個實施例的示例性記憶體系統的代表的方塊圖。
〔圖7〕是示出根據一個實施例的包括主記憶體區域和替換記憶體區域的示例性儲存介質的代表的示圖。
〔圖8〕是有助於說明寫入干擾的影響被施加在相鄰記憶體單元上的情形的示例性示圖的代表。
〔圖9a〕至〔圖9c〕是有助於說明根據一個實施例的控制器執行管理操作的方法的示例性示圖的代表。
〔圖10〕是有助於說明根據一個實施例的用於操作記憶體系統的方法的示例性流程圖的代表。
〔圖11〕是示出根據一個實施例的包括記憶體系統的示例性資料處理系統的代表的示圖。
〔圖12〕是示出根據一個實施例的包括記憶體系統的示例性資料處理系統的代表的示圖。
〔圖13〕是示出根據一個實施例的包括記憶體系統的示例性資料處理系統的代表的示圖。
〔圖14〕是示出根據一個實施例的包括記憶體系統的示例性網路系統的代表的示圖。
在下文中，下面將參考所附圖式透過實施例的各種示例來描述記憶體裝置以及包括記憶體裝置的記憶體系統。
圖1是示出根據一個實施例的示例性記憶體系統100的代表的方塊圖。
參考圖1，記憶體系統100可以包括控制器110和記憶體裝置D0。
控制器110可以是控制記憶體系統100的一般操作的外部設備。控制器110可以根據主機設備的控制來將資料儲存在記憶體裝置D0中，並且可以從記憶體裝置D0讀取資料，然後將所讀取的資料傳輸至主機設備(未示出)。
此外，控制器110可以執行各種內部操作。控制器110的內部操作可以包括偏移值設置操作。可以對記憶體裝置D0執行偏移值設置操作，以設置記憶體裝置D0中要用於調整和/或改變位址的偏移值OV。可以透過將偏移值OV儲存在記憶體裝置D0的偏移值記錄器OVR中來執行偏移值設置操作。
控制器110可以以各種方案來控制記憶體裝置D0，使得記憶體裝置D0將偏移值OV儲存在偏移值記錄器OVR中。例如，控制器110可以將偏移值設置指令發送至記憶體裝置D0，以指示記憶體裝置D0將偏移值OV儲存在偏移值記錄器OVR中。在另一個實施例中，當透過啟動耦接到記憶體裝置D0的單獨偏移值設置線來將與偏移值OV相關聯的寫入指令或用於偏移值OV的寫入指令傳輸至記憶體裝置D0時，控制器110可以通知記憶體裝置D0如下內容：對應的寫入指令用於偏移值設置操作。在這種情況下，記憶體裝置D0可以回應於對 應的寫入指令來將偏移值OV儲存在偏移值記錄器OVR中。將參考圖3a和圖3b來詳細描述控制器110設置偏移值記錄器OVR中的偏移值OV的方法。
另外，控制器110的內部操作可以包括操作模式設置操作。操作模式設置操作可以被執行以確定記憶體裝置D0將在正常模式下操作還是在位址調整模式下操作。可以設置記憶體裝置D0中的操作模式。
具體地，控制器110可以將記憶體裝置D0的操作模式選擇為位址調整模式和正常模式中的一個模式，並且可以設置記憶體裝置D0中的選中的操作模式。控制器110可以以各種方案來控制記憶體裝置D0，使得記憶體裝置D0在選中的操作模式下操作。作為一個簡單的示例，控制器110可以透過操作模式設置指令來設置記憶體裝置D0中的操作模式。作為另一示例，控制器110可以在透過存取指令ACCMD來指示記憶體裝置D0執行存取操作時設置操作模式。稍後將對與位址調整模式和正常模式相關聯的操作進行詳細描述。
此外，控制器110的內部操作可以包括管理操作。可以執行管理操作以讀取因各種原因而損壞或可能損壞的資料，校正錯誤並且再次寫入錯誤已被校正的資料。例如，資料損壞的原因可以包括寫入干擾影響。
控制器110可以將存取指令ACCMD傳輸至記憶體裝置D0。存取指令ACCMD可以指示記憶體裝置D0處理主機設備的存取請求。控制器110可以透過存取指令ACCMD指示記憶體裝置D0執行針對第一位址AD1的存取操作(例如，讀取操作、寫入操作等)。
根據一個實施例，控制器110可以透過存取指令ACCMD來執行控制器110的內部操作。例如，控制器110可以執行上述的偏移值設置操作、操作模式設置操作以及管理操作。
記憶體裝置D0可以根據控制器110的控制來執行寫入操作以儲存從控制器110傳輸來的資料，並且可以執行讀取操作以讀取所儲存的資料，然後將所讀取的資料傳輸至控制器110。正如稍後將描述的，記憶體裝置D0可以回應於從控制器110傳輸來的存取指令ACCMD而執行存取操作。
記憶體裝置D0可以包括存取單元ACU。存取單元ACU可以包括根據控制器110的控制來儲存偏移值OV的偏移值記錄器OVR。
首先，存取單元ACU可以根據控制器110的控制來將偏移值OV儲存在偏移值記錄器OVR中，並且可以基於偏移值OV來在位址調整模式下執行位址調整操作。具體地，當在位址調整模式下從控制器110接收針對第一位址AD1的存取指令ACCMD時，存取單元ACU可以透過基於儲存在偏移值記錄器OVR中的偏移值OV而將第一位址AD1改變為第二位址AD2來執行位址調整操作。然後，存取單元ACU可以執行針對第二位址AD2的記憶體單元AD2_R或與第二位址AD2相關聯的記憶體單元AD2_R的存取操作。
當在正常模式下從控制器110接收針對第一位址AD1的存取指令ACCMD時，存取單元ACU可以照常對第一位址AD1的記憶體單元(在圖1中未示出)執行存取操作。換言之，存取單元ACU在正常模式下不執行位址調整操作。稍後將參考圖2來詳細描述根據操作模式而定的存取單元ACU的操作。
由於作為根據控制器110的控制來設置記憶體裝置D0的操作模式的結果，存取單元ACU可以在正常模式或位址調整模式下操作。雖然未示出，但是存取單元ACU可以包括儲存操作模式的模式記錄器。存取單元ACU可以根據控制器110的控制來將操作模式儲存在模式記錄器中，並且可以在模式記錄器中儲存的操作模式下操作。
根據一個實施例，控制器110可以使用除了設置存取單元ACU中的操作模式的方法之外的方法來控制存取單元ACU選擇性地執行位址調整操作。例如，透過僅設置存取單元ACU中的偏移值OV，然後相繼傳輸存取指令ACCMD，控制器110可以控制存取單元ACU執行位址調整操作並且隨後執行存取操作(正如在上述的位址調整模式下那樣)。為此，當在設置偏移值OV之後相繼接收到存取指令ACCMD時，存取單元ACU可以回應於存取指令ACCMD而執行位址調整操作並且隨後執行存取操作。
另外，透過在不執行偏移值設置操作的情況下將存取指令ACCMD傳輸至存取單元ACU，控制器110可以控制存取單元ACU執行存取操作而非位址調整操作(正如在上述正常模式下那樣)。為此，存取單元ACU可以回應於在不設置偏移值OV的情況下接收到的存取指令ACCMD而在沒有位址調整操作的情況下來執行存取操作。
根據一個實施例，存取單元ACU可以在不設置單獨的操作模式的情況下，回應於存取指令ACCMD而總是執行位址調整操作並且隨後執行存取操作。當存取單元ACU以這種方式配置時，如果位址調整操作不必被實際執行(即，如果需要針對第一位址AD1的存取操作)，則控制器110可以將偏移值OV設置成“0”。換言之，當偏移值OV被設置成“0”時，存取單元ACU可以產生與第一位址AD1相同的第二位址AD2，並且相應地，可以執行針對第一位址AD1的存取操作。
記憶體裝置D0可以是非揮發性記憶體裝置。例如，記憶體裝置D0可以是PCRAM(相變隨機存取記憶體)。然而，要注意的是本實施例不限於此。根據一個實施例，記憶體裝置D0可以包括快閃記憶體裝置(諸如NAND 快閃記憶體或NOR快閃記憶體)、FeRAM(鐵電隨機存取記憶體)、MRAM(磁性隨機存取記憶體)或ReRAM(電阻式隨機存取記憶體)。
記憶體裝置D0可以是揮發性記憶體裝置。例如，記憶體裝置D0可以是SRAM(靜態隨機存取記憶體)或DRAM(動態隨機存取記憶體)。
圖2是詳細示出根據一個實施例的記憶體裝置D0的示例代表的方塊圖。
參考圖2，記憶體裝置D0可以包括記憶體區域RG和存取單元ACU。
記憶體區域RG可以包括多個記憶體單元U0至Un。記憶體單元可以是由存取單元ACU同時寫入或讀取的記憶體單元。每個記憶體單元可以包括多個記憶胞。當記憶體區域RG包括多個記憶區段(例如，記憶塊或記憶庫)時，每個記憶體單元可以包括存在於多個記憶區段中的相對相同的位置處的記憶胞。
記憶體單元U0至Un中的每個記憶體單元可以與唯一的位址相對應。記憶體單元可以在其位址由存取單元ACU選中時被存取。
存取單元ACU不僅可以包括上面參考圖1描述的偏移值記錄器OVR，也可以包括位址調整器ADJ。位址調整器ADJ可以在位址調整模式下基於從偏移值記錄器OVR輸出的偏移值OV來將第一位址AD1改變為第二位址AD2。例如，位址調整器ADJ可以透過將偏移值OV加到第一位址AD1上來產生第二位址AD2。
將在下文中描述存取單元ACU的操作。
存取單元ACU可以從控制器110接收針對第一位址AD1的存取指令ACCMD。如果位址調整操作應該被執行(例如，當存取單元ACU處於位址調整模式下或控制器110控制存取單元ACU執行位址調整操作時)，則位址調整器ADJ可以回應於由存取單元ACU接收的存取指令ACCMD而基於儲存在偏移值記錄器OVR中的偏移值OV來將第一位址AD1改變為第二位址AD2。然後，存取單元ACU可以存取第二位址AD2的記憶體單元AD2_R。
換言之，當控制器110透過存取指令ACCMD指示存取單元ACU存取第一位址AD1的記憶體單元AD1_R時，存取單元ACU可以基於在存取單元ACU處於位址調整模式下時的偏移值OV來存取第二位址AD2的記憶體單元AD2_R。
相反，如果位址調整操作不應該被執行(例如，當存取單元ACU處於正常模式下或控制器110控制存取單元ACU不執行位址調整操作時)，則存取單元ACU可以回應於由存取單元ACU接收的針對第一位址AD1的存取指令ACCMD而在不執行位址調整操作的情況下執行存取操作。換言之，位址調整器ADJ可以被停用。根據一個實施例，第一位址AD1可以旁路位址調整器ADJ。因此，如果位址調整操作不應該被執行，則存取單元ACU可以回應於針對第一位址AD1的存取指令ACCMD而存取第一位址AD1的記憶體單元AD1_R。
如上所述，根據一個實施例，存取單元ACU可以總是執行位址調整操作。即，當針對第一位址AD1的存取指令ACCMD被傳輸時，位址調整器ADJ可以總是基於偏移值OV來將第一位址AD1改變為第二位址AD2。當控制 器110將偏移值OV設置成“0”時，位址調整器ADJ可以產生與第一位址AD1相同的第二位址AD2。
圖3a和圖3b是有助於說明根據實施例的將偏移值OV儲存在偏移值記錄器OVR中的方法的示圖的代表性示例。
參考圖3a，控制器110可以透過偏移值設置線OVL來與記憶體裝置D0耦接。控制器110可以在啟動偏移值設置線OVL時將與偏移值OV相關聯的寫入指令WTCMD傳輸至記憶體裝置D0。寫入指令WTCMD可以為與用於將資料寫入記憶體裝置D0的記憶體區域RG的正常寫入指令相同的格式。換言之，為將資料儲存在記憶體區域RG中，控制器110可以在停用偏移值設置線OVL時將針對對應資料的寫入指令WTCMD傳輸到記憶體裝置D0。因此，控制器110還可以透過控制偏移值設置線OVL來控制寫入指令WTCMD是用於正常寫入操作還是用於偏移值設置操作。
當偏移值設置線OVL被啟動時，存取單元ACU可以回應於用於偏移值OV的寫入指令WTCMD來將偏移值OV儲存在偏移值記錄器OVR中。當偏移值設置線OVL被停用時，存取單元ACU可以回應於寫入指令WTCMD而執行用於將資料寫入記憶體區域RG中的寫入操作。
參考圖3b，控制器110可以將偏移值設置指令OVCMD傳輸到記憶體裝置D0。控制器110可以透過偏移值設置指令OVCMD指示記憶體裝置D0將偏移值OV儲存在偏移值記錄器OVR中。偏移值設置指令OVCMD可以是一種參數設置指令。
存取單元ACU可以回應於偏移值設置指令OVCMD來將偏移值OV儲存在偏移值記錄器OVR中。
圖4是有助於說明根據一個實施例的用於操作記憶體系統100的方法的示例性流程圖的代表。圖4示例性地示出控制器110存取支援位址調整模式和正常模式的記憶體裝置D0的方法。
同時參考圖1和圖4，在步驟S110處，控制器110可以確定記憶體裝置D0的位址調整操作是否是必要的。當位址調整操作是必要的時，流程可以進入步驟S120。
在步驟S120處，控制器110可以設置記憶體裝置D0中的偏移值OV。
在步驟S130處，控制器110可以設置記憶體裝置D0中的位址調整模式。
在步驟S140處，控制器110可以將針對第一位址AD1的存取指令ACCMD傳輸到記憶體裝置D0。
根據一個實施例，在步驟S130處，控制器110不單獨執行操作模式設置操作，但是在步驟S140處，控制器110可以透過存取指令ACCMD指示記憶體裝置D0設置位址調整模式和存取操作。
在步驟S150處，記憶體裝置D0可以回應於存取指令ACCMD而基於偏移值OV來將第一位址AD1改變為第二位址AD2。
在步驟S160處，記憶體裝置D0可以執行針對第二位址AD2的存取操作。
返回到步驟S110，當位址調整操作是不必要的時，流程可以進入步驟S170。
在步驟S170處，控制器110可以設置記憶體裝置D0中的正常模式。
在步驟S180處，控制器110可以將針對第一位址AD1的存取指令ACCMD傳輸到記憶體裝置D0。
根據一個實施例，在步驟S170處，控制器110不單獨執行操作模式設置操作，但是在步驟S180處，控制器110可以透過存取指令ACCMD指示記憶體裝置D0設置正常模式和存取操作。
在步驟S190處，記憶體裝置D0可以回應於存取指令ACCMD而執行針對第一位址AD1的存取操作。
根據一個實施例，當記憶體裝置D0不支援單獨的操作模式時，步驟S130可以不被包括在內，並且控制器110可以在步驟S120處設置記憶體裝置D0中的偏移值OV，然後在步驟S140處相繼將存取指令ACCMD傳輸至記憶體裝置D0。此外，步驟S170可以不被包括在內，並且控制器110可以在步驟S180處立即將存取指令ACCMD傳輸至記憶體裝置D0。當在設置偏移值OV之後相繼接收到存取指令ACCMD時，記憶體裝置D0可以回應於存取指令ACCMD來執行位址調整操作並且隨後執行存取操作。另外，當在不設置偏移值OV的情況下接收到存取指令ACCMD時，記憶體裝置D0可以回應於存取指令ACCMD而在沒有位址調整操作的情況下執行存取操作。
圖5是有助於說明根據一個實施例的用於操作記憶體系統100的方法的示例性流程圖的代表。圖5示例性地示出了控制器110存取總是執行位址調整模式的記憶體裝置D0的方法。
同時參考圖1和圖5，在步驟S210處，控制器110可以確定記憶體裝置D0的位址調整操作是否是必要的。當位址調整操作是必要的時，流程可以進入步驟S220。當位址調整操作不必要時，流程可以進入步驟S230。
在步驟S220處，控制器110可以將記憶體裝置D0中的偏移值OV設置成預定值，並且流程可以進入步驟S240。
如果位址調整操作不必要，則在步驟S230處，控制器110可以將記憶體裝置D0中的偏移值OV設置成“0”，並且流程可以進入步驟S240。
在步驟S240處，控制器110可以將針對第一位址AD1的存取指令ACCMD傳輸至記憶體裝置D0。
在步驟S250處，記憶體裝置D0可以回應於存取指令ACCMD而基於偏移值OV來將第一位址AD1改變為第二位址AD2。如果偏移值OV被設置成預定值，則第一位址AD1可以由該預定值來調整。如果偏移值OV被設置成“0”，則已調整的第二位址AD2可以與第一位址AD1相同。
在步驟S260處，記憶體裝置D0可以執行針對第二位址AD2的存取操作。
圖6是示出根據一個實施例的示例性記憶體系統200的代表的方塊圖。
參考圖6，記憶體系統200可以包括控制器210和儲存介質220。
控制器210可以透過控制線CTL以及資料線DQ1至DQ4與儲存介質220耦接。資料線DQ1至DQ4與控制線CTL中的每一個可以包括一條或更多條訊號線。控制線CTL可以包括用於傳輸指令的指令線、用於傳輸位址的位址線等。
控制器210可以透過控制線CTL將控制訊號(諸如各種指令和位址)傳輸至儲存介質220的記憶體裝置D1至D4。記憶體裝置D1至D4可以共用控制線CTL。因此，控制器210可以透過經由控制線CTL來將控制訊號同時傳輸至記憶體裝置D1至D4來同時控制記憶體裝置D1至D4。
然而，根據一個實施例，控制器210可以透過控制線CTL來分別控制記憶體裝置D1至D4。例如，控制器210可以設置記憶體裝置D1至D4，使得記憶體裝置D1至D4選擇性地回應透過控制線CTL傳輸的控制訊號。例如，控制器210可以透過控制線CTL來傳輸包括預定識別資訊的控制訊號。記憶體裝置D1至D4可以透過參考控制訊號中所包括的識別資訊來選擇性地回應控制訊號。因此，即使記憶體裝置D1至D4共用控制線CTL，控制器210也可以透過識別資訊來分別選擇和控制記憶體裝置D1至D4。控制器210可以透過識別資訊來選擇記憶體裝置D1至D4中的至少一個記憶體裝置。
根據一個實施例，控制器210可以透過選擇線(未示出)另外與記憶體裝置D1至D4耦接。記憶體裝置D1至D4中的每個記憶體裝置可以透過其選擇線來與控制器210耦接。換言之，記憶體裝置D1至D4不共用選擇線。因此，控制器210可以透過選擇線來分別選擇和控制記憶體裝置D1至D4。控制器210可以透過選擇線來選擇記憶體裝置D1至D4中的至少一個記憶體裝置。
具體地，透過啟動選擇線中的至少一個選擇線，控制器210可以選擇耦接至對應的選擇線的記憶體裝置。耦接至啟動的選擇線的記憶體裝置可以透過經由控制線CTL接收控制訊號而被控制器210控制。
未耦接至啟動的選擇線的記憶體裝置(即，耦接至停用的選擇線的記憶體裝置)透過忽略經由控制線CTL傳輸的控制訊號而不被控制器210控制。
控制器210可以透過資料線DQ1至DQ4來與記憶體裝置D1至D4交換資料。資料線DQ1至DQ4可以分別與記憶體裝置D1至D4相對應。因此，控制器210可以在透過控制線CTL將控制訊號同時傳輸至記憶體裝置D1至D4時，透過資料線DQ1至DQ4來與記憶體裝置D1至D4交換不同資料。例如，控制器210可以在透過控制線CTL將寫入指令同時傳輸至記憶體裝置D1至D4時，透過資料線DQ1至DQ4將不同資料傳輸至記憶體裝置D1至D4。
根據一個實施例，當控制器210透過如上所述的識別資訊或選擇線來分別選擇和控制記憶體裝置D1至D4時，控制器210可以僅透過與選中的記憶體裝置耦接的資料線來與選中的記憶體裝置交換資料。
在控制器210的上述配置下，控制器210可以配置為與圖1的控制器110相似並且可以進行與其類似的操作。
具體地，控制器210可以透過上述偏移值設置操作來設置記憶體裝置D1至D4中的偏移值OV1至OV4。例如，控制線CTL還可以包括偏移值設置線(未示出)，諸如圖3a所示的偏移值設置線OVL。即，控制器210可以透過偏移值設置線來同時與記憶體裝置D1至D4耦接，並且記憶體裝置D1至D4可以共用偏移值設置線。在此情況下，為了同時設置記憶體裝置D1至D4中的偏移值OV1至OV4，控制器210可以在啟動偏移值設置線時，透過控制線CTL的指令線來將用於偏移值OV1至OV4的寫入指令傳輸至記憶體裝置D1至D4。此時，控制器210可以透過資料線DQ1至DQ4將偏移值OV1至OV4傳輸至記憶體裝置D1 至D4。當用於偏移值OV1至OV4的寫入指令為與用於正常寫入操作的寫入指令相同的格式時，控制器210可以透過單獨地啟動偏移值設置線來可區分地控制偏移值設置操作與正常寫入操作。
根據一個實施例，為了分別設置記憶體裝置D1至D4中的偏移值OV1至OV4，控制器210可以透過控制線CTL來傳輸偏移值設置指令，諸如圖3b中所示的偏移值設置指令OVCMD。經由控制線CTL傳輸的偏移值設置指令可以包括偏移值。在此情況下，為了設置可以彼此不同的偏移值OV1至OV4，偏移值設置指令應該被分別傳輸至記憶體裝置D1至D4。因此，控制器210可以在透過識別資訊或選擇線來分別控制各個記憶體裝置D1至D4時，透過控制線CTL來傳輸偏移值設置指令。只有選中的記憶體裝置可以接收偏移值設置指令。
控制器210可以將操作模式選擇為位址調整模式和正常模式中的一個模式，並且可以透過上述操作模式設置操作來設置記憶體裝置D1至D4中的操作模式。例如，控制器210可以透過經由控制線CTL傳輸操作模式設置指令來同時設置記憶體裝置D1至D4中的相同操作模式。
根據一個實施例，當透過識別資訊或選擇線分別控制各個記憶體裝置D1至D4時，控制器210可以透過傳輸操作模式設置指令來分別設置記憶體裝置D1至D4中的不同操作模式。
根據一個實施例，控制器210可以使用除設置記憶體裝置D1至D4中操作模式的方法之外的另一種方法來控制記憶體裝置D1至D4選擇性地執行位址調整操作。例如，透過設置記憶體裝置D1至D4中的偏移值OV1至OV4，然後相繼傳輸存取指令ACCMD，控制器210可以控制記憶體裝置D1至D4執行位址調整操作，然後執行存取操作。換言之，當在設置偏移值OV1至OV4之後 相繼接收存取指令ACCMD時，記憶體裝置D1至D4可以回應於存取指令ACCMD而執行位址調整操作，然後執行存取操作。
此外，透過在不執行偏移值設置操作的情況下將存取指令ACCMD傳輸至記憶體裝置D1至D4，控制器210可以控制記憶體裝置D1至D4執行存取操作而非位址調整操作(正如在正常模式下那樣)。換言之，當在不設置偏移值OV1至OV4的情況下接收到存取指令ACCMD時，記憶體裝置D1至D4可以回應於存取指令ACCMD而在沒有位址調整操作的情況下來執行存取操作。
控制器210可以透過控制線CTL將針對第一位址AD1的存取指令ACCMD傳輸至記憶體裝置D1至D4。
儲存介質220可以包括記憶體裝置D1至D4。記憶體裝置D1至D4可以分別包括記憶體區域R1至R4，以及存取單元ACU1至ACU4。記憶體裝置D1至D4中的每個記憶體裝置可以與圖1中的記憶體裝置D0以基本上相同的方式來配置和操作。
具體地，記憶體裝置D1至D4中的每個記憶體裝置可以回應於針對第一位址AD1的存取指令ACCMD而選擇性地執行位址調整操作並且執行存取操作。例如，如果根據用於執行位址調整操作的上述方法來設置記憶體裝置D1至D4，則記憶體裝置D1至D4中的每個記憶體裝置可以基於第一位址AD1偏移值來執行針對第一位址AD1的位址調整操作，並且隨後可以執行存取操作。例如，記憶體裝置D1可以回應於針對第一位址AD1的存取指令ACCMD而基於偏移值OV1來將第一位址AD1改變為第二位址AD11並且存取第二位址AD11的 記憶體單元AD11_R1。當偏移值OV1至OV4彼此不同時，記憶體裝置D1至D4可以分別對彼此不同的第二位址AD11至AD14執行存取操作。
記憶體裝置D1至D4可以被設置成如上所述的不同的操作模式。被設置成位址調整模式的記憶體裝置可以回應於針對第一位址AD1的存取指令ACCMD而執行如上所述的位址調整操作並且隨後執行針對已調整的位址的存取操作。相反，被設置成正常模式的記憶體裝置回應於針對第一位址AD1的存取指令ACCMD而不執行針對第一位址AD1的位址調整操作，但可以執行針對第一位址AD1的存取操作。
總而言之，控制器210可以同時控制針對記憶體裝置D1至D4的不同的第二位址AD11至AD14的存取操作。即，控制器210可以將第一位址AD1與第二位址AD11至AD14之間的差值分別設置為記憶體裝置D1至D4中的偏移值OV1至OV4，並且可以透過使用第一位址AD1來同時存取第二位址AD11至AD14的記憶體單元AD11_R1、AD12_R2、AD13_R3和AD14_R4。換言之，第一位址AD1用作用於計算偏移值OV1至OV4的參考位址。
圖7是示出根據實施例的包括主記憶體區域MR1至MR4以及替換記憶體區域RR1至RR4的儲存介質220的示例代表的示圖。
參考圖7，各個記憶體裝置D1至D4可以包括主記憶體區域MR1至MR4以及替換記憶體區域RR1至RR4。例如，記憶體裝置D1可以包括主記憶體區域MR1以及替換記憶體區域RR1。與圖2中的記憶體區域包括多個記憶體單元類似，圖7中的主記憶體區域MR1至MR4中的每個主記憶體區域可以包括主記憶體單元MU0至MUm，並且替換記憶體區域RR1至RR4中的每個替換記憶體區域可以包括替換記憶體單元RU0至RUr。
替換記憶體單元RU0至RUr可以用於替換包括在主記憶體區域MR1至MR4中的每個主記憶體區域中的缺陷主記憶體單元。例如，正如所示出的，在記憶體裝置D1至D4的主記憶體單元AD1_MR1至AD1_MR4之中，主記憶體單元AD1_MR1和AD1_MR4可以是正常的，但主記憶體單元AD1_MR2和AD1_MR3可以有缺陷。因此，有缺陷的主記憶體單元AD1_MR2和AD1_MR3可以分別被替換記憶體單元AD12_RR2和AD13_RR3替換。
記憶體裝置D2可以回應於針對缺陷主記憶體單元AD1_MR2的存取指令ACCMD來存取替換記憶體單元AD12_RR2而非缺陷主記憶體單元AD1_MR2。記憶體裝置D2可以管理指示缺陷主記憶體單元AD1_MR2已經被替換記憶體單元AD12_RR2替換的替換資訊。當存取指令ACCMD包括缺陷主記憶體單元AD1_MR2的位址AD1時，記憶體裝置D2可以透過參考替換資訊來存取替換記憶體單元AD12_RR2而非缺陷主記憶體單元AD1_MR2。
替換資訊可以在製造記憶體裝置D2時透過測試來產生，或者替換資訊可以隨著在記憶體裝置D2的操作期間出現新缺陷主記憶體單元來產生。當使用替換記憶體區域RR2的另一個替換記憶體單元而非替換記憶體單元AD12_RR2來替換缺陷主記憶體單元AD1_MR2時，替換資訊可以被校正。
另外，記憶體裝置D3可以管理替換資訊(即，指示缺陷主記憶體單元AD1_MR3已經被替換記憶體單元AD13_RR3替換的資訊)。
主記憶體單元AD1_MR1至AD1_MR4可以與各個記憶體裝置D1至D4中的同一個位址AD1相對應。即，主記憶體單元AD1_MR1至AD1_MR4可以存在於各個記憶體裝置D1至D4中的相對相同的位置處。
替換缺陷主記憶體單元AD1_MR2和AD1_MR3的替換記憶體單元AD12_RR2和AD13_RR3的替換位址AD12和AD13可以彼此相同或彼此不同。換言之，替換記憶體單元AD12_RR2和AD13_RR3可以存在於各個記憶體裝置D2和D3中的相對相同的位置或不同的位置處。
在上述結構中，控制器210可以透過控制線CTL來將針對位址AD1的存取指令ACCMD(即，針對主記憶體單元AD1_MR1至AD1_MR4的存取指令ACCMD)同時傳輸至記憶體裝置D1至D4。當位址調整操作未被執行時，存取單元ACU1和ACU4可以回應於針對位址AD1的存取指令ACCMD而存取主記憶體單元AD1_MR1和AD1_MR4，而存取單元ACU2和ACU3可以回應於針對位址AD1的存取指令ACCMD而存取替換記憶體單元AD12_RR2和AD13_RR3。
同時，位址AD1可以包括行位址和列位址。當對於行位址和列位址中的一個出現缺陷時，替換記憶體區域RR1至RR4中的每個替換記憶體區域可以被存取。
具體地，替換記憶體單元AD12_RR2和AD13_RR3中的每個替換記憶體單元可以被選擇作為對位址AD1的缺陷行位址和列位址中的任意一個的替換。例如，如果主記憶體單元AD1_MR2因行位址缺陷而有缺陷，則當地址AD1的行位址被替換時，替換記憶體單元AD12_RR2可以被選擇。換言之，在與位址AD1相比時，替換記憶體單元AD12_RR2的替換位址AD12可以包括不同的行位址和相同的列位址。例如，如果主記憶體單元AD1_MR3因列位址缺陷而有缺陷，則替換記憶體單元AD13_RR3可以基於位址AD1的列位址而被選擇 為替換記憶體單元。換言之，在與位址AD1相比時，替換記憶體單元AD13_RR3的替換位址AD13可以包括相同的行位址和不同的列位址。
圖8是有助於說明寫入干擾的影響被施加在相鄰記憶體單元上的情形的示例性示圖的代表。
參考圖8，當針對位址AD1的寫入指令被同時傳輸至如上所述的記憶體裝置D1至D4時，記憶體裝置D1和記憶體裝置D4可以對主記憶體單元AD1_MR1和AD1_MR4執行寫入操作，而記憶體裝置D2和D3可以對替換記憶體單元AD12_RR2和AD13_RR3執行寫入操作。
寫入干擾的影響可能被施加在與被執行寫入操作的主記憶體單元AD1_MR1和AD1_MR4以及替換記憶體單元AD12_RR2和AD13_RR3相鄰的記憶體單元上。因此，如果在相同的資料被持續地保留在相鄰記憶體單元中時相繼傳輸針對位址AD1的寫入指令，則資料可能被持續地損壞並且最終可能變得無法恢復。
因而，當與位址AD1相對應的寫入計數達到預定閾值時，控制器210可以關於位址AD1對相鄰記憶體單元執行管理操作。例如，控制器210可以透過讀取儲存在相鄰記憶體單元中的資料、校正錯誤並且將錯誤已被校正的資料寫入相同位置來執行管理操作。
雖然相鄰記憶體單元可以對應於記憶體裝置D1至D4中的不同位址作為替換記憶體單元AD12_RR2和AD13_RR3，但是，正如稍後將要描述的，控制器210可以透過設置各個記憶體裝置D1至D4中的用於位址調整操作的偏移值來有效地對相鄰記憶體單元執行管理操作。
圖8示出了對於主記憶體單元AD1_MR1和AD1_MR4以及替換記憶體單元AD12_RR2和AD13_RR3中的每個記憶體單元而言在兩個相對的側方向上相鄰的相鄰記憶體單元。然而，因為寫入干擾的影響可能在從寫有資料的記憶胞起的所有方向上被施加，所以根據記憶體裝置的結構，相鄰記憶體單元可以存在於從每個記憶體單元起的至少兩個方向上。當然，根據一個實施例，相鄰記憶體單元可以存在於每個記憶體單元中的單個方向上。
圖9a至圖9c是有助於說明根據一個實施例的控制器210執行管理操作的方法的示例性示圖的代表。
參考圖9a，控制器210可以確定與位址AD1相對應的寫入計數。每次針對位址AD1而將寫入指令WTCMD傳輸至儲存介質220時，控制器210可以增加寫入計數。換言之，不僅在所有記憶體裝置D1至D4執行針對位址AD1的寫入操作時，而且在記憶體裝置D1至D4之中選中的部分記憶體裝置執行針對位址AD1的寫入操作時，寫入計數可以被增加。這可以使記憶體裝置D1至D4為最壞的情況(即，只有一個記憶體裝置持續地執行針對位址AD1的寫入操作的情況)做好準備。
當與位址AD1相對應的寫入計數達到閾值時，控制器210可以對位址AD1的相鄰位址TU和TD執行管理操作。相鄰位址TU和TD可以是與位址AD1的位於選中的記憶體單元附近的所有方向上的記憶體單元相鄰的記憶體單元的位址。
具體地，控制器210可以從記憶體裝置D1至D4獲得記憶體裝置D1至D4的替換資訊。控制器210可以在啟動時或在啟動之後的操作期間獲得替換資訊。因此，控制器210可以透過替換資訊知道記憶體裝置D2和D3使用替換 記憶體單元AD12_RR2和AD13_RR3作為對位址AD1的缺陷主記憶體單元AD1_MR2和AD1_MR3的替換。
控制器210可以計算缺陷主記憶體單元AD1_MR2的位址AD1與替換記憶體單元AD12_RR2的替換位址AD12之間的差值作為要被設置的記憶體裝置D2中的偏移值OV2。例如，當替換位址AD12包括與位址AD1不同的行位址時，偏移值OV2可以被設置成位址AD1的行位址與替換位址AD12的行位址之間的差值。
類似地，控制器210可以計算缺陷主記憶體單元AD1_MR3的位址AD1與替換記憶體單元AD13_RR3的替換位址AD13之間的差值作為要被設置記憶體裝置D3中的偏移值OV3。例如，當替換位址AD13包括與位址AD1不同的列位址時，偏移值OV3可以是位址AD1的列位址與替換位址AD13的列位址之間的差值。
控制器210可以分別設置記憶體裝置D2和D3中的計算出的偏移值OV2和OV3。與已經達到閾值的寫入計數相關聯的位址AD1可以用作用於計算偏移值OV2和OV3的參考位址。
根據一個實施例，控制器210可以將不使用替換記憶體單元的記憶體裝置D1和D4中的偏移值OV1和OV4設置成“0”。
參考圖9b，圖9a的相鄰記憶體單元中的部分相鄰記憶體單元被示出為管理操作的目標記憶體單元。控制器210可以首先對圖9b中所示的目標記憶體單元執行管理操作。所有相鄰記憶體單元之中被同時執行管理操作的目標記憶體單元可以相對於引起寫入干擾的主記憶體單元或替換記憶體單元而位於相對相同的方向。
在圖9b中作了如下假設：未使用替換記憶體單元的記憶體裝置D1和D4被設置成正常模式，而使用替換記憶體單元AD12_RR2和AD13_RR3的記憶體裝置D2和D3被設置成位址調整模式。
詳細描述管理操作如下，控制器210可以透過控制線CTL將針對目標位址TU的讀取指令RDCMD傳輸至記憶體裝置D1至D4。讀取指令RDCMD中所包括的目標位址TU可以是與參考位址AD1相鄰的位址中的任意一個。與參考位址AD1相鄰的位址可以是與參考位址AD1的記憶體單元相鄰的記憶體單元的位址。
透過目標位址TU來同時存取記憶體裝置D1至D4的目標記憶體單元的方法如下。首先，記憶體裝置D1至D4中的每個記憶體裝置可以回應於針對目標位址TU的讀取指令RDCMD而基於目標位址TU偏移值來將所輸入的目標位址TU改變為其實際的目標位址，並執行針對實際的目標位址的讀取操作。
例如，處於正常模式下的記憶體裝置D1的存取單元ACU1可以回應於針對目標位址TU的讀取指令RDCMD而在不執行位址調整操作的情況下讀取-存取目標位址TU的目標記憶體單元TU_MR1。
例如，處於位址調整模式下的記憶體裝置D2的存取單元ACU2可以回應於針對目標位址TU的讀取指令RDCMD而基於偏移值OV2來將目標位址TU改變為實際的目標位址TU2，並讀取-存取實際的目標位址TU2的目標記憶體單元TU2_RR2。換言之，因為目標位址TU和實際的目標位址TU2之間的差值與缺陷主記憶體單元AD1_MR2的位址AD1和替換記憶體單元AD12_RR2的替換位址AD12之間的差值相同，所以目標位址TU可以基於偏移值OV2而被改變為實際的目標位址TU2。
控制器210可以對根據讀取指令RDCMD而讀取的資料執行錯誤校正操作。
然後，為了將已校正的資料再次儲存到相同的目標記憶體單元中，控制器210可以將針對目標位址TU的寫入指令WTCMD傳輸至記憶體裝置D1至D4。類似於上面關於讀取操作所作的描述，記憶體裝置D1至D4中的每個記憶體裝置可以回應於針對目標位址TU的寫入指令WTCMD而基於目標位址TU偏移值來將目標位址TU改變為其實際的目標位址並且執行針對實際的目標位址的寫入操作。
例如，處於正常模式下的記憶體裝置D1的存取單元ACU1可以回應於針對目標位址TU的寫入指令WTCMD而在不執行位址調整操作的情況下寫入-存取目標位址TU的目標記憶體單元TU_MR1。
例如，處於位址調整模式下的記憶體裝置D2的存取單元ACU2可以回應於針對目標位址TU的寫入指令WTCMD而基於偏移值OV2來將目標位址TU改變為實際的目標位址TU2，並且寫入-存取實際的目標位址TU2的目標記憶體單元TU2_RR2。
參考圖9c，類似於上面參考圖9b描述的方法，控制器210可以對作為目標記憶體單元的其他相鄰記憶體單元執行管理操作。
控制器210可以透過控制線CTL將針對目標位址TD的讀取指令RDCMD傳輸至記憶體裝置D1至D4。讀取指令RDCMD中所包括的目標位址TD可以是與未被執行管理操作的參考位址AD1相鄰的位址中的任意一個位址。
記憶體裝置D1至D4中的每個記憶體裝置可以回應於針對目標位址TD的讀取指令RDCMD而基於目標位址TD偏移值來將目標位址TD改變為其實際的目標位址，並執行針對實際的目標位址的讀取操作。
例如，處於正常模式下的記憶體裝置D1的存取單元ACU1可以回應於針對目標位址TD的讀取指令RDCMD而在不執行位址調整操作的情況下讀取-存取目標位址TD的目標記憶體單元TD_MR1。
例如，處於位址調整模式下的記憶體裝置D2的存取單元ACU2可以回應於針對目標位址TD的讀取指令RDCMD而基於偏移值OV2來將目標位址TD改變為實際的目標位址TD2，並讀取-存取實際的目標位址TD2的目標記憶體單元TD2_RR2。換言之，因為目標位址TD和實際的目標位址TD2之間的差值與缺陷主記憶體單元AD1_MR2的位址AD1和替換記憶體單元AD12_RR2的替換位址AD12之間的差值相同，所以目標位址TD可以基於偏移值OV2而被改變為實際的目標位址TD2。
控制器210可以對根據讀取指令RDCMD而讀取的資料執行錯誤校正操作。
然後，為了將已校正的資料再次儲存在相同的目標記憶體單元中，控制器210可以將針對目標位址TD的寫入指令WTCMD傳輸至記憶體裝置D1至D4。類似於上面關於讀取操作所作的描述，記憶體裝置D1至D4中的每個記憶體裝置可以回應於針對目標位址TD的寫入指令WTCMD而基於目標位址TD偏移值來將目標位址TD改變為其實際的目標位址，並執行針對實際的目標位址的寫入操作。
例如，處於正常模式下的記憶體裝置D1的存取單元ACU1可以回應於針對目標位址TD的寫入指令WTCMD而在不執行位址調整操作的情況下寫入-存取目標位址TD的目標記憶體單元TD_MR1。
例如，處於位址調整模式下的記憶體裝置D2的存取單元ACU2可以回應於針對目標位址TD的寫入指令WTCMD而基於偏移值OV2來將目標位址TD改變為實際的目標位址TD2，並寫入-存取實際的目標位址TD2的目標記憶體單元TD2_RR2。
總而言之，可以對記憶體裝置D1至D4的不同目標位址並行地同時執行根據一個實施例的管理操作。因此，可以既快速又有效地執行管理操作。
如上面所假定的，在圖9b和圖9c中，記憶體裝置D1至D4中的每個記憶體裝置可以被設置成正常模式或位址調整模式。然而，根據一個實施例，當記憶體裝置D1至D4不支援操作模式並且總是執行位址調整操作時，控制器210可以透過將記憶體裝置D1的偏移值OV1和記憶體裝置D4的偏移值OV4設置成“0”來以基本上相同的方式執行管理操作。
圖10是有助於說明根據一個實施例的用於操作圖6的記憶體系統200的方法的示例性流程圖的代表。圖10示出了記憶體系統200因寫入干擾的影響而執行管理操作的方法。
參考圖10，在步驟S310處，控制器210可以確定管理操作是否是必要的。當對某一位址的寫入計數達到閾值時，控制器210可以確定對與該某一位址相鄰的一個或更多個位址的管理操作是必要的。當管理操作是必要的時，流程可以進入步驟S320。當管理操作不必要時，流程可以結束。
在步驟S320處，控制器210可以透過參考記憶體裝置D1至D4的替換資訊來計算記憶體裝置D1至D4中的每個記憶體裝置的偏移值。首先，透過參考用於記憶體裝置D1至D4中的每個記憶體裝置的替換資訊，控制器210可以確定在步驟S310處寫入計數已經達到閾值的位址(即，參考地址)是否被替換。然後，控制器210可以為記憶體裝置D1至D4中的每個記憶體裝置計算替換記憶體單元的位址與參考位址之間的差值作為偏移值。
在步驟S330處，控制器210可以分別設置記憶體裝置D1至D4中的偏移值OV1至OV4。控制器210不設置相對於參考位址而言未使用替換記憶體單元的記憶體裝置的偏移值。根據一個實施例，控制器210可以將相對於參考位址而言未使用替換記憶體單元的記憶體裝置的偏移值設置成“0”。
在步驟S340處，控制器210可以設置記憶體裝置D1至D4中的操作模式。控制器210可以設置相對於參考位址而言未使用替換記憶體單元的記憶體裝置中的正常模式，並且可以設置相對於參考位址而言使用替換記憶體單元的記憶體裝置中的位址調整模式。
在一個實施例中，步驟S340被省略的方式可以與圖4中的步驟S130和步驟S170被省略的方式相同。
在步驟S350處，控制器210可以將針對目標位址的讀取指令傳輸至記憶體裝置D1至D4。目標位址可以是與參考位址相鄰的位址中的一個位址。與參考位址相鄰的位址可以是與參考位址的記憶體單元相鄰的記憶體單元的位址。
在步驟S360處，記憶體裝置D1至D4中的每個記憶體裝置可以回應於根據記憶體裝置D1至D4的操作模式的讀取指令來對目標位址選擇性地執行位址調整操作，並且隨後可以執行讀取操作。
在步驟S370處，控制器210可以對根據讀取指令而讀取的資料執行錯誤校正操作。
在步驟S380處，控制器210可以將針對目標位址的寫入指令傳輸至記憶體裝置D1至D4。
在步驟S390處，記憶體裝置D1至D4中的每個記憶體裝置可以回應於根據記憶體裝置D1至D4的操作模式的寫入指令來對目標位址選擇性地執行位址調整操作，並且隨後可以執行寫入操作。
在步驟S400處，控制器210可以確定是否已經對與參考位址相鄰的所有位址執行了管理操作。如果已經對與參考位址相鄰的部分位址執行了管理操作，則流程可以進入步驟S350。換言之，從步驟S350開始，控制器210可以透過選擇未被執行管理操作的相鄰位址作為目標位址來執行管理操作。可以重複步驟S350至步驟S400，直至已經對所有相鄰位址執行了管理操作。當已經對所有相鄰位址執行了管理操作時，流程可以結束。
圖11是示出根據一個實施例的包括記憶體系統1200的示例性資料處理系統1000的代表的示圖。
參考圖11，資料處理系統1000可以包括主機設備1100和記憶體系統1200。
記憶體系統1200可以包括控制器1210、緩衝記憶體裝置1220、非揮發性記憶體裝置1231至123n、電源1240、訊號連接器1250以及電源連接器1260。
控制器1210可以控制記憶體系統1200的一般操作。
控制器1210可以包括主機介面單元1211、控制單元1212、隨機存取記憶體1213、錯誤校正碼(error correction code,ECC)單元1214以及記憶體介面單元1215。
主機介面單元1211可以透過訊號連接器1250來與主機設備1100交換訊號SGL。訊號SGL可以包括指令、位址、資料等。主機介面單元1211可以根據主機設備1100的協定來與主機設備1100和記憶體系統1200互相交流。例如，主機介面單元1211可以透過諸如以下標準介面協定中的任意一種來與主機設備1100進行通訊，該標準介面協定諸如安全數位卡、通用序列匯流排(universal serial bus,USB)、多媒體卡(multimedia card,MMC)、嵌入式MMC(embedded MMC,eMMC)、國際個人電腦記憶卡協會(personal computer memory card international association,PCMCIA)、並行高級技術附件(parallel advanced technology attachment,PATA)、串列高級技術附件(serial advanced technology attachment,SATA)、小型電腦系統介面(small computer system interface,SCSI)、串列附接SCSI(serial attached SCSI,SAS)、周邊元件連接(peripheral component interconnection,PCI)、快速週邊組件互連(PCI express,PCI-E)和通用快閃儲存器(universal flash storage,UFS)。
控制單元1212可以分析並處理從主機設備1100輸入的訊號SGL。控制單元1212可以根據用於驅動記憶體系統1200的韌體或軟體來控制背 景功能塊的操作。隨機存取記憶體1213可以用作用於驅動韌體或軟體的工作記憶體
錯誤校正碼(ECC)單元1214可以產生要被傳輸至非揮發性記憶體裝置1231至123n的資料的同位資料。所產生的同位資料可以與資料一起儲存在非揮發性記憶體裝置1231至123n中。錯誤校正碼(ECC)單元1214可以基於同位資料來檢測從非揮發性記憶體裝置1231至123n讀出的資料的錯誤。如果檢測出的錯誤在可校正的範圍內，錯誤校正碼(ECC)單元1214可以校正檢測出的錯誤。
記憶體介面單元1215可以根據控制單元1212的控制來將諸如指令和位址的控制訊號提供給非揮發性記憶體裝置1231至123n。此外，記憶體介面單元1215可以根據控制單元1212的控制來與非揮發性記憶體裝置1231至123n交換資料。例如，記憶體介面單元1215可以將儲存在緩衝記憶體裝置1220中的資料提供給非揮發性記憶體裝置1231至123n，或者將從非揮發性記憶體裝置1231至123n讀出的資料提供給緩衝記憶體裝置1220。
緩衝記憶體裝置1220可以將資料暫時儲存在非揮發性記憶體裝置1231至123n中。另外，緩衝記憶體裝置1220可以暫時儲存從非揮發性記憶體裝置1231至123n讀出的資料。根據控制器1210的控制，暫時儲存在緩衝記憶體裝置1220中的資料可以被傳輸至主機設備1100或非揮發性記憶體裝置1231至123n。
控制器1210可以以與圖6中的控制器210基本上相同的方式來配置或操作。換言之，控制器1210可以透過設置非揮發性記憶體裝置1231至123n中的合適偏移值來同時存取不同位址的記憶體單元。
非揮發性記憶體裝置1231至123n可以用作記憶體系統1200的儲存介質。非揮發性記憶體裝置1231至123n可以分別透過多個通道CH1至CHn來與控制器1210耦接。一個或更多個非揮發性記憶體裝置可以耦接至一個通道。
非揮發性記憶體裝置1231至123n中的每個非揮發性記憶體裝置可以與圖1中的記憶體裝置D0以及圖6中的記憶體裝置D1至D4以基本上相同的方式來配置或操作。
電源1240可以將透過電源連接器1260輸入的電力PWR提供給記憶體系統1200的背景。電源1240可以包括輔助電源1241。輔助電源1241可以供電以允許記憶體系統1200在發生突然斷電時正常終止。輔助電源1241可以包括大容量電容器。
訊號連接器1250可以根據主機設備1100與記憶體系統1200之間的介面方案來由各種類型的連接器配置。
電源連接器1260可以根據主機設備1100的供電方案來由各種類型的連接器配置。
圖12是示出根據一個實施例的包括記憶體系統2200的示例性資料處理系統2000的代表的示圖。參考圖12，資料處理系統2000可以包括主機設備2100和記憶體系統2200。
主機設備2100可以以板(諸如印刷電路板)的形式來配置。雖然未示出，但是主機設備2100可以包括用於執行主機設備的功能的背景功能塊。
主機設備2100可以包括連接端子2110，諸如插座、插槽或連接器。記憶體系統2200可以安裝到連接端子2110。
記憶體系統2200可以以板(諸如印刷電路板)的形式來配置。記憶體系統2200可以被稱為記憶模組或記憶卡。記憶體系統2200可以包括控制器2210、緩衝記憶體裝置2220、非揮發性記憶體裝置2231和2232、電源管理積體電路(power management integrated circuit,PMIC)2240以及連接端子2250。
控制器2210可以控制記憶體系統2200的一般操作。控制器2210可以與圖11中所示的控制器1210以相同的方式來配置。
緩衝記憶體裝置2220可以將資料暫時儲存在非揮發性記憶體裝置2231和2232中。另外，緩衝記憶體裝置2220可以暫時儲存從非揮發性記憶體裝置2231和2232讀出的資料。根據控制器2210的控制，暫時儲存在緩衝記憶體裝置2220中的資料可以被傳輸至主機設備2100，或被傳輸至非揮發性記憶體裝置2231和2232。
非揮發性記憶體裝置2231和2232可以用作記憶體系統2200的儲存介質。
PMIC 2240可以將透過連接端子2250輸入的電力提供給記憶體系統2200的背景。PMIC 2240可以根據控制器2210的控制來管理記憶體系統2200的電力。
連接端子2250可以耦接至主機設備2100的連接端子2110。諸如指令、位址、資料等的訊號可以透過連接端子2250來在主機設備2100與記憶體系統2200之間傳遞。連接端子2250可以根據主機設備2100與記憶體系統2200之間的介面方案來被構造為各種類型。連接端子2250可以佈置在記憶體系統2200的任意一側。
圖13是示出根據一個實施例的包括記憶體系統3200的示例性資料處理系統3000的代表的示圖。參考圖13，資料處理系統3000可以包括主機設備3100和記憶體系統3200。
主機設備3100可以以板(諸如印刷電路板)的形式來配置。雖然未示出，但是主機設備3100可以包括用於執行主機設備的功能的背景功能塊。
記憶體系統3200可以以表面安裝型封裝的形式來配置。記憶體系統3200可以透過焊料球3250安裝到主機設備3100。記憶體系統3200可以包括控制器3210、緩衝記憶體裝置3220以及非揮發性記憶體裝置3230。
控制器3210可以控制記憶體系統3200的一般操作。控制器3210可以與圖11中所示的控制器1210以相同的方式來配置。
緩衝記憶體裝置3220可以將資料暫時儲存在非揮發性記憶體裝置3230中。另外，緩衝記憶體裝置3220可以暫時儲存從非揮發性記憶體裝置3230讀出的資料。根據控制器3210的控制，暫時儲存在緩衝記憶體裝置3220中的資料可以被傳輸至主機設備3100或非揮發性記憶體裝置3230。
非揮發性記憶體裝置3230可以用作記憶體系統3200的儲存介質。
圖14是示出根據一個實施例的包括記憶體系統4200的示例性網路系統4000的代表的示圖。參考圖14，網路系統4000可以包括透過網路4500耦接的伺服器系統4300以及多個用戶端系統4410至4430。
伺服器系統4300可以回應於來自多個用戶端系統4410至4430的請求來服務資料。例如，伺服器系統4300可以儲存從多個用戶端系統4410至 4430提供的資料。對於另一個實施例，伺服器系統4300可以將資料提供給多個用戶端系統4410至4430。
伺服器系統4300可以包括主機設備4100和記憶體系統4200。記憶體系統4200可以由圖1的記憶體系統100、圖6的記憶體系統200、圖11的記憶體系統1200、圖12的記憶體系統2200或圖13的記憶體系統3200來配置。
雖然上文已經描述了各種實施例，但是本領域技術人員要理解的是所述的實施例僅為示例。因此，不應基於所描述的實施例來限制本文中所述的記憶體裝置以及包括記憶體裝置的記憶體系統。
100:記憶體系統
110:控制器
ACCMD:存取指令
ACU:存取單元
AD1:位址
AD2:位址
AD2_R:記憶體單元
D0:記憶體裝置
OV:偏移值
OVR:偏移值記錄器

Claims (17)

  1. 一種記憶體系統，包括：第一記憶體裝置；第二記憶體裝置；以及控制器，其透過控制線以及偏移值設置線來與第一記憶體裝置和第二記憶體裝置耦接，並且透過第一資料線及第二資料線來分別與第一記憶體裝置和第二記憶體裝置耦接，其中，在啟動偏移值設置線時，控制器透過控制線來將寫入指令傳輸至第一記憶體裝置和第二記憶體裝置，並且透過第一資料線和第二資料線來將第一偏移值和第二偏移值分別傳輸至第一記憶體裝置和第二記憶體裝置，並且之後透過控制線將針對第一位址的存取指令傳輸至第一記憶體裝置和第一記憶體裝置，其中，第一記憶體裝置回應於寫入指令而設置第一偏移值，並且回應於存取指令而基於第一偏移值來改變第一位址，其中，第二記憶體裝置回應於寫入指令而設置第二偏移值，並且回應於存取指令而基於第二偏移值來改變第一位址。
  2. 如請求項1所述的記憶體系統，其中，第一記憶體裝置回應於存取指令而基於第一偏移值將第一位址改變為第二位址並且執行針對第二位址的存取操作。
  3. 如請求項2所述的記憶體系統，其中，第一記憶體裝置還包括位址調整器，所述位址調整器被配置為透過將第一偏移值加到第一位址上來產生第二位址。
  4. 如請求項2所述的記憶體系統， 其中，控制器設置第一記憶體裝置中的操作模式，以及其中，第一記憶體裝置在操作模式為位址調整模式時，回應於存取指令來執行針對第二位址的存取操作，而在操作模式為正常模式時，回應於存取指令來執行針對第一位址的存取操作。
  5. 如請求項1所述記憶體系統，其中，第二記憶體裝置包括與第三位址相對應的第三記憶體單元，其中，控制器基於第一位址和第三位址來設置第二記憶體裝置中的第二偏移值，並且將針對第一位址的存取指令傳輸至第二記憶體裝置，以存取第三記憶體單元。
  6. 如請求項5所述的記憶體系統，其中，第二記憶體裝置回應於存取指令而基於第二偏移值來將第一位址改變為第三位址並且執行針對第三位址的存取操作。
  7. 如請求項5所述的記憶體系統，其中，當第三位址與第一位址相同時，控制器將第二偏移值設置成“0”。
  8. 如請求項5所述的記憶體系統，其中，控制器將存取指令同時傳輸至第一記憶體裝置和第二記憶體裝置。
  9. 一種記憶體系統，包括：第一記憶體裝置，其包括與第一目標位址相對應的第一記憶體單元；第二記憶體裝置，其包括與第二目標位址相對應的第二記憶體單元；以及 控制器，其適用於基於對參考位址的寫入計數來確定是否對第一目標位址和第二目標位址執行管理操作，並且當執行管理操作時，同時存取第一記憶體單元和第二記憶體單元。
  10. 如請求項9所述的記憶體系統，其中，控制器將參考位址的相鄰位址確定為管理操作的目標位址。
  11. 如請求項10所述的記憶體系統，其中，控制器透過分別設置第一記憶體裝置中的第一偏移值和第二記憶體裝置中的第二偏移值來執行管理操作，並且將針對目標位址的存取指令同時傳輸至第一記憶體裝置和第二記憶體裝置。
  12. 如請求項11所述的記憶體系統，其中，控制器透過參考第一記憶體裝置的替換資訊來識別替換參考位址的第一替換位址，並且將參考位址與第一替換位址之間的差值設置為第一偏移值，以及其中，控制器透過參考第二記憶體裝置的替換資訊來識別替換參考位址的第二替換位址，並且將參考位址與第二替換位址之間的差值設置為第二偏移值。
  13. 如請求項12所述的記憶體系統，其中，當透過參考第一記憶體裝置的第一替換資訊而確定參考位址未被替換時，控制器將第一偏移值設置成“0”。
  14. 如請求項11所述的記憶體系統， 其中，第一記憶體裝置回應於針對目標位址的存取指令而基於第一偏移值來將目標位址改變為第一目標位址並且執行針對第一目標位址的存取操作，以及其中，第二記憶體裝置回應於針對目標位址的存取指令而基於第二偏移值來將目標位址改變為第二目標位址並且執行針對第二目標位址的存取操作。
  15. 如請求項10所述的記憶體系統，其中，控制器透過將與參考位址相鄰的一個或更多個位址中的每個位址選擇為目標位址來重複管理操作。
  16. 如請求項9所述的記憶體系統，其中，控制器透過讀取儲存在與第一目標位址和第二目標位址相對應的第一記憶體單元和第二記憶體單元中的資料、對所讀取的資料進行錯誤校正並且將錯誤已被校正的資料儲存在第一記憶體單元和第二記憶體單元中來執行管理操作。
  17. 如請求項9所述的記憶體系統，其中，控制器透過控制線來與第一記憶體裝置和第二記憶體裝置耦接，並且透過不同的資料線來分別與第一記憶體裝置和第二記憶體裝置耦接。
TW107119516A 2017-11-08 2018-06-06 記憶體裝置及包括其的記憶體系統 TWI779046B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0147909 2017-11-08
KR1020170147909A KR20190052315A (ko) 2017-11-08 2017-11-08 메모리 장치 및 그것을 포함하는 메모리 시스템
??10-2017-0147909 2017-11-08

Publications (2)

Publication Number Publication Date
TW201918884A TW201918884A (zh) 2019-05-16
TWI779046B true TWI779046B (zh) 2022-10-01

Family

ID=66327148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119516A TWI779046B (zh) 2017-11-08 2018-06-06 記憶體裝置及包括其的記憶體系統

Country Status (4)

Country Link
US (1) US10761747B2 (zh)
KR (1) KR20190052315A (zh)
CN (1) CN109753440B (zh)
TW (1) TWI779046B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113010463B (zh) * 2019-12-20 2024-05-14 林德（中国）叉车有限公司 一种用于锂电池管理的iic通信方法及系统
JP2023028994A (ja) * 2021-08-20 2023-03-03 キヤノン株式会社 演算装置、撮像装置、制御方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356303B (en) * 2007-08-14 2012-01-11 Dell Products Lp System and method for using a memory mapping funct
US8495435B2 (en) * 2010-09-22 2013-07-23 Intel Corporation Dynamic physical memory replacement through address swapping
US8782376B2 (en) * 2010-08-27 2014-07-15 Icera Inc. Vector instruction execution to load vector data in registers of plural vector units using offset addressing logic
CN107301134A (zh) * 2016-04-14 2017-10-27 西部数据科技股份有限公司 存储装置中的磨损均衡

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129381B2 (ja) * 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7120282B2 (en) * 2003-01-29 2006-10-10 General Electric Company Method and apparatus for correcting digital X-ray images
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
GB2402763B (en) * 2003-06-13 2006-03-01 Advanced Risc Mach Ltd Data access program instruction encoding
US20090013148A1 (en) * 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
TWI499907B (zh) * 2009-07-17 2015-09-11 Genesys Logic Inc 快閃記憶體之平行處理架構及其方法
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US8966137B1 (en) * 2013-08-04 2015-02-24 Transcend Information, Inc. Storage device and memory accessing method for a storage device
US9965384B2 (en) * 2014-08-15 2018-05-08 Mediatek Inc. Method for managing multi-channel memory device to have improved channel switch response time and related memory control system
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI356303B (en) * 2007-08-14 2012-01-11 Dell Products Lp System and method for using a memory mapping funct
US8782376B2 (en) * 2010-08-27 2014-07-15 Icera Inc. Vector instruction execution to load vector data in registers of plural vector units using offset addressing logic
US8495435B2 (en) * 2010-09-22 2013-07-23 Intel Corporation Dynamic physical memory replacement through address swapping
CN107301134A (zh) * 2016-04-14 2017-10-27 西部数据科技股份有限公司 存储装置中的磨损均衡

Also Published As

Publication number Publication date
CN109753440B (zh) 2023-06-06
TW201918884A (zh) 2019-05-16
US20190138229A1 (en) 2019-05-09
CN109753440A (zh) 2019-05-14
KR20190052315A (ko) 2019-05-16
US10761747B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN109426580B (zh) 数据存储设备及其操作方法
US11101017B2 (en) Memory system and test system
US10650901B2 (en) Electronic device, non-transitory computer-readable storage medium, and method of controlling electronic device
US11704048B2 (en) Electronic device
US20210216458A1 (en) Memory system performing host map management
TWI779046B (zh) 記憶體裝置及包括其的記憶體系統
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US20240097708A1 (en) Partial Speed Changes To Improve In-Order Transfer
TWI712038B (zh) 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法
KR20200019513A (ko) 컨트롤러, 메모리 시스템 및 그 동작 방법
US11662941B2 (en) System and method for mitigating effect of erase cells on adjacent cells
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
KR20160025377A (ko) 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US10776008B2 (en) Memory system and operating method thereof
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US20190187901A1 (en) Memory system and operating method thereof
US12112048B2 (en) Adaptive tuning of memory device clock rates based on dynamic parameters
KR20200093363A (ko) 메모리 시스템
US20230214151A1 (en) Memory system and operating method thereof
US11513888B2 (en) Data processing device
US20230342308A1 (en) Reducing Link Up Time In PCIe Systems
KR20210093610A (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent