CN109752644A - 一种混线检测方法 - Google Patents

Abstract

本发明提供了一种混线检测方法，包括：对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接；在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。本发明提供的混线检测方法，采用在连续输入管脚中插入预设校验信号的方式判定管脚是否存在混线，本发明简单易行且有效，适用于各种应用场景下的混线检测。

Description

一种混线检测方法

技术领域

本发明涉及安全控制技术领域，具体涉及一种混线检测方法。

背景技术

在列车运行控制、电梯控制、消防控制等安全相关的控制领域中，相关产品的电路设计有较高的安全性和可靠性要求。在部件出现故障时，可以实时的检测出来并报警提示，从而可以采取正确的安全措施，切断输出，使得产品处于安全态，相应地提升了安全性和可靠性。

大部分产品的电路设计都会根据功能需要，采用核心处理器芯片通过异步总线(包括片选信号线、地址信号线、数据信号线)访问外部接口器件，这也是当前最普遍和常见的电路设计。

在该类种设计中，都会遇到一个共性问题，异步总线如果发生故障，会使得核心处理器读取到错误数据，或者输出错误数据，导致运行过程中出现非预期行为，产生安全隐患，更严重的情况，会产生安全事故，造成生命和财产的损失。

举例来说，如图2(图中电路已将电源管脚和地管脚省略处理，不影响原理描述)所示，为实现上述核心处理器对外部接口器件的异步总线设计要求，在设计时会考虑采用总线驱动器扩展总线，提升驱动能力，如图2中的核心处理器采集外部16路开关量输入状态，通过异步总线采集，利用译码器芯片U1将片选线CS、地址线A0、地址线A1、地址线A2译码，译码后的输出与读信号线RD作或逻辑，产生控制信号CS0及CS1，CS0与CS1分别控制总线驱动器U2和U3的使能管脚，核心处理器通过分别读取U2及U3的数据线上的数据，获取外部16路开关量输入信号状态。图中U1的管脚A与B、B与C、Y0与Y1、U2和U3的管脚A1与A2、A2与A3、A3与A4、A4与A5、A5与A6、A6与A7、A7与A8、B1与B2、B2与B3、B3与B4、B4与B5、B5与B6、B6与B7、B7与B8、如果发生短路故障，则核心处理器获取的外部输入状态会发生错误，这在实际运行过程中是非预期的，获取错误数据参与核心运算处理，会导致危险处理，产生误输出。例如，对于INPUT1～INPUT8而言，预期获取的数据为0b00001110，当管脚A1与A2短路时，实际获取的数据为0b00001100，造成数据错误。

为了防止此类错误的发生，需要找到一种适当的方案，可以检测到该错误的发生。

发明内容

针对现有技术中的问题，本发明提供一种混线检测方法。

具体地，本发明提供以下技术方案：

本发明提供了一种混线检测方法，包括：

对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接；

在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。

进一步地，所述根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线，包括：

判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，若否，则确定所述目标芯片的输入管脚发生混线。

进一步地，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据采集类芯片，则判断与所述校验管脚对应的输出管脚上的输出信号和相应的预设校验信号是否完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

进一步地，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据处理类芯片，则先获取所述校验管脚上输入的校验信号经过所述目标芯片的预设处理逻辑后应该得到的结果校验信号，再判断与所述校验管脚对应的输出管脚上的输出信号是否和所述结果校验信号完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

进一步地，所述方法还包括：

当确定所述目标芯片的输入管脚发生混线时，将与所述目标管脚对应的输出管脚上的输出信号以及与所述校验管脚对应的输出管脚上的输出信号作为错误信号进行保存以用于故障分析，同时采取预设安全措施；

当确定所述目标芯片的输入管脚未发生混线时，将与所述目标管脚对应的输出管脚上的输出信号作为正确信号进行保存及后续处理。

进一步地，所述预设校验信号为高低电平信号。

由上述技术方案可知，本发明提供的混线检测方法，对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接；在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。可见，本发明采用在连续输入管脚中插入预设固定值(预设校验信号)进而判定管脚是否存在混线的方法，可有效检测是否存在混线故障，进而提升电路设计的安全性，从而保证相应控制操作的安全性。此外，本发明提供的方法，简单易行，可以节省大量的软件开销，且该方法在安全控制系统中可以灵活应用，比如类似的混线检测，包括地址线、数据线、片选线、其他类似逻辑芯片的相邻管脚混线故障检测以及更多路外部开关量采集需求都可采用该方法，用于提升安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的混线检测方法的流程图；

图2是现有技术中常规的通过总线采集16路外部开关量输入控制电路示意图；

图3是本发明一实施例提供的插入固定值后的改进电路设计示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供的混线检测方法，采用在连续输入管脚中插入预设固定值(预设校验信号)进而判定管脚是否存在混线的方法，可有效检测是否存在混线故障，进而保证相应控制操作的安全性。下面通过具体实施例对本发明提供的混线检测方法进行详细介绍。

图1示出了本发明一实施例提供的混线检测方法的流程图，如图1所示，本发明实施例提供的混线检测方法，包括如下步骤：

步骤101：对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接。

在本步骤中，不是将目标芯片上的所有输入管脚与外部输入信号连接，而是间隔地选择输入管脚作为目标管脚与外部输入信号一一连接，而将两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接。可见，本步骤采用在连续输入管脚中插入预设固定值(预设校验信号)的方式判定管脚是否存在混线，这种方式可有效检测电路中是否存在混线故障，进而提升电路设计的安全性，从而保证相应控制操作的安全性。

在本步骤中，所述预设校验信号可以为高低电平信号如1和0。当存在多个校验管脚时，多个校验信号就可以组成高低电平的组合信号如0011、1010、0101等。

步骤102：在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。

在本步骤中，在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。

例如，若所述目标芯片为数据采集类芯片，则所述目标芯片的输出管脚的输出信号与对应的输入管脚上的输入信号的关系应该为完全一致。因此，在判断所述目标芯片的输入管脚是否发生混线时，由于校验管脚上输入信号是已知的，因此可以判断与所述校验管脚对应的输出管脚上的输出信号和相应的预设校验信号是否完全一致，若否，则确定所述目标芯片的输入管脚发生混线，否则，确定所述目标芯片的输入管脚未发生混线。

又如，若所述目标芯片为数据处理类芯片，则所述目标芯片的输出管脚的输出信号与对应的输入管脚上的输入信号之间的关系应该满足所述目标芯片的数据处理关系。因此，在判断所述目标芯片的输入管脚是否发生混线时，由于校验管脚上输入信号是已知的，所述目标芯片的数据处理关系为已知的，因此可以先获取所述校验管脚上输入的校验信号经过所述目标芯片的数据处理关系后应该得到的结果校验信号，再判断与所述校验管脚对应的输出管脚上的输出信号是否和所述结果校验信号完全一致，若否，则确定所述目标芯片的输入管脚发生混线，否则，确定所述目标芯片的输入管脚未发生混线。

由上述技术方案可知，本实施例提供的混线检测方法，对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接；在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。可见，本实施例采用在连续输入管脚中插入预设固定值(预设校验信号)判定管脚是否存在混线的方法，可有效检测是否存在混线故障，进而提升电路设计的安全性，从而保证相应控制操作的安全性。此外，本实施例提供的混线检测方法，简单易行，可以节省大量的软件开销，且该方法在安全控制系统中可以灵活应用，比如类似的混线检测，包括地址线、数据线、片选线、其他类似逻辑芯片的相邻管脚混线故障检测以及更多路外部开关量采集需求都可采用该方法，用于提升安全性。

基于上述实施例的内容，在一种可选实施方式中，上述步骤102可通过如下方式实现：

在需要从所述目标芯片的输出管脚上读取外部输入信号时，判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，若否，则确定所述目标芯片的输入管脚发生混线。

在本实施方式中，由于校验管脚上输入信号是已知的，所述目标芯片的处理逻辑(输入输出完全对应一致，或，输入输出存在某种对应的逻辑处理关系，如与或非等简单的逻辑关系或其他复杂的函数关系)为已知的，因此，在判断所述目标芯片的输入管脚是否发生混线时，可以判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，若否，则确定所述目标芯片的输入管脚发生混线。

基于上述实施例的内容，在一种可选实施方式中，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据采集类芯片，则判断与所述校验管脚对应的输出管脚上的输出信号和相应的预设校验信号是否完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

在本实施方式中，若所述目标芯片为数据采集类芯片，则所述目标芯片的处理逻辑为：输入信号与输出信号一一对应一致。因此，当所述目标芯片为数据采集类芯片时，判断与所述校验管脚对应的输出管脚上的输出信号和相应的校验管脚上输入的预设校验信号是否完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

基于上述实施例的内容，在另一种可选实施方式中，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据处理类芯片，则先获取所述校验管脚上输入的校验信号经过所述目标芯片的预设处理逻辑后应该得到的结果校验信号，再判断与所述校验管脚对应的输出管脚上的输出信号是否和所述结果校验信号完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

在本实施方式中，若所述目标芯片为数据处理类芯片，则所述目标芯片的处理逻辑为所述目标芯片中预置的数据处理逻辑，这里，预置的数据处理逻辑可以为与固定值(如0)的与或非等简单的数据处理逻辑，也可以为复杂的函数处理逻辑关系，如y表示输出信号，x表示输入信号，所述目标芯片的处理逻辑为y＝cosx等。

基于上述实施例的内容，在一种可选实施方式中，所述方法还包括：

当确定所述目标芯片的输入管脚发生混线时，将与所述目标管脚对应的输出管脚上的输出信号以及与所述校验管脚对应的输出管脚上的输出信号作为错误信号进行保存以用于故障分析，同时采取预设安全措施；

当确定所述目标芯片的输入管脚未发生混线时，将与所述目标管脚对应的输出管脚上的输出信号作为正确信号进行保存及后续处理。

在本实施方式中，当确定所述目标芯片的输入管脚发生混线时，将输出的错误信号进行保存，以便于进行故障分析，例如分析哪两个引脚发生了混线等。如图3所示，核心处理器在采集INPUT1～INPUT4信号时，由于A2、A4、A6和A8四个管脚被用做校验管脚(A1、A3、A5和A7为目标管脚，与外部输入信号一一连接)，且其连接的预设校验信号分别为GND、GND、VCC和VCC，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值0011，在采集INPUT5～INPUT8信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为GND、VCC、VCC和GND，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值0110，在采集INPUT9～INPUT12信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为VCC、VCC、GND和GND，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值1100，在采集INPUT13～INPUT16信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为VCC、GND、GND和VCC，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值1001。当发生背景技术部分所述译码器及总线驱动器芯片上的相邻管脚短路故障时，核心处理器无法得到对应正确的固定值。当获取的固定值与预期不一致时，则认定相应的芯片电路部分存在故障，从而可以完成地址线混线检测，进而可以采取安全措施，保证产品处理安全状态，不会使用错误的数据进行逻辑运算，保证了安全。同时将输出的错误信号进行保存，以便于进行故障分析等后续处理。

下面结合图2和图3对本实施例提供的混线检测方法给予进一步的说明。本实施例是在图2所示的现有的电路设计基础上，将总线驱动器芯片的管脚进行隔位采集处理，中间位用固定值替代，同时译码器需要再译出2路控制信号，总线驱动芯片再增加2个即可完成核心处理器对外部16路输入的信号采集。改进后的电路如图3所示，核心处理器在采集INPUT1～INPUT4信号时，由于A2、A4、A6和A8四个管脚被用做校验管脚(A1、A3、A5和A7为目标管脚，与外部输入信号一一连接)，且其连接的预设校验信号分别为GND、GND、VCC和VCC，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值0011，在采集INPUT5～INPUT8信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为GND、VCC、VCC和GND，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值0110，在采集INPUT9～INPUT12信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为VCC、VCC、GND和GND，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值1100，在采集INPUT13～INPUT16信号时，由于A2、A4、A6和A8四个管脚连接的预设校验信号分别为VCC、GND、GND和VCC，因此数据线上的D1、D3、D5、D7在数值上的表现应为固定值1001。当发生背景技术部分所述译码器及总线驱动器芯片上的相邻管脚短路故障时，核心处理器无法得到对应正确的固定值。当获取的固定值与预期不一致时，则认定相应的芯片电路部分存在故障，从而可以完成地址线混线检测，进而可以采取安全措施，保证产品处理安全状态，不会使用错误的数据进行逻辑运算，保证了安全。本实施例提供的混线检测方法的核心在于插入固定值作为检测的依据，当检测到未能与固定值匹配，则判定发生了混线故障。该方法还可以用于其他相关的处理器通过总线方式访问外设的情况，并且根据需求，在数量(不仅支持16路，还可以更多)上和形式(比如插入固定值的顺序或者设置其他固定值)上适度变化，即可完成混线检测，也可用于地址线、数据线、片选线等其他信号线上的混线检测。与现有的技术比较，本实施例提供的混线检测方法，简单易行，节省了大量软件开销，可以准确检测到混线故障，进而保证产品的安全性。此外，本实施例提供的混线检测方法，应用灵活，在安全控制系统中，类似的混线检测，包括地址线、数据线、片选线、其他类似逻辑芯片的相邻管脚混线故障检测以及更多路外部开关量采集需求都可采用该方法。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种混线检测方法，其特征在于，包括：

对于目标芯片中依次排列设置的输入管脚，在需要将外部输入信号与所述目标芯片的输入管脚连接时，选取间隔设置的输入管脚作为目标管脚与外部输入信号一一连接，并将每两个目标管脚之间的闲置管脚作为校验管脚与预设校验信号一一连接；

在需要从所述目标芯片的输出管脚上读取外部输入信号时，根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线。

2.根据权利要求1所述的方法，其特征在于，所述根据与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系判断所述目标芯片的输入管脚是否发生混线，包括：

判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，若否，则确定所述目标芯片的输入管脚发生混线。

3.根据权利要求2所述的方法，其特征在于，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据采集类芯片，则判断与所述校验管脚对应的输出管脚上的输出信号和相应的预设校验信号是否完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

4.根据权利要求2所述的方法，其特征在于，所述判断与所述校验管脚对应的输出管脚上的输出信号与相应的预设校验信号的关系是否满足所述目标芯片的处理逻辑，包括：

若所述目标芯片为数据处理类芯片，则先获取所述校验管脚上输入的校验信号经过所述目标芯片的预设处理逻辑后应该得到的结果校验信号，再判断与所述校验管脚对应的输出管脚上的输出信号是否和所述结果校验信号完全一致，若否，则确定所述目标芯片的输入管脚发生混线。

5.根据权利要求1～4任一项所述的方法，其特征在于，还包括：

当确定所述目标芯片的输入管脚发生混线时，将与所述目标管脚对应的输出管脚上的输出信号以及与所述校验管脚对应的输出管脚上的输出信号作为错误信号进行保存以用于故障分析，同时采取预设安全措施；

当确定所述目标芯片的输入管脚未发生混线时，将与所述目标管脚对应的输出管脚上的输出信号作为正确信号进行保存及后续处理。

6.根据权利要求1～4任一项所述的方法，其特征在于，所述预设校验信号为高低电平信号。