CN109743061A - 一种码长可配置的ldpc编码实现方法 - Google Patents
一种码长可配置的ldpc编码实现方法 Download PDFInfo
- Publication number
- CN109743061A CN109743061A CN201811493507.XA CN201811493507A CN109743061A CN 109743061 A CN109743061 A CN 109743061A CN 201811493507 A CN201811493507 A CN 201811493507A CN 109743061 A CN109743061 A CN 109743061A
- Authority
- CN
- China
- Prior art keywords
- matrix
- code length
- ldpc
- implementation method
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种码长可配置的ldpc编码实现方法，其中，包括：设定一校验矩阵Hi，校验矩阵用于ldpc编码；设校验矩阵为Hi维度为mi×ni，ni代表码长，i代表第i种码长配置选择，定义zi＝mi/mb＝ni/nb，zi大于1；根据列重、行重分布要求，利用渐进添边算法生成mb×nb维基矩阵，基矩阵由1和0元素组成；针对各种码长参数配置，分别对基矩阵按照下述规则修正：基矩阵的0元素用‑1代替，1元素用随机数Xi代替，0≤Xi≤zi‑1，得到mb×nb维修正矩阵，并将各种码长对应的修正矩阵存入相应的ROM表；码长不同，随机数Xi也不同；针对所配置的码长参数，从相应的ROM表中的码长参数，找到码长参数对应的修正矩阵，读取修正矩阵，并对修正矩阵进行扩展，得到mi×ni维校验矩阵。
Description
技术领域
本普通发明属于通信领域，涉及一种ldpc编码方法，尤其是码长可配置条件下的ldpc编码实现方法。
背景技术
ldpc码是低密度奇偶校验码的简称，作为一种分组编码，其纠错性能非常优异，研究表明可以获得接近香农极限的性能，近年来成为纠错编码领域的研究热点，受到大家的广泛关注。
香农证明信道容量定理，引用的基本条件之一是码长趋于无穷，因此码长是保障码性能的基本条件。研究表明码长越长的码字在同样的信噪比条件下性能越好。但是在实际使用中，业务需求多样，比如既要支持连续视频流的传输需求，又要支持实时、突发的指令传输。连续视频流的传输适于利用较大码长进行编码，能够带来更好的纠错性能。但是指令一般较短，不超过数十字节长度，不满足大码长的分组长度要求，若多帧指令加入一个分组又会带来延时，不满足指令控制的实时性要求。
传统的解决方案需要针对不同码长开发多套编码模块。本发明提出一种可变码长的编码方案。设置码长参数可变，根据任务类型，灵活更改码长设置，利用一套编码模块实现不同码长的编码，节省了硬件资源开销。
发明内容
本发明目的在于提供一种码长可配置的ldpc编码实现方法，用于解决上述现有技术的问题。
本发明一种码长可配置的ldpc编码实现方法，其中，包括：设定一校验矩阵Hi，校验矩阵用于ldpc编码；设校验矩阵为Hi维度为 mi×ni，ni代表码长，i代表第i种码长配置选择，定义zi＝mi/mb＝ni/nb， zi大于1；根据列重、行重分布要求，利用渐进添边算法生成mb×nb维基矩阵，基矩阵由1和0元素组成；针对各种码长参数配置，分别对基矩阵按照下述规则修正：基矩阵的0元素用-1代替，1元素用随机数Xi代替，0≤Xi≤zi-1，得到mb×nb维修正矩阵，并将各种码长对应的修正矩阵存入相应的ROM表；码长不同，随机数Xi也不同；针对所配置的码长参数，从相应的ROM表中的码长参数，找到码长参数对应的修正矩阵，读取修正矩阵，并对修正矩阵进行扩展，得到mi× ni维校验矩阵；利用扩展后的校验矩阵进行ldpc编码。
根据本发明的码长可配置的ldpc编码实现方法的一实施例，其中，扩展规则包括：修正矩阵中的-1元素用zi维单位阵Iz替换，单位阵中所有的元素都向右侧移动一位，当元素为最后一列的元素，则将该元素移至矩阵最左侧的一列，移动的次数与Xi相等。
根据本发明的码长可配置的ldpc编码实现方法的一实施例，其中，设编码后的码字为ci，满足Hi×ci T＝0T。
根据本发明的码长可配置的ldpc编码实现方法的一实施例，其中，对于四维单位阵，修正矩阵中的非-1元素用Iz的循环移位阵Iz’表示，首行循环移位次数为Xi。
与现有技术相比，本发明的码长可配置的ldpc编码实现方法使用灵活、节省资源。
附图说明
图1是四维单位阵Iz示意图。
图2是X＝1的四维循环移位单位阵Iz’示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1是四维单位阵Iz示意图，图2是X＝1的四维循环移位单位阵 Iz’示意图，如图1以及图2所示，本发明一种码长可配置的ldpc编码实现方法，包括：
设定一校验矩阵Hi，校验矩阵用于ldpc编码；
设校验矩阵为Hi维度为mi×ni，ni代表码长，i代表第i种码长配置选择，定义zi＝mi/mb＝ni/nb，zi大于1。
根据列重、行重分布要求，利用渐进添边算法生成mb×nb维基矩阵。基矩阵由1和0元素组成。
针对各种码长参数配置，分别对基矩阵按照下述规则修正：基矩阵的0元素用-1代替，1元素用随机数Xi代替，0≤Xi≤zi-1，得到mb×nb维修正矩阵，并将各种码长对应的修正矩阵存入相应的ROM表。码长不同，随机数Xi也不同。
针对所配置的码长参数，从相应的ROM表中的码长参数，找到码长参数对应的修正矩阵，读取修正矩阵，并对修正矩阵进行扩展，得到mi×ni维校验矩阵。扩展规则如下：修正矩阵中的-1元素用zi维单位阵Iz替换，以四维单位阵(4x4)为例，修正矩阵中的非-1 元素用Iz的循环移位阵Iz’表示，首行循环移位次数为Xi，Xi＝1的 Iz’，单位阵中所有的元素都向右侧移动一位，当元素为最后一列的元素，则将该元素移至矩阵最左侧的一列，示例图如附图2所示。显而易见，该校验矩阵仅由1和0元素组成。移动的次数与Xi相等。
利用扩展后的校验矩阵进行ldpc编码。设编码后的码字为ci，满足Hi×ci T＝0T。
经过上述步骤，即可实现码长可配置的ldpc编码。
本方法利用渐进添边方法生成基矩阵；分别生成各种码长对应的修正矩阵，并存入相应的ROM表；针对不同码长配置，读取相应ROM 表，根据读出的修正矩阵生成校验矩阵；利用校验矩阵进行ldpc编码。
与现有技术相比，本发明的码长可配置的ldpc编码实现方法使用灵活、节省资源。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (4)
1.一种码长可配置的ldpc编码实现方法，其特征在于，包括：
设定一校验矩阵Hi，校验矩阵用于ldpc编码；
设校验矩阵为Hi维度为mi×ni，ni代表码长，i代表第i种码长配置选择，定义zi＝mi/mb＝ni/nb，zi大于1；
根据列重、行重分布要求，利用渐进添边算法生成mb×nb维基矩阵，基矩阵由1和0元素组成；
针对各种码长参数配置，分别对基矩阵按照下述规则修正：基矩阵的0元素用-1代替，1元素用随机数Xi代替，0≤Xi≤zi-1，得到mb×nb维修正矩阵，并将各种码长对应的修正矩阵存入相应的ROM表；码长不同，随机数Xi也不同；
针对所配置的码长参数，从相应的ROM表中的码长参数，找到码长参数对应的修正矩阵，读取修正矩阵，并对修正矩阵进行扩展，得到mi×ni维校验矩阵；
利用扩展后的校验矩阵进行ldpc编码。
2.如权利要求1所述的码长可配置的ldpc编码实现方法，其特征在于，扩展规则包括：
修正矩阵中的-1元素用zi维单位阵Iz替换，单位阵中所有的元素都向右侧移动一位，当元素为最后一列的元素，则将该元素移至矩阵最左侧的一列，移动的次数与Xi相等。
3.如权利要求1所述的码长可配置的ldpc编码实现方法，其特征在于，设编码后的码字为ci，满足Hi×ci T＝0T。
4.如权利要求2所述的码长可配置的ldpc编码实现方法，其特征在于，对于四维单位阵，修正矩阵中的非-1元素用Iz的循环移位阵Iz’表示，首行循环移位次数为Xi。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811493507.XA CN109743061A (zh) | 2018-12-07 | 2018-12-07 | 一种码长可配置的ldpc编码实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811493507.XA CN109743061A (zh) | 2018-12-07 | 2018-12-07 | 一种码长可配置的ldpc编码实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109743061A true CN109743061A (zh) | 2019-05-10 |
Family
ID=66358645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811493507.XA Pending CN109743061A (zh) | 2018-12-07 | 2018-12-07 | 一种码长可配置的ldpc编码实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109743061A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114172521A (zh) * | 2022-02-08 | 2022-03-11 | 苏州浪潮智能科技有限公司 | 一种解压缩芯片验证方法、装置、设备及可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1953335A (zh) * | 2005-10-21 | 2007-04-25 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
| US20100058139A1 (en) * | 2008-08-27 | 2010-03-04 | Yige Wang | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
| CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
| US20180069656A1 (en) * | 2013-10-30 | 2018-03-08 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
| CN108233945A (zh) * | 2017-11-30 | 2018-06-29 | 天津津航计算技术研究所 | 极短码长准循环Ldpc码校验矩阵的构造方法 |
-
2018
- 2018-12-07 CN CN201811493507.XA patent/CN109743061A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1953335A (zh) * | 2005-10-21 | 2007-04-25 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
| US20100058139A1 (en) * | 2008-08-27 | 2010-03-04 | Yige Wang | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
| CN101741396A (zh) * | 2008-11-19 | 2010-06-16 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
| US20180069656A1 (en) * | 2013-10-30 | 2018-03-08 | Samsung Electronics Co., Ltd. | Transmitting apparatus and signal processing method thereof |
| CN108233945A (zh) * | 2017-11-30 | 2018-06-29 | 天津津航计算技术研究所 | 极短码长准循环Ldpc码校验矩阵的构造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114172521A (zh) * | 2022-02-08 | 2022-03-11 | 苏州浪潮智能科技有限公司 | 一种解压缩芯片验证方法、装置、设备及可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101986778B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
| KR101776279B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
| KR20210047844A (ko) | 송신 장치 및 그의 인터리빙 방법 | |
| KR102018342B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
| CN109327225B (zh) | 信息处理的方法、装置和通信设备 | |
| KR102116117B1 (ko) | 송신 장치 및 그의 인터리빙 방법 | |
| KR20080077992A (ko) | 검사 행렬 생성 방법, 부호화 방법, 통신 장치, 통신시스템, 부호화기 | |
| KR102303379B1 (ko) | 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치 | |
| KR20160099265A (ko) | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
| KR20160100667A (ko) | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
| JP4847628B2 (ja) | 線形ブロック符号に基づいて符号化する方法及び装置 | |
| CN109743061A (zh) | 一种码长可配置的ldpc编码实现方法 | |
| CN108712174B (zh) | 信息处理的方法、装置和通信设备 | |
| CN104202059B (zh) | 一种用于构造围长12 qc‑ldpc码的确定性设计方法 | |
| CN102811064B (zh) | 一种多码率ldpc码的构造方法 | |
| CN108400836B (zh) | 一种多码率多码长qc-ldpc码的构造和编码方法 | |
| CN109150194A (zh) | 信息处理的方法、装置和通信设备 | |
| CN116054844B (zh) | 校验矩阵构造方法、系统、电子设备及计算机存储介质 | |
| CN109067407B (zh) | 信息处理的方法、装置和通信设备 | |
| CN109951189B (zh) | 一种基于素数乘积的准循环结构多元ldpc码构造方法 | |
| KR100956592B1 (ko) | 메시지 전달 알고리즘을 이용한 ｌｄｐｃ 코드 부호화 장치및 그 방법 | |
| CN111541454A (zh) | 一种快速构造时不变sc-ldpc码的方法 | |
| CN108809328A (zh) | 信息处理的方法、通信装置 | |
| CN106656408A (zh) | 基于校验矩阵的编解码方法和装置 | |
| KR20130024737A (ko) | Ｏｍｐ 기법에 따른 ｌｄｐｃ 디코딩 장치 및 이를 위한 변환된 패리티 검사 행렬 생성 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190510 |