CN109742036A - 用于测量薄膜掺杂比例的传感器、方法及装置 - Google Patents

用于测量薄膜掺杂比例的传感器、方法及装置 Download PDF

Info

Publication number
CN109742036A
CN109742036A CN201910002529.XA CN201910002529A CN109742036A CN 109742036 A CN109742036 A CN 109742036A CN 201910002529 A CN201910002529 A CN 201910002529A CN 109742036 A CN109742036 A CN 109742036A
Authority
CN
China
Prior art keywords
film
measured
doping
sub
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910002529.XA
Other languages
English (en)
Other versions
CN109742036B (zh
Inventor
钱宏昌
何信儒
郭世聪
冯永山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Original Assignee
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mianyang Beijing Oriental Optoelectronic Technology Co Ltd, BOE Technology Group Co Ltd filed Critical Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
Priority to CN201910002529.XA priority Critical patent/CN109742036B/zh
Publication of CN109742036A publication Critical patent/CN109742036A/zh
Application granted granted Critical
Publication of CN109742036B publication Critical patent/CN109742036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明公开了一种用于测量薄膜掺杂比例的传感器、方法及装置,通过设置控制电极层、绝缘层以及导通电极层,其中,导通电极层可以包括:间隔设置的至少两个导通子电极。在衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,通过对控制电极层加载第一电压,对与待测量薄膜电连接的一个导通子电极加载第二电压,以及通过获取与待测量薄膜电连接的另一个导通子电极输出的检测信号,这样可以根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,从而可以实现测量薄膜中预设掺杂离子的掺杂比例的效果。

Description

用于测量薄膜掺杂比例的传感器、方法及装置
技术领域
本发明涉及测量技术领域,特别涉及一种用于测量薄膜掺杂比例的传感器、方法及装置。
背景技术
在制备半导体薄膜时,一般采用向半导体薄膜进行掺杂的方式,以改变半导体薄膜的性能。由于半导体薄膜的性能与其掺杂离子的比例相关,为了确定掺杂后的半导体薄膜中的掺杂离子的比例是否满足所要求的比例,还需要对掺杂后的半导体薄膜中的掺杂离子的比例进行测量。因此,如何对掺杂后的半导体薄膜中的掺杂离子的掺杂比例进行测量,是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供一种用于测量薄膜掺杂比例的传感器及其制备方法、薄膜测量装置及其测量方法,用以对掺杂后的半导体薄膜中的掺杂离子的掺杂比例进行测量。
因此,本发明实施例提供了一种用于测量薄膜掺杂比例的传感器,包括:衬底基板、依次位于所述衬底基板一侧的控制电极层、绝缘层以及导通电极层;其中,所述导通电极层包括:间隔设置的至少两个导通子电极;
所述控制电极层在所述衬底基板的正投影覆盖每相邻两个所述导通子电极之间的间隙在所述衬底基板的正投影;
在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,所述控制电极层被配置为加载第一电压,与所述待测量薄膜电连接的一个所述导通子电极被配置为加载第二电压,与所述待测量薄膜电连接的另一个所述导通子电极被配置为输出检测信号。
可选地,在本发明实施例中,以相邻的两个所述导通子电极为一个电极组;至少一个所述电极组中的各所述导通子电极包括:相互电连接的沿第一方向延伸的多个第一导通子电极和沿第二方向延伸的第二导通子电极;其中,所述第一方向与所述第二方向不同;
同一所述电极组中的两个所述导通子电极的第一导通子电极交替排列。
可选地,在本发明实施例中,至少相邻的两个所述电极组中最近邻的导通子电极共用所述第二导通子电极。
可选地,在本发明实施例中,每相邻的两个所述电极组中最近邻的导通子电极共用所述第二导通子电极。
相应地,本发明实施例还提供了一种薄膜测量装置,包括:本发明实施例提供的用于测量薄膜掺杂比例的传感器,与各所述导通子电极电连接的多路选择开关,以及分别与所述控制电极层和所述多路选择开关电连接的信号处理电路;
所述多路选择开关被配置为在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,响应于选择控制信号,将与所述待测量薄膜电连接的两个所述导通子电极与所述信号处理电路导通;其中,所述待测量薄膜在所述衬底基板的正投影覆盖相邻的两个所述导通子电极之间的间隙在所述衬底基板的正投影;
所述信号处理电路被配置为对所述控制电极层加载第一电压,对导通的一个所述导通子电极加载第二电压,并获取导通的另一个所述导通子电极的检测信号;根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
可选地,在本发明实施例中,所述信号处理电路包括:与所述多路选择开关电连接的信号分析仪,以及与所述信号分析仪电连接的主处理器;
所述多路选择开关被配置为在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,响应于选择控制信号,将与所述待测量薄膜电连接的两个所述导通子电极与所述信号分析仪导通;
所述信号分析仪被配置为对所述控制电极层加载第一电压,对导通的一个所述导通子电极加载第二电压,获取导通的另一个所述导通子电极的检测信号,并根据检测信号,确定所述待测量薄膜对应的IV特性曲线后提供给所述主处理器;
所述主处理器被配置为根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
可选地,在本发明实施例中,所述测量装置还包括:膜厚传感器;
所述膜厚传感器被配置为在所述膜厚传感器上形成所述待测量薄膜时,确定所述待测量薄膜的薄膜厚度。
可选地,在本发明实施例中,所述主处理器被配置为根据确定出的所述待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定所述待测量薄膜对应的掺杂离子的当前掺杂比例范围;根据所述待测量薄膜对应的IV特性曲线、所述当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
相应地,本发明实施例还提供了一种本发明实施例提供的用于测量薄膜掺杂比例的传感器的制备方法,包括:
在衬底基板上形成所述控制电极层;
在所述控制电极层上形成所述绝缘层;
在所述绝缘层上形成导通电极层;其中,所述导通电极层包括:间隔设置的至少两个导通子电极;所述控制电极层在所述衬底基板的正投影覆盖每相邻两个所述导通子电极之间的间隙在所述衬底基板的正投影。
相应地,本发明实施例还提供了一种采用本发明实施例提供的薄膜测量装置的测量方法,包括:
在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,对所述控制电极层加载第一电压,对与所述待测量薄膜电连接的一个所述导通子电极加载第二电压,并获取与所述待测量薄膜电连接的另一个所述导通子电极的检测信号;其中,所述待测量薄膜在所述衬底基板的正投影覆盖相邻的两个所述导通子电极之间的间隙在所述衬底基板的正投影;
根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
可选地,在本发明实施例中,所述根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例,具体包括:
根据所述检测信号,确定所述待测量薄膜对应的IV特性曲线;
根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
可选地,在本发明实施例中,所述测量方法还包括:在所述膜厚传感器上形成所述待测量薄膜时,确定所述待测量薄膜的薄膜厚度。
可选地,在本发明实施例中,所述根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例,具体包括:
根据确定出的所述待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定所述待测量薄膜对应的掺杂离子的当前掺杂比例范围;
根据所述待测量薄膜对应的IV特性曲线、所述当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
本发明有益效果如下:
本发明实施例提供的用于测量薄膜掺杂比例的传感器及其制备方法、薄膜测量装置及其测量方法,通过设置控制电极层、绝缘层以及导通电极层,其中,导通电极层可以包括:间隔设置的至少两个导通子电极。在衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,通过对控制电极层加载第一电压,对与待测量薄膜电连接的一个导通子电极加载第二电压,以及通过获取与待测量薄膜电连接的另一个导通子电极输出的检测信号,这样可以根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,从而可以实现测量薄膜中预设掺杂离子的掺杂比例的效果。
附图说明
图1为本发明实施例提供的用于测量薄膜掺杂比例的传感器的结构示意图之一;
图2为图1所示的传感器中沿AA’方向的剖视结构示意图;
图3为本发明实施例提供的用于测量薄膜掺杂比例的传感器的结构示意图之二;
图4为本发明实施例提供的制备方法的流程图;
图5为本发明实施例提供的薄膜测量装置的结构示意图;
图6为图5所示的传感器中沿AA’方向的剖视结构示意图。
具体实施方式
为了使本发明的目的,技术方案和优点更加清楚,下面结合附图,对本发明实施例提供的用于测量薄膜掺杂比例的传感器及其制备方法、薄膜测量装置及其测量方法的具体实施方式进行详细地说明。应当理解,下面所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。需要注意的是,附图中各层薄膜厚度和形状不反映真实比例,目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供的用于测量薄膜掺杂比例的传感器,如图1与图2所示,可以包括:衬底基板100、依次位于衬底基板100一侧的控制电极层110、绝缘层120以及导通电极层;其中,导通电极层可以包括:间隔设置的至少两个导通子电极131_n(1≤n≤N;n为整数,N为导通子电极的总数)。并且,控制电极层110在衬底基板100的正投影覆盖每相邻两个导通子电极之间的间隙在衬底基板100的正投影。
并且,在衬底基板100上形成掺杂有预设掺杂离子的待测量薄膜时,控制电极层110被配置为加载第一电压,与待测量薄膜电连接的一个导通子电极被配置为加载第二电压,与待测量薄膜电连接的另一个导通子电极被配置为输出检测信号。
本发明实施例提供的用于测量薄膜掺杂比例的传感器,通过设置控制电极层、绝缘层以及导通电极层,其中,导通电极层可以包括:间隔设置的至少两个导通子电极。在衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,通过对控制电极层加载第一电压,对与待测量薄膜电连接的一个导通子电极加载第二电压,以及通过获取与待测量薄膜电连接的另一个导通子电极输出的检测信号,这样可以根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,从而可以实现测量薄膜中预设掺杂离子的掺杂比例的效果。
在具体实施时,在本发明实施例中,衬底基板的材料可以包括:玻璃、Si、SiO2、Al2O3、PVA、PVC、PVP、PI、PET、PES、PN、PMMA中的至少一种。当然,在实际应用中,可以根据具体应用环境的需要来设计确定衬底基板的具体实施方式,在此不作限定。
在具体实施时,在本发明实施例中,绝缘层的材料可以包括:SiO2、Ta2O5、TiO2、HfO2、ZrO2、Al2O3、Si3N4、Gd2O3、PVA、PVP、PI、PS、PMMA、PVC、PVDF中的至少一种。当然,在实际应用中,可以根据具体应用环境的需要来设计确定绝缘层的具体实施方式,在此不作限定。
在具体实施时,在本发明实施例中,各导通子电极同层同材质设置。这样可以通过一次构图工艺同时形成各导通子电极的图形,提高生产效率。进一步地,在具体实施时,导通子电极的材料可以包括:Si、Pt、Au、Cu、Ag、Al、Mg、Zn、Ga、P、As、Se、ITO、ZTO、银纳米线、碳纳米管、石墨烯中的至少一种。当然,在实际应用中,可以根据具体应用环境的需要来设计确定导通子电极的具体实施方式,在此不作限定。
在具体实施时,在本发明实施例中,以相邻的两个导通子电极为一个电极组。如图1所示,导通子电极131_1和131_2为一个电极组,导通子电极131_3和131_4为第二个电极组,其余同理,在此不作赘述。
在具体实施时,在本发明实施例中,如图1所示,可以使至少一个电极组中的各导通子电极包括:电连接的沿第一方向F1延伸的多个第一导通子电极和沿第二方向F2延伸的第二导通子电极。其中,第一方向F1与第二方向F2不同,并且同一电极组中的两个导通子电极的第一导通子电极交替排列,以使该电极组中的两个导通子电极形成叉指状电极。其中,第一方向F1与第二方向F2可以相互垂直。当然,在实际应用中,可以根据具体应用环境的需要来设计确定第一方向F1与第二方向F2的具体实施方式,在此不作限定。
进一步地,可以使各电极组中的各导通子电极可以包括:电连接的沿第一方向F1延伸的多个第一导通子电极和沿第二方向F2延伸的第二导通子电极。当然,具有第一导通子电极和第二导通子电极的电极组的数量可以根据实际应用环境来设计确定,在此不作限定。
例如图1所示,以导通子电极131_1和131_2形成第一个电极组,导通子电极131_3和131_4形成第二个电极组为例。在第一个电极组中,导通子电极131_1包括:沿第一方向F1延伸的多个第一导通子电极132_1和沿第二方向F2延伸的第二导通子电极133_1。其中,第二导通子电极133_1和各第一导通子电极132_1电连接,并且,各第一导通子电极132_1间隔排列。导通子电极131_2包括:沿第一方向F1延伸的多个第一导通子电极132_2和沿第二方向F2延伸的第二导通子电极133_2。其中,第二导通子电极133_2和各第一导通子电极132_2电连接,并且,各第一导通子电极132_2间隔排列。并且,第一导通子电极132_1和第一导通子电极132_2交替排列,以使导通子电极131_1和导通子电极131_2形成叉指状电极。在第二个电极组中,导通子电极131_3包括:沿第一方向F1延伸的多个第一导通子电极132_3和沿第二方向F2延伸的第二导通子电极133_3。其中,第二导通子电极133_3和各第一导通子电极132_3电连接,并且,各第一导通子电极132_3间隔排列。导通子电极131_4包括:沿第一方向F1延伸的多个第一导通子电极132_4和沿第二方向F2延伸的第二导通子电极133_4。其中,第二导通子电极133_4和各第一导通子电极132_4电连接,并且,各第一导通子电极132_4间隔排列。并且,第一导通子电极132_3和第一导通子电极132_4交替排列,以使导通子电极131_3和导通子电极131_4形成叉指状电极。其余同理,以此类推,在此不作赘述。
进一步地,在具体实施时,在本发明实施例中,可以使同一导通子电极中的各第一导通子电极之间的间距相同。进一步地,也可以使同一电极组中,位于不同导电子电极中且相邻的两个第一导通子电极之间的距离相同。例如图1所示,相邻的第一导通子电极132_1和第一导通子电极132_2之间的距离相同。相邻的第一导通子电极132_3和第一导通子电极132_4之间的距离相同。
进一步地,为了提高衬底基板的利用率,在具体实施时,在本发明实施例中,可以使至少相邻的两个电极组中最近邻的导通子电极共用第二导通子电极。其中,可以使每相邻的两个电极组中最近邻的导通子电极共用第二导通子电极。结合图1与图3所示,以导通子电极131_1和131_2形成第一个电极组,导通子电极131_3和131_4形成第二个电极组为例。导通子电极131_2和131_3为这两个相邻的电极组中最近邻的导通子电极,则可以将导通子电极131_2和131_3的第二导通子电极共用,即相当于将第一导通子电极132_3与第二导通子电极133_2直接电连接。其余同理,以此类推,在此不作限定。当然,在实际应用中,还可以使相邻的两个、三个、四个、五个等数量的电极组中最近邻的导通子电极共用第二导通子电极,这需要根据实际应用环境来设计确定,在此不作限定。
在具体实施时,在本发明实施例中,控制电极层可以为平铺于衬底基板上的一整层结构。
基于同一发明构思,本发明实施例还提供了一种用于测量薄膜掺杂比例的传感器的制备方法,如图4所示,可以包括如下步骤:
S401、在衬底基板上形成控制电极层;其中,可以采用真空蒸镀法、磁控溅射法、脉冲激光沉积法、分子束外延法、化学气相沉积法(Chemical Vapor Deposition,CVD)、化学浴沉积法、电沉积法、溶胶-凝胶法、连续离子层吸附与反应法、分子自组装技术法、模板合成法以及溶剂热法中的一种,在衬底基板上形成控制电极层。
S402、在控制电极层上形成绝缘层;其中,可以采用真空蒸镀法、旋涂法、磁控溅射法、脉冲激光沉积法、分子束外延法、化学气相沉积法、化学浴沉积法、电沉积法、溶胶-凝胶法、连续离子层吸附与反应法、分子自组装技术法、模板合成法以及溶剂热法中的一种,形成绝缘层。
S403、在绝缘层上形成导通电极层;其中,导通电极层包括:间隔设置的至少两个导通子电极;控制电极层在衬底基板的正投影覆盖每相邻两个导通子电极之间的间隙在衬底基板的正投影。其中,可以采用真空蒸镀法、磁控溅射法、脉冲激光沉积法、分子束外延法、化学气相沉积法、化学浴沉积法、电沉积法、溶胶-凝胶法、连续离子层吸附与反应法、分子自组装技术法、模板合成法以及溶剂热法中的一种,形成各导通子电极。
下面通过具体实施例列举上述制备方法,但读者应知,其具体制备过程不局限于此。
实施例一、
本发明实施例提供的制备方法,可以包括如下步骤:
(1)采用磁控溅射法或等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)在经过清洗后的玻璃基板上形成一层ITO的控制电极层。
(2)采用旋涂(Spin-Coated)法在控制电极层上形成PVA膜层,之后将PVA膜层在365nm紫外光下照射10min,将形成有照射紫外光后的PVA膜层的衬底基板放置在200℃真空干燥箱中交连2h,使PVA膜层的厚度在10nm~500nm之间,以形成绝缘层。
(3)采用真空蒸镀法在绝缘层上制备材料为Au的各导通子电极。其中,形成的各导通子电极的厚度在10nm~100nm之间。
实施例二、
本发明实施例提供的制备方法,可以包括如下步骤:
(1)将经过清洗后的单晶硅基板经过高温氧化的方式形成一层较厚的第一SiO2膜层,以作为衬底基板。
(2)通过CVD法在第一SiO2膜层上形成一层第一多晶硅膜层,并对第一多晶硅膜层进行B离子掺杂,以形成控制电极层。
(3)通过CVD法在控制电极层上形成一层第二SiO2膜层,以形成绝缘层。
(4)通过CVD法在第二SiO2膜层上形成一层第二多晶硅膜层,并对第二多晶硅膜层进行P离子掺杂,之后采用真空蒸镀法在第二多晶硅膜层上形成一层材料为Au的接触电极。之后对第二多晶硅膜层和接触电极进行刻蚀,以形成各导通子电极。
基于同一发明构思,本发明实施例还提供了一种薄膜测量装置,如图5所示,可以包括:本发明实施例提供的用于测量薄膜掺杂比例的传感器200,与各导通子电极131_n电连接的多路选择开关300,以及分别与控制电极层和多路选择开关电连接的信号处理电路400;
多路选择开关300被配置为在衬底基板100上形成掺杂有预设掺杂离子的待测量薄膜时,响应于选择控制信号,将与待测量薄膜电连接的两个导通子电极与信号处理电路导通;其中,待测量薄膜在衬底基板的正投影覆盖相邻的两个导通子电极之间的间隙在衬底基板的正投影;
信号处理电路400被配置为对控制电极层110加载第一电压,对导通的一个导通子电极加载第二电压,并获取导通的另一个导通子电极的检测信号;根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例。
本发明实施例提供的薄膜测量装置,在传感器的衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,多路选择开关响应于选择控制信号,可以将与待测量薄膜电连接的两个导通子电极与信号处理电路导通,这样可以通过信号处理电路对控制电极层加载第一电压,对导通的一个导通子电极加载第二电压,并获取导通的另一个导通子电极的检测信号。从而可以根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,进而可以实现测量薄膜中预设掺杂离子的掺杂比例的效果。
在具体实施时,在本发明实施例中,如图5所示,信号处理电路400可以包括:与多路选择开关300电连接的信号分析仪410,以及与信号分析仪410电连接的主处理器420;其中,
多路选择开关300被配置为在衬底基板100上形成掺杂有预设掺杂离子的待测量薄膜600时,响应于选择控制信号,将与待测量薄膜600电连接的两个导通子电极与信号分析仪410导通;
信号分析仪410被配置为对控制电极层110加载第一电压,对导通的一个导通子电极加载第二电压,获取导通的另一个导通子电极的检测信号;并根据检测信号,确定待测量薄膜600对应的IV特性曲线后提供给主处理器420;
主处理器420被配置为根据待测量薄膜600对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例。
具体地,由于待测量薄膜600的掺杂离子可以有多个,例如掺杂离子X_1、掺杂离子X_2、掺杂离子X_3……掺杂离子X_M(M为正整数)等,则每个掺杂离子X_m(m为大于或等于1且小于或等于M的整数)一一对应一个预先存储的IV特性曲线IV_m_k(k为大于或等于1且小于或等于K的整数,K为正整数)与掺杂比例CZ_m_k之间的关系表。其中,以待测量薄膜的掺杂离子X_1为例,则主处理器预先存储有掺杂离子X_1的IV特性曲线IV_1_k与掺杂比例CZ_1_k之间的关系表。其中,掺杂离子X_1的IV特性曲线IV_1_1对应掺杂比例CZ_1_1,掺杂离子X_1的IV特性曲线IV_1_2对应掺杂比例CZ_1_2,掺杂离子X_1的IV特性曲线IV_1_3对应掺杂比例CZ_1_3,其余同理,在此不作赘述。在实际应用中,M与K可以根据实际应用环境的需要来设计确定,在此不作限定。
进一步地,在具体实施时,在发明实施例中,如图5所示,测量装置还可以包括:膜厚传感器500。其中,膜厚传感器500被配置为在膜厚传感器上形成待测量薄膜时,确定待测量薄膜的薄膜厚度。这样可以得到待测量薄膜的薄膜厚度。在具体实施时,膜厚传感器500可以包括:石英晶体微天平(Quartz Crystal Microbalance,QCM)。在实际应用中,QCM的原理和结构与现有技术中的基本相同,在此不作限定。
进一步地,在具体实施时,在发明实施例中,主处理器被配置为根据确定出的待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定待测量薄膜对应的掺杂离子的当前掺杂比例范围;根据待测量薄膜对应的IV特性曲线、当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例。
具体地,每个掺杂离子X_m一一对应一个预先存储的薄膜厚度范围MH_m_y(y为大于或等于1且小于或等于Y的整数,Y为正整数)和掺杂离子X_m的掺杂比例范围BF_m_y的对应关系。以待测量薄膜的掺杂离子X_1为例,则主处理器预先存储有掺杂离子X_1的薄膜厚度范围MH_1_y与其掺杂比例范围BF_1_y之间的对应关系。例如,薄膜厚度范围MH_1_1[B,B+Δb%)对应的掺杂比例范围BF_1_1可以为[A%,A%+Δa%),薄膜厚度范围MH_1_2[B+Δb%,B+2Δb%)对应的掺杂比例范围BF_1_2可以为[A%+Δa%,A%+2Δa%),薄膜厚度范围MH_1_3[B+2Δb%,B+3Δb%)对应的掺杂比例范围BF_1_3可以为[A%+2Δa%,A%+3Δa%),其余同理,在此不作赘述。在实际应用中,Y、A、Δa、B以及Δb可以根据实际应用环境的需要来设计确定,在此不作限定。
下面以图5所示的结构为例,结合图5与图6对本发明实施例提供上述薄膜测量装置的工作过程进行说明。但读者应知,其具体制备过程不局限于此。其中,以待测量薄膜600在衬底基板100的正投影覆盖导通子电极131_1和131_2在衬底基板100的正投影以及导通子电极131_1和131_2之间的间隙在衬底基板100的正投影为例。
在膜厚传感器500上形成待测量薄膜600时,确定待测量薄膜600的薄膜厚度,并将确定出的薄膜厚度提供给主处理器420。
在衬底基板100上形成掺杂有预设掺杂离子X_1的待测量薄膜600时,通过信号分析仪410对多路选择开关300发送选择控制信号,以使多路选择开关300将导通子电极131_1和131_2与信号分析仪410导通。
信号分析仪410对控制电极层110加载第一电压,以通过第一电压产生垂直于衬底基板100所在平面的电场。对导通子电极131_1加载第二电压,以通过第二电压产生平行于衬底基板100所在平面的电场,则待测量薄膜600与绝缘层120接触的界面处聚集载流子,从而使导通子电极131_1与导通子电极131_2之间可以产生电流,从而使得导通子电极131_2可以输出检测信号。这样通过信号分析仪41获取导通子电极131_2输出的检测信号,并根据测信号,确定待测量薄膜600对应的IV特性曲线。之后将确定出的IV特性曲线提供给主处理器420。
主处理器420根据确定出的待测量薄膜600的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定待测量薄膜对应的掺杂离子的当前掺杂比例范围。其中,若待测量薄膜600的薄膜厚度处于薄膜厚度范围BF_1_2中时,则待测量薄膜对应的掺杂离子的当前掺杂比例范围为[A%+Δa%,A%+2Δa%)。这样可以降低数据的运算量。
之后,根据待测量薄膜对应的IV特性曲线、当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例。其中,根据当前掺杂比例范围[A%+Δa%,A%+2Δa%),仅仅需要将与该当前掺杂比例范围[A%+Δa%,A%+2Δa%)对应的掺杂离子X_1的IV特性曲线与掺杂比例之间的关系表调出,从而根据测量得到的IV特性曲线,在该调出的关系表中即可快速找到其对应的掺杂比例,从而可以确定出待测量薄膜的掺杂比例。
本发明实施例提供的上述薄膜测量装置不仅可以测量待测量薄膜的厚度,还可以对待测量薄膜的离子掺杂比例进行测量。
需要说明的是,待测量薄膜可以为半导体薄膜。例如有机半导体薄膜、无机半导体薄膜等。其中,有机半导体薄膜可以为有机发光二极管(Organic Light-Emitting Diode,OLED)中的发光层。这样在制备OLED时,可以采用本发明实施例提供的上述薄膜测量装置对有机半导体薄膜厚度与离子掺杂比例进行测量。无机半导体薄膜可以为薄膜晶体管(ThinFilm Transistor,TFT)中的有源层,例如可以为IGZO。这样在制备TFT时,可以采用本发明实施例提供的上述薄膜测量装置对无机半导体薄膜厚度与离子掺杂比例进行测量。
基于同一发明构思,本发明实施例还提供了一种薄膜测量装置的测量方法,可以包括如下步骤:
在衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,对控制电极层加载第一电压,对与待测量薄膜电连接的一个导通子电极加载第二电压,并获取与待测量薄膜电连接的另一个导通子电极的检测信号;其中,待测量薄膜在衬底基板的正投影覆盖相邻的两个导通子电极之间的间隙在衬底基板的正投影;
根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例。
在具体实施时,在本发明实施例中,根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,具体可以包括:
根据检测信号,确定待测量薄膜对应的IV特性曲线;
根据待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例。
在具体实施时,在本发明实施例中,测量方法还可以包括:在膜厚传感器上形成待测量薄膜时,确定待测量薄膜的薄膜厚度。
在具体实施时,在本发明实施例中,根据待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例,具体可以包括:
根据确定出的待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定待测量薄膜对应的掺杂离子的当前掺杂比例范围;
根据待测量薄膜对应的IV特性曲线、当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定待测量薄膜中预设掺杂离子的掺杂比例。
其中,该薄膜测量装置的测量方法的原理和具体实施方式与上述实施例薄膜测量装置的原理和实施方式相同,因此,该测量方法可参见上述实施例中薄膜测量装置的具体实施方式进行实施,在此不再赘述。
本发明实施例提供的用于测量薄膜掺杂比例的传感器及其制备方法、薄膜测量装置及其测量方法,通过设置控制电极层、绝缘层以及导通电极层,其中,导通电极层可以包括:间隔设置的至少两个导通子电极。在衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,通过对控制电极层加载第一电压,对与待测量薄膜电连接的一个导通子电极加载第二电压,以及通过获取与待测量薄膜电连接的另一个导通子电极输出的检测信号,这样可以根据检测信号,确定待测量薄膜中预设掺杂离子的掺杂比例,从而可以实现测量薄膜中预设掺杂离子的掺杂比例的效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种用于测量薄膜掺杂比例的传感器,其特征在于,包括:衬底基板、依次位于所述衬底基板一侧的控制电极层、绝缘层以及导通电极层;其中,所述导通电极层包括:间隔设置的至少两个导通子电极;
所述控制电极层在所述衬底基板的正投影覆盖每相邻两个所述导通子电极之间的间隙在所述衬底基板的正投影;
在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,所述控制电极层被配置为加载第一电压,与所述待测量薄膜电连接的一个所述导通子电极被配置为加载第二电压,与所述待测量薄膜电连接的另一个所述导通子电极被配置为输出检测信号。
2.如权利要求1所述的传感器,其特征在于,以相邻的两个所述导通子电极为一个电极组;至少一个所述电极组中的各所述导通子电极包括:相互电连接的沿第一方向延伸的多个第一导通子电极和沿第二方向延伸的第二导通子电极;其中,所述第一方向与所述第二方向不同;
同一所述电极组中的两个所述导通子电极的第一导通子电极交替排列。
3.如权利要求2所述的传感器,其特征在于,至少相邻的两个所述电极组中最近邻的导通子电极共用所述第二导通子电极。
4.如权利要求3所述的传感器,其特征在于,每相邻的两个所述电极组中最近邻的导通子电极共用所述第二导通子电极。
5.一种薄膜测量装置,其特征在于,包括:如权利要求1-4任一项所述的用于测量薄膜掺杂比例的传感器,与各所述导通子电极电连接的多路选择开关,以及分别与所述控制电极层和所述多路选择开关电连接的信号处理电路;
所述多路选择开关被配置为在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,响应于选择控制信号,将与所述待测量薄膜电连接的两个所述导通子电极与所述信号处理电路导通;其中,所述待测量薄膜在所述衬底基板的正投影覆盖相邻的两个所述导通子电极之间的间隙在所述衬底基板的正投影;
所述信号处理电路被配置为对所述控制电极层加载第一电压,对导通的一个所述导通子电极加载第二电压,并获取导通的另一个所述导通子电极的检测信号;根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
6.如权利要求5所述的薄膜测量装置,其特征在于,所述信号处理电路包括:与所述多路选择开关电连接的信号分析仪,以及与所述信号分析仪电连接的主处理器;
所述多路选择开关被配置为在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,响应于选择控制信号,将与所述待测量薄膜电连接的两个所述导通子电极与所述信号分析仪导通;
所述信号分析仪被配置为对所述控制电极层加载第一电压,对导通的一个所述导通子电极加载第二电压,获取导通的另一个所述导通子电极的检测信号,并根据检测信号,确定所述待测量薄膜对应的IV特性曲线后提供给所述主处理器;
所述主处理器被配置为根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
7.如权利要求6所述的薄膜测量装置,其特征在于,所述测量装置还包括:膜厚传感器;
所述膜厚传感器被配置为在所述膜厚传感器上形成所述待测量薄膜时,确定所述待测量薄膜的薄膜厚度。
8.如权利要求7所述的薄膜测量装置,其特征在于,所述主处理器被配置为根据确定出的所述待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定所述待测量薄膜对应的掺杂离子的当前掺杂比例范围;根据所述待测量薄膜对应的IV特性曲线、所述当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
9.一种如权利要求1-4任一项所述的用于测量薄膜掺杂比例的传感器的制备方法,其特征在于,包括:
在衬底基板上形成所述控制电极层;
在所述控制电极层上形成所述绝缘层;
在所述绝缘层上形成导通电极层;其中,所述导通电极层包括:间隔设置的至少两个导通子电极;所述控制电极层在所述衬底基板的正投影覆盖每相邻两个所述导通子电极之间的间隙在所述衬底基板的正投影。
10.一种采用如权利要求6-9任一项所述的薄膜测量装置的测量方法,其特征在于,包括:
在所述衬底基板上形成掺杂有预设掺杂离子的待测量薄膜时,对所述控制电极层加载第一电压,对与所述待测量薄膜电连接的一个所述导通子电极加载第二电压,并获取与所述待测量薄膜电连接的另一个所述导通子电极的检测信号;其中,所述待测量薄膜在所述衬底基板的正投影覆盖相邻的两个所述导通子电极之间的间隙在所述衬底基板的正投影;
根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
11.如权利要求10所述的测量方法,其特征在于,所述根据所述检测信号,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例,具体包括:
根据所述检测信号,确定所述待测量薄膜对应的IV特性曲线;
根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
12.如权利要求11所述的测量方法,其特征在于,所述测量方法还包括:在所述膜厚传感器上形成所述待测量薄膜时,确定所述待测量薄膜的薄膜厚度。
13.如权利要求12所述的测量方法,其特征在于,所述根据所述待测量薄膜对应的IV特性曲线以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例,具体包括:
根据确定出的所述待测量薄膜的薄膜厚度以及预先存储的薄膜厚度范围和掺杂离子的掺杂比例范围的对应关系,确定所述待测量薄膜对应的掺杂离子的当前掺杂比例范围;
根据所述待测量薄膜对应的IV特性曲线、所述当前掺杂比例范围以及预先存储的掺杂离子的IV特性曲线与掺杂比例之间的关系表,确定所述待测量薄膜中所述预设掺杂离子的掺杂比例。
CN201910002529.XA 2019-01-02 2019-01-02 用于测量薄膜掺杂比例的传感器、方法及装置 Active CN109742036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910002529.XA CN109742036B (zh) 2019-01-02 2019-01-02 用于测量薄膜掺杂比例的传感器、方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910002529.XA CN109742036B (zh) 2019-01-02 2019-01-02 用于测量薄膜掺杂比例的传感器、方法及装置

Publications (2)

Publication Number Publication Date
CN109742036A true CN109742036A (zh) 2019-05-10
CN109742036B CN109742036B (zh) 2022-04-12

Family

ID=66363212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910002529.XA Active CN109742036B (zh) 2019-01-02 2019-01-02 用于测量薄膜掺杂比例的传感器、方法及装置

Country Status (1)

Country Link
CN (1) CN109742036B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110596027A (zh) * 2019-10-14 2019-12-20 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN112885733A (zh) * 2021-03-12 2021-06-01 中南大学 利用高频无极石英晶体传感器监测刻蚀二氧化硅的系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006870A (ja) * 2003-05-14 2004-01-08 Toshiba Corp 半導体装置
CN101159243A (zh) * 2007-08-20 2008-04-09 中国科学院光电技术研究所 一种测量半导体掺杂浓度的方法
CN103189740A (zh) * 2010-09-02 2013-07-03 原子能和代替能源委员会 测绘氧浓度的方法
CN105895548A (zh) * 2016-06-14 2016-08-24 西安邮电大学 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006870A (ja) * 2003-05-14 2004-01-08 Toshiba Corp 半導体装置
CN101159243A (zh) * 2007-08-20 2008-04-09 中国科学院光电技术研究所 一种测量半导体掺杂浓度的方法
CN103189740A (zh) * 2010-09-02 2013-07-03 原子能和代替能源委员会 测绘氧浓度的方法
CN105895548A (zh) * 2016-06-14 2016-08-24 西安邮电大学 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110596027A (zh) * 2019-10-14 2019-12-20 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN110596027B (zh) * 2019-10-14 2022-09-09 京东方科技集团股份有限公司 测量薄膜掺杂比例的装置及测量方法
CN112885733A (zh) * 2021-03-12 2021-06-01 中南大学 利用高频无极石英晶体传感器监测刻蚀二氧化硅的系统
CN112885733B (zh) * 2021-03-12 2023-09-05 中南大学 利用高频无极石英晶体传感器监测刻蚀二氧化硅的系统

Also Published As

Publication number Publication date
CN109742036B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
CN107845687B (zh) 薄膜晶体管及其制备方法、电子设备
CN109682863B (zh) 基于TMDCs-SFOI异质结的气体传感器及其制备方法
CN109742036B (zh) 用于测量薄膜掺杂比例的传感器、方法及装置
KR20120114901A (ko) 반도체소자 및 그 제조방법
CN105637452A (zh) 用于触摸面板制造方法的透明体以及用于制造触摸屏面板的透明体的系统
CN108172612A (zh) 一种薄膜晶体管及其制备方法
JP2007115735A (ja) トランジスタ
CN108987522A (zh) 一种光电传感器、光电传感组件及其制作方法
WO2014098131A1 (ja) 透明電極付き基板およびその製造方法
US9249504B2 (en) Method of passivating ultra-thin AZO with nano-layer alumina
JPH0230186A (ja) 薄膜電界効果トランジスタとその製造方法
KR101891828B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
EP3241019B1 (en) Fabrication method for a nanostructured lanthanum oxide humidity sensor and corresponding sensor device
KR20150135639A (ko) 패턴된 그래핀과 금속 나노선을 이용한 유연전극 및 이의 제조 방법
CN101989594A (zh) 半导体器件的测试结构和测试方法
KR20110100148A (ko) Igzo계 아모퍼스 산화물 박막의 제조 방법 및 그것을 사용한 전계 효과형 트랜지스터의 제조 방법
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
KR20230144930A (ko) 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법
JPH053895B2 (zh)
CN106098790A (zh) 具有含氮的氧化物薄膜的场效应晶体管器件及其制备方法
KR20100010888A (ko) Zto 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR101882856B1 (ko) 고감도 전자센서용 트랜지스터
KR101299079B1 (ko) V형 트렌치 적용 나노선 센서
KR101297809B1 (ko) 수소이온농도 감지막 및 그 제조 방법
WO2017030352A1 (ko) Azo/ag/azo 다층박막 구조를 갖는 플렉시블 투명 전극 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant