KR20230144930A - 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법 - Google Patents

표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법 Download PDF

Info

Publication number
KR20230144930A
KR20230144930A KR1020220181032A KR20220181032A KR20230144930A KR 20230144930 A KR20230144930 A KR 20230144930A KR 1020220181032 A KR1020220181032 A KR 1020220181032A KR 20220181032 A KR20220181032 A KR 20220181032A KR 20230144930 A KR20230144930 A KR 20230144930A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
resistivity
standard
wafer
target
Prior art date
Application number
KR1020220181032A
Other languages
English (en)
Inventor
공바이 카오
슈아이 판
Original Assignee
징 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 징 세미콘덕터 코포레이션 filed Critical 징 세미콘덕터 코포레이션
Publication of KR20230144930A publication Critical patent/KR20230144930A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 표준 웨이퍼, 표준 웨이퍼 제조 방법, 및 교정 방법을 제공한다. 표준 웨이퍼 제조 방법은 제1 전도성 유형을 가진 실리콘 기판을 제공하는 단계; 제2 전도성 유형을 가진 역방향 에피택시 층을 형성하는 단계; 상기 제1 전도 유형을 가진 표적 에피택시 층을 형성하는 단계; 4-포인트 프로빙으로 표적 에피택시 층의 저항률 측정치를 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 저항률로 사용됨 - 를 포함한다. 본 발명에서, 표준 웨이퍼 제조 방법은 저렴하고 편리한데, 그 이유는 처음에 50 오옴/cm 보다 큰 표적 에피택시 층의 저항률을 제시하고, 그 후, 4-포인트 프로빙을 사용하여 표준 웨이퍼의 저항률로 표적 에피택시 층의 저항률을 측정함을 돕도록, 역방향 에피택시 층 형성 후 형성되는 표적 에피택스 층과 실리콘 기판 간에 위치한 역방향 에피택시 층을 갖도록 형성된 전기 절연부로 표준 웨이퍼가 제조되기 때문이다.

Description

표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법{Standard Wafers, Method of Making the Same and Calibration Method}
본 발명은 일반적으로 반도체 기술 분야에 관한 것으로, 구체적으로는 비저항 측정용 표준 웨이퍼의 제조 방법, 표준 웨이퍼 및 교정 방법에 관한 것이다.
다형 실리콘 Epi 웨이퍼(polymorphous silicon Epi wafer)(에피택시층)의 비저항 측정 방법은 주로 4점 프로빙(four point probing: 4PP), 수은 프로브 커패시턴스-전압 측정(Hg 프로브), 확산 저항 프로파일(SRP), 공극 커패시턴스 전압(ACV) 및 QC 표면 전하 프로파일러(QCS)를 포함한다. QCS는 비접촉식 측정으로, Epi 웨이퍼의 오염을 방지하고 재사용이 용이하며 고 임피던스 Epi 웨이퍼의 비저항 측정에 적응할 수 있는 상대적으로 넓은 측정 범위를 갖기에, 앞서의 모든 방법에 비해 장점이 있다.
Epi 웨이퍼에 대한 QCS를 측정하기 전에, QCS 장치를 교정하는데 표준 웨이퍼를 사용할 수 있다. 표준 웨이퍼의 비저항은 비저항 측정의 정밀도를 높이기 위해 가능한 한 Epi 웨이퍼의 비저항에 근접할 수 있다. 현재 표준 웨이퍼는 일반적으로 잉곳의 상단 또는 후단인 단결정으로 만들어진다. 그러나, 잉곳의 상단 또는 후단의 비저항은 일반적으로 너무 낮고, 높거나 상대적으로 높은 비저항(예: 50ohm/cm 이상)을 갖는 표준 웨이퍼를 제공하기에는 제한되기 때문이다. 그에 따라 단결정을 커스터마이징하여 표준 웨이퍼를 만들면 비용이 너무 많이 든다.
본 발명의 일 양태는 비저항 측정을 위한 표준 웨이퍼를 제조하는 방법, 표준 웨이퍼, 및 표준 웨이퍼에 저비용 및 편의성을 제공하는 교정 방법에 관한 것이다.
본 발명의 일 양태에서, 본 발명의 일 실시예는 비저항 측정을 위한 표준 웨이퍼를 제조하는 방법으로서, 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 보정을 위해 이용되고, 상기 방법은: 제1 전도 유형을 갖는 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 위에 상기 제1 전도 유형과 반대인 제2 전도 유형을 갖고, 비저항이 10 ohm/cm 이하인, 역방향 에피택시층을 형성하는 단계; 역방향 에피택시층 위에 표적 에피택시층을 형성하는 단계 - 상기 표적 에피택시층은 제1 전도 유형을 가지며, 상기 표적 에피택시층의 비저항은 50ohm/cm보다 크고 표적 에피택시층의 두께는 35㎛보다 두꺼움; 및 4PP(four point probing)로 표적 에피택시층의 비저항 측정치를 측정하는 단계를 포함하며, 상기 측정치는 표준 웨이퍼의 표준 비저항으로 활용되고, 상기 표적 에피택시층의 제1 전도 유형은 표준 웨이퍼의 전도 유형으로 활용된다.
선택적으로, QC 표면 전하 프로파일러로 표적 에피택시층의 비저항 측정치를 측정하는 단계가 포함될 수 있다.
선택적으로, 실리콘 기판을 세정하는 단계가 역방향 에피택시층을 형성하기 전에 수행될 수 있다.
선택적으로, 역방향 에피택시층의 비저항은 0.1 ~ 10 ohm/cm 이내일 수 있다.
선택적으로, 상기 역방향 에피택시층의 두께는 5~10㎛ 이내일 수 있다.
선택적으로, 표적 에피택시층의 비저항은 50 ~ 500 ohm/cm 이내일 수 있다.
선택적으로, 표적 에피택시층의 두께는 35~50㎛ 이내일 수 있다.
본 발명의 또 다른 양태에서, 본 발명의 일 실시예는 비저항 측정용 표준 웨이퍼를 제조하는 방법으로서, 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 교정을 위해 사용되며, 상기 방법은: 상기 제1 전도 유형과 반대되는 제2 전도 유형을 갖는 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 위에 표적 에피택시층을 형성하는 단계 - 상기 표적 에피택시층은 제1 전도 유형을 갖고, 상기 표적 에피택시층의 비저항은 50 ohm/cm보다 크고, 상기 표적 에피택시층의 두께는 35 ㎛보다 큼; 및 4점 프로빙으로 상기 표적 에피택시층의 비저항 측정치를 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 비저항으로 활용하고, 상기 표적 에피택시층의 제1 전도 유형을 상기 표준 웨이퍼의 전도 유형으로 활용함 - 를 포함한다.
본 발명의 또 다른 양태에서, 본 발명의 일 실시예는 비저항 측정용 표준 웨이퍼로서 제공되며, 상기 표준 웨이퍼는 상기 언급된 바와 같은 표준 웨이퍼 제조 방법 중 하나로 제조된다.
본 발명의 또 다른 양태에서, 본 발명의 일 실시예는 앞서 언급한 표준 웨이퍼 또는 비저항 측정치를 사용하여 Epi 웨이퍼의 비저항을 측정하기 전에 교정을 수행하는 교정 방법으로서, 소정 전도 유형 및 예측된 범위의 비저항을 가진 Epi 웨이퍼를 획득하는 단계; Epi 웨이퍼의 전도 유형과 동일한 전도 유형의 표준 웨이퍼 중 적어도 2개를 선정하는 단계 - 상기 표준 웨이퍼의 표준 비저항 범위는 비저항 예측 범위와 중첩됨; 및 표준 웨이퍼를 활용하여, Epi 웨이퍼의 비저항 측정 전에 교정을 수행하는 단계를 포함한다.
본 발명은 실리콘 기판 상에 역방향 에피택시층과 표적 에피택시층을 순차적으로 형성하는 방안을 제공하며, 실리콘 기판과 표적 에피택시층 사이에 역방향 에피택시층을 갖도록 전기적 고립부를 형성하거나, 또는 실리콘 기판 바로 위에 표적 에피택시층을 형성하고, 그 후, 50ohm/cm보다 큰 표적 에피택시층의 비저항을 제공한다. 표적 에피택시층의 비저항의 측정은 표준 웨이퍼의 표준 비저항으로 활용될 수 있도록 4점 프로빙으로 얻어질 수 있으므로, 저비용 및 편리한 방법으로 제조되는, 보다 높은 비저항을 갖는 표준 웨이퍼를 제공할 수 있다. .
본 발명의 다양한 목적 및 이점은 첨부된 도면과 함께 읽을 때 다음의 상세한 설명으로부터 보다 쉽게 이해될 것이다:
도 1은 본 발명의 실시예에 따른 비저항 측정을 위한 표준 웨이퍼 제조 방법의 흐름도를 도시한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 비저항 측정용 표준 웨이퍼 제조 방법의 단계들에 대응하는 구조적 사시도를 도시한다.
이제 본 발명의 구현을 예시하기 위해 첨부된 도면과 함께 취해진 다음의 예를 참조한다. 여기에 제공된 수치는 예시일 뿐이다. 본 발명에 관련된 요소만이 거기에 도시되어 있다. 실제 수, 모양, 크기, 유형 및 비율은 구현에 따라 달라질 수 있다. 레이아웃이나 배열이 더 복잡할 수 있다.
본 개시는 다양한 방식으로 구현될 수 있는 본 발명에 따른 실시예의 다양한 양태를 예시한다. 여기에 설명된 구조 및/또는 기능은 단지 설명을 위한 것이며 당업자는 측면 중 임의의 하나가 단독으로 또는 조합으로 구현될 수 있음을 이해해야 한다. 예를 들어, 장치 및/또는 방법은 임의의 개수 또는 현장에서 구현될 수 있다. 또한, 장치 및/또는 방법을 구현하기 위해 다른 구조 및/또는 기능이 사용될 수 있다.
여기서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 출원을 한정하려는 의도가 아니다. "a", "an" 및 "the"의 단수형은 문맥상 명백하게 다르게 나타내지 않는 한 복수형도 포함하도록 의도될 수 있다. "또는"이라는 용어는 일반적으로 "및/또는"을 포함한다. "소수"(a few)라는 용어는 일반적으로 "적어도 하나"를 포함한다. "적어도 2개"라는 용어는 일반적으로 "2개 또는 2개 이상"을 포함한다. 또한, "제1", "제2" 및 "제3"은 예시일 뿐이며 상대적인 중요성을 암시하거나 특징의 실제 양을 나타내려는 의도가 아님을 이해해야 한다. 따라서, "제1", "제2" 및 "제3"으로 한정되는 특징은 명시적으로 기재하지 않는 한, 그 특징 중 하나 또는 둘 이상을 포함할 수 있다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 비저항 측정을 위한 표준 웨이퍼 제조 방법의 흐름도를 도시한다.
도 1에 도시된 바와 같이, 비저항 측정을 위한 표준 웨이퍼를 제조하는 방법으로서, 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 교정을 위해 사용되며, 상기 방법은: 단계 S01, 제1 전도 유형을 갖는 실리콘 기판을 제공하는 단계; 단계 S02, 실리콘 기판 위에 역방향 에피택시층을 형성하는 단계 - 역방향 에피택시층은 제1 전도 유형과 반대인 제2 전도 유형을 갖고, 역방향 에피택시층의 비저항은 10 ohm/cm 이하임; 단계 S03, 역방향 에피택시층 위에 표적 에피택시층을 형성하는 단계 - 표적 에피택시층은 제1 전도 유형을 갖고, 표적 에피택시층의 비저항은 50ohm/cm보다 크고 표적 에피택시층의 두께는 35㎛보다 큼; 및 단계 S04, 4점 프로빙(4PP)으로 표적 에피택시층의 비저항의 측정치를 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 비저항으로 활용되고, 표적 에피택시층의 제1 전도 유형은 표준 웨이퍼의 전도 유형으로 활용됨 - 를 포함할 수 있다.
Epi 웨이퍼는 비저항 측정용 에피택셜 실리콘 웨이퍼 또는 기판일 수 있으며, 그 표면은 두께가 보다 두꺼운(보통 1㎛ 초과) 에피택시층으로 덮여 있다. 여기서, QC 표면 전하 프로파일러(QCS)와 같은 비저항 측정 방법이 적용될 수 있다. 비저항 측정을 수행하기 전에 표준 웨이퍼는 측정의 정확성을 보장하기 위해 QCS 장치의 교정에 사용될 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 비저항 측정용 표준 웨이퍼 제조 방법의 단계들에 대응하는 구조적 사시도를 도시한다. 도 2a ~ 2c를 참조하면, 비저항 측정을 위한 표준 웨이퍼를 제조하는 방법이 더 자세히 설명될 수 있다.
먼저, 도 2a에 도시된 바와 같이, S01 단계를 수행하여 제1 전도 유형의 실리콘 기판(10)을 제공할 수 있다.
실리콘 기판(10)은 임의의 적절한 결정 방향, 크기, 두께 및 비저항을 갖는 단결정일 수 있으며, 바람직하게는 실리콘 기판(10)의 두께 및 크기가 측정하고자 하는 Epi 웨이퍼와 동일하여, 측정 전이나 측정 중에 교정 및 조정을 줄이고 이동 단순화 및 정밀도 향상을 꾀할 수 있다.
본 실시예에서는 실리콘 기판(10)으로 직경 300mm의 실리콘 기판을 예로 들어 설명한다. 실리콘 기판(10)은 측정될 Epi 웨이퍼의 전도 유형과 동일한 전도 유형, 가령, 제1 전도 유형을 가진다. 제1 전도 유형은 N형 또는 P형일 수 있다.
다음으로, 도 2b를 참조하면, 단계 S02는 역방향 에피택시층(11)을 형성하기 위해 수행될 수 있으며, 역방향 에피택시층(11)은 실리콘 기판(10) 위에 놓이고, 역방향 에피택시층(11)은 제2 전도 유형을 갖고, 제2 전도 유형은 제1 전도 유형과 반대이며, 역방향 에피택시층(11)의 비저항은 10ohm/cm 이하이다.
예를 들어, 실리콘 기판(10)에 기상 에피택시 공정을 적용하여 역방향 에피택시층(11)을 형성할 수 있다. 역방향 에피택시층(11)과 실리콘 기판(10) 사이에 전기적 고립부를 형성하도록, 역방향 에피택시층(11)은 실리콘 기판(10)(또는 Epi 웨이퍼)의 전도 유형과 반대인 전도 유형을 가진다. 구체적으로, 기상 에피택시 공정에서, SiHCl3 및 H2를 포함할 수 있는 가스가 이용될 수 있고, PCl3, PH3 또는 AsCl3를 포함할 수 있는 N형 도펀트가 사용될 수 있으며, BCl3, BBr3 또는 B2H6를 포함할 수 있는 P형 도펀트가 사용될 수 있고, 반응 온도는 800℃~1300℃로 설정될 수 있다. 전술한 재료 및 설정은 단지 예시일 뿐이며, 역방향 에피택시층(11)의 형태는 다른 적절한 에피택시 공정으로 형성될 수 있음을 유의해야 한다.
바람직하게는, 역방향 에피택시층(11)은 상대적으로 낮은 비저항(즉, 상대적으로 높은 도핑 함량)을 가질 수 있어, 더 얇은 역방향 에피택시층(11)과 실리콘 기판(10)을 가진 더 나은 전기적 고립부를 형성하여 수율을 높이고 생산 비용을 감소시킨다. 본 실시예에서 역방향 에피택시층(11)의 비저항은 0.1 ohm/cm ~ 10 ohm/cm일 수 있고, 역방향 에피택시층(11)의 두께는 5 μm ~ 10 μm일 수 있으며, 이때 역방향 에피택시층(11)의 비저항은 실리콘 기판(10)의 비저항보다 작을 수 있고, 두 비저항이 가까울수록 역방향 에피택시층(11)이 두꺼워진다. 물론, 역방향 에피택시층(11)의 두께가 10㎛보다 클 수 있다.
에피택시 공정을 수행하기 전에, 실리콘 기판(10) 상의 불순물 및 산화물 막을 제거하기 위해 실리콘 기판(10)을 세정하는 단계를 수행할 수 있다.
다음으로, 도 2c를 참조하면, 단계 S03을 수행하여 표적 에피택시층(12)을 형성할 수 있다. 표적 에피택시층(12)은 역방향 에피택시층(11) 위에 있을 수 있고, 표적 에피택시층(12)은 제1 전도 유형을 가질 수 있으며, 표적 에피택시층(12)의 비저항은 50ohm/cm보다 크고 표적 에피택시층(12)의 두께는 35㎛보다 클 수 있다.
에피택시 공정으로 형성된 표적 에피택시층(12)은 역방향 에피택시층(11)의 전도 유형, 즉 제1 전도 유형과 반대되는 전도 유형인 Epi 웨이퍼와 동일한 전도 유형을 갖는다. 표적 에피택시층(12)을 형성하는 에피택시 공정은 예를 들어 기상 에피택시 공정일 수 있으며, 역방향 에피택시층(11)을 형성하는 공정을 의미할 수 있다.
표적 에피택시층(12)의 비저항은 측정하고자 하는 Epi 웨이퍼의 비저항의 범위를 의미할 수 있으며, 0~500 ohm/cm 와 같이, QCS 장치의 측정 범위 내에서 임의의 적절한 값으로 설정될 수 있다. 따라서, 비저항이 50 ohm/cm 이하인 Epi 웨이퍼의 경우에 표준 웨이퍼로 일반적인 저저항 단결정 실리콘 웨이퍼를 활용할 수 있으나, 본 실시예에서는 여기에 형성된 표준 웨이퍼가, 고저항 고임피던스 Epi 웨이퍼용으로 특별히 활용된다. 즉 표적 에피택시층(12)의 비저항이 50 ohm/cm ~ 500 ohm/cm일 수 있다. 실제 비저항 측정 시, 측정하고자 하는 Epi 웨이퍼의 비저항 예측 범위에 따라 표준 웨이퍼를 선택할 수 있다. 바람직하게는 측정하고자 하는 Epi 웨이퍼의 비저항 예측 범위를 만족하도록 표준 웨이퍼를 제작하여 정밀도를 높일 수 있다.
본 실시예에서 표적 에피택시층(12)의 두께는 35㎛보다 두꺼울 수 있으며, 표적 에피택시층(12)이 두꺼워짐에 따라 표적 에피택시층(12)의 비저항 측정의 정밀도 및 안정성이 향상될 수 있고, 한편, 표적 에피택시층(12)과 역방향 에피택시층(11) 사이에 더 나은 전기적 고립부가 형성될 수 있다. 바람직하게는, 표적 에피택시층(12)의 두께는 QCS 장치에 적응하도록 형성 속도를 증가시키기 위해 35㎛ ~ 50㎛일 수 있다.
그 후, 4PP로 표적 에피택시층(12)의 비저항의 측정치를 측정하는 단계(S04)가 수행될 수 있고, 측정치는 표준 웨이퍼의 표준 비저항으로 활용될 수 있으며, 표적 에피택시층(12)의 전도 유형은 표준 웨이퍼의 전도 유형으로 활용될 수 있다.
역방향 에피택시층(11)이 실리콘 기판(10)과 표적 에피택시층(12)을 전기적으로 절연시킬 수 있기 때문에, 4PP로 측정된 비저항의 측정치가 실제로 표적 에피택시층(12)의 비저항이며, 표적 에피택시층(12)의 비저항은 표준 웨이퍼의 표준 비저항으로 취급될 수 있으며, 표적 에피택시층(12)의 전도 유형을 표준 웨이퍼의 전도 유형으로 할 수 있다. 4PP로 표적 에피택시층(12)의 비저항의 측정치를 구할 때, 정밀도를 높이기 위해 측정치의 평균을 계산하도록 다점 측정을 사용할 수 있다.
실시예 2
본 발명은 비저항 측정을 위한 표준 웨이퍼를 제조하는 또 다른 방법을 제공한다.
본 실시예의 비저항 측정용 표준 웨이퍼 제조 방법에 따르면, 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 교정에 활용되며, 상기 방법은: 상기 제1 전도 유형과 반대되는 제2 전도 유형을 갖는 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 위에 표적 에피택시층을 형성하는 단계 - 상기 표적 에피택시층은 제1 전도 유형을 갖고, 상기 표적 에피택시층의 비저항은 50 ohm/cm보다 크고, 상기 표적 에피택시층의 두께는 35 ㎛보다 큼; 및 상기 표적 에피택시층의 비저항 측정치를 4점 프로빙으로 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 비저항으로 활용되고, 상기 표적 에피택시층의 제1 전도 유형은 상기 표준 웨이퍼의 전도 유형으로 활용됨 - 를 포함한다.
구체적으로, 실리콘 기판이 제2전도 유형이고, 측정 대상 Epi 웨이퍼와 표적 에피택시층이 모두 제1전도 유형이기 때문에, 본 실시예에서는 제1 실시예에서 언급한 바와 같이, 역방향 에피택시층을 형성하는 단계를 생략하여, 실리콘 기판의 표면에 실리콘 기판 위에 놓이는 표적 에피택시층을 형성할 수 있다. 제1 실시예에서 예시된 실리콘 기판 및 표적 에피택시층의 세부사항을 참조할 수 있고, 여기서 더 언급하지 않는다.
표준 웨이퍼를 제조할 때, 에피택시층(측정될 Epi 웨이퍼)의 전도 유형 및 실리콘 기판의 전도 유형에 따라 단계들이 단순화될 수 있다.
실시예 3
본 실시예는 제1 또는 제2 실시예에서 예시된 바와 같은 비저항 측정용 표준 웨이퍼 제조 방법을 이용하여 표준 웨이퍼를 제조할 수 있도록, 비저항 측정용 표준 웨이퍼를 제공한다. 표준 웨이퍼는 Epi 웨이퍼의 비저항 측정 전에 QCS 장치를 교정하는 데 사용될 수 있다.
실시예 4
본 실시예는 표준 웨이퍼로 Epi 웨이퍼의 비저항을 측정하거나 상술한 비저항 측정 전에 교정을 수행하는 교정 방법을 제공한다. 교정 방법은: Epi 웨이퍼의 전도 유형 및 예측된 비저항 범위를 획득하는 단계; 표준 웨이퍼들 중 적어도 2개를 선정하는 단계 - 그 전도 유형은 Epi 웨이퍼의 전도 유형과 동일하고, 표준 웨이퍼의 표준 비저항 범위는 예측된 비저항 범위와 중첩됨; 및 Epi 웨이퍼의 비저항을 측정하기 전에 표준 웨이퍼를 활용하여 교정을 수행하는 단계를 포함한다.
측정 범위에 속하는 표준 비저항을 갖는 표준 웨이퍼는 QCS 장치의 교정에 사용될 수 있고, 이후에 여러 Epi 웨이퍼의 비저항을 측정하여, 에피택시층의 예측된 비저항 범위를 보장할 수 있다.
예측된 비저항 범위와 Epi 웨이퍼의 전도 유형에 따라, 동일한 전도 유형 그러나 상이한 표준 비저항을 가진 여러 표준 웨이퍼들이 선택될 수 있으며, 여기서, 가장 작은 표준 비저항은 예측 비저항 범위의 최소값 이하일 수 있고, 최대 표준 비저항은 예측 비저항 범위의 최대값보다 크거나 같을 수 있다. 물론, 예측 비저항 범위의 최소값과 최대값 사이에 고르게 분포하는 하나 또는 2개 이상의 표준 웨이퍼를 활용하여 정밀도를 향상시킬 수 있다.
QCS 장치의 교정은 여기에서 필요하지 않은 일반적인 동작 세부사항에 따라 표준 웨이퍼로 수행될 수 있다.
요약하면, 본 발명은 실리콘 기판 상에 역방향 에피택시층 및 표적 에피택시층을 순차적으로 형성하고, 실리콘 기판과 표적 에피택시층 사이에 역방향 에피택시층과 전기적 고립부를 형성하거나, 또는 실리콘 기판 바로 위에 표적 에피택시층을 형성한 다음, 표적 에피택시층의 비저항이 50 ohm/cm보다 크도록 제공하는 단계를 포함한다. 표적 에피택시층의 비저항의 측정은 표준 웨이퍼의 표준 비저항으로 활용될 수 있도록 4점 프로빙으로 얻어질 수 있으므로, 저비용 및 편리한 방법으로 더 높은 비저항을 갖는 표준 웨이퍼를 제공할 수 있다.
이들 실시예는 본 발명의 제한을 의미하는 것이 아니라 특정 특정 실시예에 관한 본 발명의 예시적인 설명을 의미하는 것으로 이해되어야 한다. 실제로, 첨부된 청구범위의 범위를 벗어나지 않고 당업자에게는 상이한 적응이 명백할 수 있다. 예를 들어 필요한 경우 특정 데이터 버스에 버스 버퍼를 추가할 수 있다. 더욱이, 직렬로 연결된 복수의 버스 버퍼를 갖는 것이 여전히 가능하다.

Claims (10)

  1. 비저항 측정용 표준 웨이퍼를 제조하는 방법으로서, 상기 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 교정을 위해 사용되며, 상기 방법은:
    상기 제1 전도 유형의 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 위에 역방향 에피택시층을 형성하는 단계 - 상기 역방향 에피택시층은 상기 제1 전도 유형과 반대인 제2 전도 유형을 갖고, 10 ohm/cm 이하의 비저항을 가짐;
    상기 역방향 에피택시층 위에 표적 에피택시층을 형성하는 단계 - 상기 표적 에피택시층은 제1 전도 유형을 가지며, 상기 표적 에피택시층의 비저항은 50ohm/cm보다 크고 표적 에피택시층의 두께는 35㎛보다 두꺼움; 그리고
    4점 프로빙으로 표적 에피택시층의 비저항의 측정치를 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 비저항으로 이용되고, 상기 표적 에피택시층의 제1 전도 유형은 표준 웨이퍼의 전도 유형으로 이용됨 - 를 포함하는, 표준 웨이퍼 제조 방법.
  2. 제1항에 있어서, QC 표면 전하 프로파일러로 상기 표적 에피택시층의 비저항의 측정치를 측정하는 단계를 포함하는, 표준 웨이퍼 제조 방법.
  3. 제1항에 있어서, 상기 역방향 에피택시층을 형성하기 전에 실리콘 기판을 세정하는 단계를 더 포함하는, 표준 웨이퍼 제조 방법.
  4. 제1항에 있어서, 상기 역방향 에피택시층의 비저항은 0.1 ~ 10 ohm/cm 이내인 것을 특징으로 하는 표준 웨이퍼 제조 방법.
  5. 제4항에 있어서, 상기 역방향 에피택시층의 두께는 5~10㎛인 것을 특징으로 하는 표준 웨이퍼 제조 방법.
  6. 제1항에 있어서, 상기 표적 에피택시층의 비저항은 50 ~ 500 ohm/cm 이내인 것을 특징으로 하는 표준 웨이퍼 제조 방법.
  7. 제6항에 있어서, 상기 표적 에피택시층의 두께는 35~50㎛인 것을 특징으로 하는 표준 웨이퍼 제조방법.
  8. 비저항 측정용 표준 웨이퍼를 제조하는 방법으로서, 상기 표준 웨이퍼는 제1 전도 유형을 갖는 Epi 웨이퍼의 비저항을 측정하기 전에 보정을 위해 사용되며, 상기 방법은:
    제1 전도 유형과 반대되는 제2 전도 유형을 갖는 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 위에 표적 에피택시층을 형성하는 단계 - 상기 표적 에피택시층은 제1 전도 유형을 갖고, 상기 표적 에피택시층의 비저항은 50 ohm/cm보다 크고, 상기 표적 에피택시층의 두께는 35 ㎛보다 큼; 그리고
    4점 프로빙으로 표적 에피택시층의 비저항의 측정치를 측정하는 단계 - 상기 측정치는 표준 웨이퍼의 표준 비저항으로 이용되고, 상기 표적 에피택시층의 제1 전도 유형은 표준 웨이퍼의 전도 유형으로 이용됨 - 를 포함하는, 표준 웨이퍼 제조 방법.
  9. 제1항에 기재된 표준 웨이퍼 제조 방법에 의해 제조된 것을 특징으로 하는 비저항 측정용 표준 웨이퍼.
  10. 제9항에 따른 비저항 측정치 또는 표준 웨이퍼를 이용한 Epi 웨이퍼의 비저항을 측정하기 전에 교정을 수행하는 교정 방법으로서,
    Epi 웨이퍼의 전도 유형 및 예측된 비저항 범위를 얻는 단계;
    표준 웨이퍼 중 적어도 2개를 선정하는 단계 - 그 전도 유형이 Epi 웨이퍼의 전도 유형과 동일하고, 표준 웨이퍼의 표준 비저항 범위가 예측된 비저항 범위와 겹쳐짐; 그리고
    Epi 웨이퍼의 비저항을 측정하기 전에 표준 웨이퍼를 사용하여 교정을 수행하는 단계를 포함하는, 교정 방법.
KR1020220181032A 2022-04-08 2022-12-21 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법 KR20230144930A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210368791.8 2022-04-08
CN202210368791.8A CN114999949A (zh) 2022-04-08 2022-04-08 电阻率测试的标准片的制备方法、标准片及校准方法

Publications (1)

Publication Number Publication Date
KR20230144930A true KR20230144930A (ko) 2023-10-17

Family

ID=83023626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220181032A KR20230144930A (ko) 2022-04-08 2022-12-21 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법

Country Status (5)

Country Link
US (1) US20230326809A1 (ko)
JP (1) JP2023155146A (ko)
KR (1) KR20230144930A (ko)
CN (1) CN114999949A (ko)
TW (1) TW202340734A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313874B (zh) * 2023-05-19 2023-08-22 粤芯半导体技术股份有限公司 监测外延层电阻率的方法

Also Published As

Publication number Publication date
TW202340734A (zh) 2023-10-16
CN114999949A (zh) 2022-09-02
JP2023155146A (ja) 2023-10-20
US20230326809A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
Buehler et al. Bridge and van der Pauw sheet resistors for characterizing the line width of conducting layers
Yu et al. Mechanism and control of the metal-to-insulator transition in rocksalt tantalum nitride
US8550707B2 (en) Device for detecting temperature variations in a chip
KR20230144930A (ko) 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법
TWI699461B (zh) 一種校準磊晶腔溫度的方法
CN110349875B (zh) 一种测量晶圆表面电荷密度变化的方法
US6037645A (en) Temperature calibration wafer for rapid thermal processing using thin-film thermocouples
CN111566791B (zh) 硅层的评价方法和硅外延晶片的制造方法
US8736003B2 (en) Integrated hybrid hall effect transducer
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
JP4353121B2 (ja) 半導体ウエーハのドーパント汚染の評価方法
CN112462145A (zh) 一种硅化镍热处理工艺的检测方法
US20080290889A1 (en) Method of destructive testing the dielectric layer of a semiconductor wafer or sample
US11262250B2 (en) Method for measuring a temperature
CN102097348A (zh) 测量外延图形偏移量的电学测试结构及其方法
KR20120129699A (ko) 수소이온농도 감지막 및 그 제조 방법
JP3876846B2 (ja) 絶縁膜の評価方法
US7727851B2 (en) Method of measuring shifted epitaxy layer by buried layer
JPH09260591A (ja) 半導体集積回路の製造方法
US9977072B2 (en) Semiconductor structure and method for operating the same
CN118130905A (zh) 一种半导体外延层电阻率的测量方法
CN117524898A (zh) 热效应器件结构、其形成方法以及热电阻获取方法
CN117116915A (zh) 半导体结构及其制备方法、方块电阻的测量方法
JP4742573B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
JP2012119612A (ja) 不純物濃度プロファイルの測定方法、その方法に用いられるウェーハ、および、その方法を用いる半導体装置の製造方法