CN114999949A - 电阻率测试的标准片的制备方法、标准片及校准方法 - Google Patents

电阻率测试的标准片的制备方法、标准片及校准方法 Download PDF

Info

Publication number
CN114999949A
CN114999949A CN202210368791.8A CN202210368791A CN114999949A CN 114999949 A CN114999949 A CN 114999949A CN 202210368791 A CN202210368791 A CN 202210368791A CN 114999949 A CN114999949 A CN 114999949A
Authority
CN
China
Prior art keywords
resistivity
epitaxial layer
standard
wafer
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210368791.8A
Other languages
English (en)
Inventor
曹共柏
潘帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN202210368791.8A priority Critical patent/CN114999949A/zh
Publication of CN114999949A publication Critical patent/CN114999949A/zh
Priority to TW111144877A priority patent/TW202340734A/zh
Priority to US18/066,145 priority patent/US20230326809A1/en
Priority to KR1020220181032A priority patent/KR20230144930A/ko
Priority to JP2022207754A priority patent/JP2023155146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种电阻率测试的标准片的制备方法、标准片及校准方法，所述制备方法包括：提供一硅衬底，硅衬底具有第一导电类型；形成反型外延层，反型外延层具有第二导电类型；形成目标外延层，目标外延层具有第一导电类型；利用四探针法对目标外延层执行电阻率测试，并以测试结果作为标准片的标准电阻率值。本发明中，通过在硅衬底上先后形成反型外延层及目标外延层，利用反型外延层在硅衬底和目标外延层之间形成电性隔离，并使目标外延层的电阻率大于50欧姆每厘米，再采用四探针法获取目标外延层的电阻率以作为标准片的电阻率，从而实现以较低成本且便捷的方法制备具有较高电阻率的标准片。

Description

电阻率测试的标准片的制备方法、标准片及校准方法
技术领域
本发明涉及半导体技术领域，特别涉及一种电阻率测试的标准片的制备方法、标准片及校准方法。
背景技术
对于同质硅外延片(外延层)的电阻率的测试方法，主要包括四探针测试法(4PP)、汞探针电容电压法(Hg探针)、剖面电阻测量法(SRP)、表面电势测量法(ACV)以及表面电荷测量法(QCS)。其中，表面电荷测量法在实际中具有较大优势，其不仅为非接触式测量，可防止在测量中污染外延片，有利于标准片的重复使用，而且还具有相对较大的测量范围，特别适于部分高阻外延片的电阻率测量。
在对外延片进行表面电荷测量前，需利用标准片对表面电荷测量设备进行校准，并且使标准片的电阻率尽量接近外延片的电阻率以提高电阻率测试的准确率。现有的标准片通常为利用单晶(一般是晶棒的头段或尾段)直接加工而成，而头段或尾段的单晶的电阻率一般较低且电阻率值相对较为有限，难以提供较高电阻率(例如电阻率大于50欧姆每厘米)或电阻率值较多的标准片。若以标准片的需求专门定制相应的单晶，又导致标准片的成本过高。
发明内容
本发明的目的在于提供一种电阻率测试的标准片的制备方法、标准片及校准方法，用于提供成本较低且便于制备的标准片。
为解决上述技术问题，本发明提供了一种电阻率测试的标准片的制备方法，所述标准片用于在对外延片进行电阻率测试之前执行校准，所述外延片具有第一导电类型，所述制备方法包括：提供一硅衬底，所述硅衬底具有所述第一导电类型；形成反型外延层，所述反型外延层覆盖所述硅衬底，所述反型外延层具有第二导电类型，所述第二导电类型与所述第一导电类型的导电类型相反，所述反型外延层的电阻率小于或等于10欧姆每厘米；形成目标外延层，所述目标外延层覆盖所述反型外延层，所述目标外延层具有所述第一导电类型，所述目标外延层的电阻率大于50欧姆每厘米且所述目标外延层的厚度大于35微米；利用四探针法对所述目标外延层执行电阻率测试以获得测试结果，并以所述测试结果作为所述标准片的标准电阻率值，以所述目标外延层的导电类型作为所述标准片的导电类型。
可选的，所述电阻率测试为表面电荷测试法。
可选的，在形成所述反型外延层前，对所述硅衬底执行清洗工艺。
可选的，所述反型外延层的电阻率为0.1欧姆每厘米～10欧姆每厘米。
可选的，所述反型外延层的厚度为5微米～10微米。
可选的，所述目标外延层的电阻率为50欧姆每厘米～500欧姆每厘米。
可选的，所述目标外延层的厚度为35微米～50微米。
基于本发明的另一方面，还提供一种电阻率测试的标准片的制备方法，所述标准片用于在对外延片进行电阻率测试之前执行校准，所述外延片具有第一导电类型，其特征在于，所述制备方法包括：提供一硅衬底，所述硅衬底具有所述第二导电类型，所述第二导电类型与所述第一导电类型的导电类型相反；形成目标外延层，所述目标外延层覆盖所述硅衬底，所述目标外延层具有所述第一导电类型，所述目标外延层的电阻率大于50欧姆每厘米且所述目标外延层的厚度大于35微米；利用四探针法对所述目标外延层执行电阻率测试以获得测试结果，并以所述测试结果作为所述标准片的标准电阻率值，以所述目标外延层的导电类型作为所述标准片的导电类型。
基于本发明的另一方面，还提供一种电阻率测试的标准片，所述标准片采用如上述的电阻率测试的标准片的制备方法制备而成。
基于本发明的另一方面，还提供一种校准方法，利用如上述的电阻率测试的标准片在对外延片进行电阻率测试前执行校准，所述校准方法包括：获得所述外延片的导电类型及预估电阻率范围；选择至少两个所述标准片，所述标准片的导电类型与所述外延片的导电类型相同，且至少两个所述标准片的标准电阻率值所在范围覆盖为所述预估电阻率范围；利用所述标准片执行所述外延片电阻率测试前的校准。
综上所述，本发明通过在硅衬底上先后形成反型外延层及目标外延层，利用反型外延层在硅衬底和目标外延层之间形成电性隔离，或者直接在硅衬底上形成目标外延层，并使目标外延层的电阻率大于50欧姆每厘米，再采用四探针法获取目标外延层的电阻率以作为标准片的电阻率，从而实现以较低成本且便捷的方法制备具有较高电阻率的标准片。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1为本申请实施例提供的电阻率测试的标准片的制备方法的流程图；
图2a～图2c是本申请实施例提供的电阻率测试的标准片的制备方法的相应步骤对应的结构示意图。
附图中：
10-硅衬底；11-反型外延层；12-目标外延层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
实施例一
图1为本申请实施例提供的电阻率测试的标准片的制备方法的流程图。
如图1所示，本实施例提供的电阻率测试的标准片的制备方法，利用所述标准片在对外延片进行电阻率测试前执行校准，所述外延片具有第一导电类型，所述制备方法包括：
S01：提供一硅衬底，所述硅衬底具有所述第一导电类型；
S02：形成反型外延层，所述反型外延层覆盖所述硅衬底，所述反型外延层具有第二导电类型，所述第二导电类型与所述第一导电类型的导电类型相反，所述反型外延层的电阻率小于或等于10欧姆每厘米；
S03：形成目标外延层，所述目标外延层覆盖所述反型外延层，所述目标外延层具有所述第一导电类型，所述目标外延层的电阻率大于50欧姆每厘米且所述目标外延层的厚度大于35微米；
S04：利用四探针法对所述目标外延层执行电阻率测试以获得测试结果，并以所述测试结果作为所述标准片的标准电阻率值，以所述目标外延层的导电类型作为所述标准片的导电类型。
外延片可为待测量电阻率的外延硅片或者表面覆盖有较厚(通常是指厚度大于1微米)外延层的基板。其所采用的电阻率测量方法为例如表面电荷法(QCS)，在对外延片进行电阻率测试前，并可利用标准片对QCS设备(表面电荷法电阻测试设备)进行校准，以确保量测准确度。
图2a～图2c是本实施例提供的电阻率测试的标准片的制备方法的相应步骤对应的结构示意图。接下来，将结合图2a～图2c对电阻率测试的标准片的制备方法进行详细说明。
首先，请参照图2a，执行步骤S01，提供一硅衬底10，硅衬底10具有所述第一导电类型。
硅衬底10可以是本领域技术人员所熟知的任意合适晶向、尺寸、厚度、电阻率的单晶硅衬底10。优选的，硅衬底10的厚度和尺寸与待测外延片的厚度和尺寸相同，以便于减少在利用标准片执行校准以及在实际测试外延片时的动作调整，有利于简化动作及提高校准精度。
在本实施例中，以直径为300毫米的硅衬底10为例加以说明，硅衬底10与待测外延片具有相同的导电类型，即第一导电类型。第一导电类型可为N型或者P型。
接着，请参照图2b，执行步骤S02，形成反型外延层11，反型外延层11覆盖硅衬底10，反型外延层11具有第二导电类型，第二导电类型与第一导电类型的导电类型相反，反型外延层11的电阻率小于或等于10欧姆每厘米。
可例如通过气相外延工艺在硅衬底10上形成反型外延层11，反型外延层11具有和硅衬底10(或外延片)相反类型的导电类型，以使其与硅衬底10形成电性隔离。具体的，气相外延工艺的工艺气体可包括SiHCl3和H2，N型掺杂剂可包括PCl3、PH3或AsCl3，P型掺杂剂可包括BCl3、BBr3或B2H6，反应温度可例如为800℃～1300℃。当然，上述方法仅为示例，形成反型外延层11的方法还可为其他任意合适的外延工艺。
优选的，反型外延层11具有较低的电阻率(即较高的掺杂浓度)，以便可利用较薄的反型外延层11与硅衬底10形成较佳的电性隔离，从而有利于提高制造效率及降低制造成本。在本实施例中，反型外延层11的电阻率为0.1欧姆每厘米～10欧姆每厘米，反型外延层11的厚度为5微米～10微米，其中，反型外延层11的电阻率小于硅衬底10的电阻率，且两者电阻率越接近，反型外延层11的厚度越厚。当然，反型外延层11的厚度大于10微米也是可行的。
当然，在执行外延工艺前，需对硅衬底10执行清洗工艺，以去除硅衬底10表面的杂质及氧化层。
接着，请参照图2c，执行步骤S03，形成目标外延层12，目标外延层12覆盖反型外延层11，目标外延层12具有第一导电类型，目标外延层12的电阻率大于50欧姆每厘米且目标外延层12的厚度大于35微米。
通过外延工艺形成的目标外延层12具有与外延片的导电类型相同，且与反型外延层11的导电类型相反，即第一导电类型。形成目标外延层12的外延工艺可例如为气相外延工艺，具体可参考反型外延层11的形成工艺。
目标外延层12的电阻率可参考待测外延片的电阻率范围，将其电阻率设置为QCS设备量测范围内的任意合适值，例如0～500欧姆每厘米。当然，介于电阻率低于50欧姆每厘米的外延片，可直接利用较为常规的低电阻率的单晶硅片作为标准片，本实施例中所形成的标准片为主要针对高阻外延片的电阻率较高的标准片，即目标外延层12的电阻率为50欧姆每厘米～500欧姆每厘米。当然，在实际电阻率测试中，可以利用待测外延片的电阻率预估范围选择相应的标准片，作为一种较佳的方案，还可根据待测外延片的电阻率的预估范围，制备更为合适电阻率的标准片，以提高校准精度。
在本实施例中，目标外延层12的厚度大于35微米，以使利用目标外延层12较厚的厚度，提高目标外延层12的电阻率的准确性及稳定，并同时有利于与反型外延层11形成较佳的电性隔离。优选的，目标外延层12的厚度为35微米～50微米，以提高形成速率，并便于与QCS设备相配合。
接着，执行步骤S04，利用四探针法对目标外延层12执行电阻率测试以获得测试结果，并以测试结果作为标准片的标准电阻率值，以目标外延层12的导电类型作为标准片的导电类型。
由于反型外延层11将硅衬底10及目标外延层12电性隔离，采用四探针法获取的电阻率实际为目标外延层12的电阻率，并以目标外延层12的电阻率作为该标准片的标准电阻率值，以目标外延层12的导电类型作为标准片的导电类型。当然，在采用四探针法获取目标外延层12的电阻率时，可例如利用多点测量以求取平均值的方法提高量测的准确度。
实施例二
本实施例提供了另一种电阻率测试的标准片的制备方法。
本实施例提供的电阻率测试的标准片的制备方法，标准片用于在对外延片进行电阻率测试之前执行校准，外延片具有第一导电类型，其特征在于，制备方法包括：
提供一硅衬底，硅衬底具有第二导电类型，第二导电类型与第一导电类型的导电类型相反；
形成目标外延层，目标外延层覆盖硅衬底，目标外延层具有第一导电类型，目标外延层的电阻率大于50欧姆每厘米且目标外延层的厚度大于35微米；
利用四探针法对目标外延层执行电阻率测试以获得测试结果，并以测试结果作为标准片的标准电阻率值，以目标外延层的导电类型作为标准片的导电类型。
具体的，由于硅衬底具有第二导电类型，而待测外延片与目标外延层均为第一导电类型，在实施例二中可省略形成反型外延层的步骤，以在硅衬底的表面形成覆盖硅衬底的目标外延层。其中，硅衬底及目标外延层的具体设定可参考实施例一，在此不做赘述。
当然，在制备标准片时，可根据外延层(待测外延片)的导电类型及现有硅衬底的导电类型进行灵活选择以便于简化制备步骤。
实施例三
本实施例提供了一种标准片，该标准片采用实施例一或实施例二提供的电阻率测试标准片制备方法制备而成，利用该标准片在对外延片进行电阻率测试之前执行QCS设备的校准。
实施例四
本实施例提供了一种校准方法，利用如上述的电阻率测试的标准片在对外延片进行电阻率测试前执行校准，所述校准方法包括：
获得所述外延片的导电类型及预估电阻率范围；
选择至少两个所述标准片，所述标准片的导电类型与所述外延片的导电类型相同，且至少两个所述标准片的标准电阻率值所在范围覆盖为所述预估电阻率范围；
利用所述标准片执行所述外延片电阻率测试前的校准。
可利用任一标准电阻率值在量程范围中间的标准片对QCS设备校准后，再量测若干外延片的电阻率以确定外延片的预估电阻率范围。
根据外延片的预估电阻率范围及导电类型，选择多个相同导电类型但标准电阻率值不同的标准片，其中，最小标准电阻率值小于或等于预估电阻率范围的最小值，最大标准电阻率值大于或等于预估电阻率范围的最大值。当然，还可在最小标准电阻率值及最大标准电阻率值之间设置一个或两个以上均匀分布的中间标准电阻率值的标准片，以进一步提高校准的精度。
具体利用标准片对QCS设备进行校准的方法为常规操作，在此不做赘述。
综上所述，本发明通过在硅衬底上先后形成反型外延层及目标外延层，利用反型外延层在硅衬底和目标外延层之间形成电性隔离，或者直接在硅衬底上形成目标外延层，并使目标外延层的电阻率大于50欧姆每厘米，再采用四探针法获取目标外延层的电阻率以作为标准片的电阻率，从而实现以较低成本且便捷的方法制备具有较高电阻率的标准片。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种电阻率测试的标准片的制备方法，所述标准片用于在对外延片进行电阻率测试之前执行校准，所述外延片具有第一导电类型，其特征在于，所述制备方法包括：
提供一硅衬底，所述硅衬底具有所述第一导电类型；
形成反型外延层，所述反型外延层覆盖所述硅衬底，所述反型外延层具有第二导电类型，所述第二导电类型与所述第一导电类型的导电类型相反，所述反型外延层的电阻率小于或等于10欧姆每厘米；
形成目标外延层，所述目标外延层覆盖所述反型外延层，所述目标外延层具有所述第一导电类型，所述目标外延层的电阻率大于50欧姆每厘米且所述目标外延层的厚度大于35微米；
利用四探针法对所述目标外延层执行电阻率测试以获得测试结果，并以所述测试结果作为所述标准片的标准电阻率值，以所述目标外延层的导电类型作为所述标准片的导电类型。
2.根据权利要求1所述电阻率测试的标准片的制备方法，其特征在于，所述电阻率测试为表面电荷测试法。
3.根据权利要求1所述电阻率测试的标准片的制备方法，其特征在于，在形成所述反型外延层前，对所述硅衬底执行清洗工艺。
4.根据权利要求1所述电阻率测试的标准片的制备方法，其特征在于，所述反型外延层的电阻率为0.1欧姆每厘米～10欧姆每厘米。
5.根据权利要求4所述电阻率测试的标准片的制备方法，其特征在于，所述反型外延层的厚度为5微米～10微米。
6.根据权利要求1所述电阻率测试的标准片的制备方法，其特征在于，所述目标外延层的电阻率为50欧姆每厘米～500欧姆每厘米。
7.根据权利要求6所述电阻率测试的标准片的制备方法，其特征在于，所述目标外延层的厚度为35微米～50微米。
8.一种电阻率测试的标准片的制备方法，所述标准片用于在对外延片进行电阻率测试之前执行校准，所述外延片具有第一导电类型，其特征在于，所述制备方法包括：
提供一硅衬底，所述硅衬底具有所述第二导电类型，所述第二导电类型与所述第一导电类型的导电类型相反；
形成目标外延层，所述目标外延层覆盖所述硅衬底，所述目标外延层具有所述第一导电类型，所述目标外延层的电阻率大于50欧姆每厘米且所述目标外延层的厚度大于35微米；
利用四探针法对所述目标外延层执行电阻率测试以获得测试结果，并以所述测试结果作为所述标准片的标准电阻率值，以所述目标外延层的导电类型作为所述标准片的导电类型。
9.一种电阻率测试的标准片，其特征在于，所述标准片采用如权利要求1至8中任一项所述电阻率测试的标准片的制备方法制备而成。
10.一种校准方法，其特征在于，利用如权利要求9所述的电阻率测试的标准片在对外延片进行电阻率测试前执行校准，所述校准方法包括：
获得所述外延片的导电类型及预估电阻率范围；
选择至少两个所述标准片，所述标准片的导电类型与所述外延片的导电类型相同，且至少两个所述标准片的标准电阻率值所在范围覆盖为所述预估电阻率范围；
利用所述标准片执行所述外延片电阻率测试前的校准。
CN202210368791.8A 2022-04-08 2022-04-08 电阻率测试的标准片的制备方法、标准片及校准方法 Pending CN114999949A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210368791.8A CN114999949A (zh) 2022-04-08 2022-04-08 电阻率测试的标准片的制备方法、标准片及校准方法
TW111144877A TW202340734A (zh) 2022-04-08 2022-11-23 電阻率測試的標準片的製備方法、標準片及校準方法
US18/066,145 US20230326809A1 (en) 2022-04-08 2022-12-14 Standard wafers, method of making the same and calibration method
KR1020220181032A KR20230144930A (ko) 2022-04-08 2022-12-21 표준 웨이퍼, 표준 웨이퍼 제조 방법 및 교정 방법
JP2022207754A JP2023155146A (ja) 2022-04-08 2022-12-26 標準ウェハ、標準ウェハを製造する方法、および較正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210368791.8A CN114999949A (zh) 2022-04-08 2022-04-08 电阻率测试的标准片的制备方法、标准片及校准方法

Publications (1)

Publication Number Publication Date
CN114999949A true CN114999949A (zh) 2022-09-02

Family

ID=83023626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210368791.8A Pending CN114999949A (zh) 2022-04-08 2022-04-08 电阻率测试的标准片的制备方法、标准片及校准方法

Country Status (5)

Country Link
US (1) US20230326809A1 (zh)
JP (1) JP2023155146A (zh)
KR (1) KR20230144930A (zh)
CN (1) CN114999949A (zh)
TW (1) TW202340734A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313874A (zh) * 2023-05-19 2023-06-23 粤芯半导体技术股份有限公司 监测外延层电阻率的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313874A (zh) * 2023-05-19 2023-06-23 粤芯半导体技术股份有限公司 监测外延层电阻率的方法
CN116313874B (zh) * 2023-05-19 2023-08-22 粤芯半导体技术股份有限公司 监测外延层电阻率的方法

Also Published As

Publication number Publication date
KR20230144930A (ko) 2023-10-17
TW202340734A (zh) 2023-10-16
JP2023155146A (ja) 2023-10-20
US20230326809A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
Buehler et al. Bridge and van der Pauw sheet resistors for characterizing the line width of conducting layers
Bauer et al. Electronic activity of SiC precipitates in multicrystalline solar silicon
KR102352515B1 (ko) 저항률 표준 샘플의 제조 방법 및 에피택셜 웨이퍼의 저항률 측정 방법
CN113125854B (zh) 硅片导电类型的判定方法
CN114999949A (zh) 电阻率测试的标准片的制备方法、标准片及校准方法
CN110632538B (zh) 一种磁场/加速度集成传感器和集成化工艺方法
CN211263740U (zh) 一种磁场/加速度集成传感器
CN103412272B (zh) 用于确定校正汞探针电阻率量测仪的标准片的方法及校正汞探针电阻率量测仪的方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
JP6451881B1 (ja) シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
Patrick Measurement of resistivity and mobility in silicon epitaxial layers on a control wafer
JP7056609B2 (ja) Ｃｖ測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
JP5018053B2 (ja) 半導体ウエーハの評価方法
CN103837808A (zh) 掺杂失效的分析方法
CN115855741B (zh) 用于评估掺杂面密度的方法及设备
WO2023233834A1 (ja) 抵抗率測定方法
JPH0510830B2 (zh)
CN102097348A (zh) 测量外延图形偏移量的电学测试结构及其方法
Hu Cathodic mapping of leakage defects
TWI693411B (zh) 電阻率測定方法
Morvic On the measurement of high resistance semiconductors by the Van Der Pauw method
CN114280374A (zh) 一种掺杂碳化硅薄膜方阻测试方法
Basu et al. Measurement of shallow dopant impurity profile in silicon using anodic sectioning and Lange method of Hall measurement
Ruland et al. Comparative study on emitter sheet resistivity measurements for inline quality control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination