CN109716688A - 用于有效码块扩展的组合编码设计 - Google Patents

用于有效码块扩展的组合编码设计 Download PDF

Info

Publication number
CN109716688A
CN109716688A CN201780055592.9A CN201780055592A CN109716688A CN 109716688 A CN109716688 A CN 109716688A CN 201780055592 A CN201780055592 A CN 201780055592A CN 109716688 A CN109716688 A CN 109716688A
Authority
CN
China
Prior art keywords
code
subcode
polarization
code block
encoding scheme
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780055592.9A
Other languages
English (en)
Other versions
CN109716688B (zh
Inventor
吴威德
邱茂清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN109716688A publication Critical patent/CN109716688A/zh
Application granted granted Critical
Publication of CN109716688B publication Critical patent/CN109716688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明描述了关于用于有效码块扩展的组合编码设计的概念和示例。通讯设备的处理器可以将通信信道的信道极化与针对较小尺寸的多个第一码块的第一编码方案进行组合以生成第二编码方案。所述处理器还可以使用所述第二编码方案对较大尺寸的多个第二码块进行编码。

Description

用于有效码块扩展的组合编码设计
相关申请的交叉引用
本发明要求于2016年9月12日提交的申请号为62/393,262的美国临时专利申请为优先权，其内容通过引用整体并入本发明。
技术领域
本发明概括性地涉及无线通信技术，更具体地涉及在通讯系统中用于有效码块扩展的组合编码设计。
背景技术
除非在本发明中另外指出，否则本部分中所描述的方法不作为下面列出的权利要求的现有技术，并且而不被认为是包含在本部分中的现有技术。
在通讯系统中，由于通信信道受到信道噪声的影响，因而在从数字数据的源到接收机的传输期间可能会引入错误。因此，为在不可靠信道上实现可靠的数字数据传输，通常会运用各种错误检测技术以及错误校正技术来检测和纠正错误。极化(polar)码是一种纠错码，具体的为一种线性块纠错码。基于短内核码(short kernel code)的多次递归级联构造极化码，所述构造可将实体信道转换为多个虚拟外信道(virtual outer channels)。随着递归次数增加，所述虚拟信道倾向于具有高可靠性或低可靠性(因此是极化的，并且为数据的可靠传输可以将最可靠的信道分配给数据比特)。换而言之，信道极化是将通信信道转换或极化成更好或更差的多个子信道的有效方法，而且通过适当地开发更好的子信道，可以实现接近通信信道的信道容量。
发明内容
以下发明内容仅是说明性的，并不意图以任何方式进行限制。也即，通过提供下面的概述来介绍本发明所描述的新颖和非显而易见技术的概念、亮点、益处和优点。在下面的详细描述中将进一步描述选择性的实现方式。因此，下面的发明内容不是为了确定所要求保护主题的基本特征，也不是用于确定所要求保护主题的保护范围。
在依据本发明所提出的方案和概念下，可以将有效地覆盖较小码块尺寸的信道极化和编码方案组合。有益地，所述组合生成能够有效地覆盖较大码块尺寸的编码，同时以较低成本实现较小码块解码器的最大复用。
在一个方面，一种方法可以涉及处理器将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案组合以生成第二编码方案。所述方法还可以涉及处理器使用所述第二编码方案对较大尺寸的多个第二码块进行编码。
在一个方面中，一种装置可以包括处理器。所述处理器可以包括组合电路和编码电路。所述组合电路能够将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案组合以生成第二编码方案。所述编码电路能够使用所述第二编码方案对较大尺寸的多个第二码块进行编码。
值得注意的是，虽然这里提供的描述可以在诸如无线保真(Wireless-Fidelity，Wi-Fi)、长期演进(Long term evolution，LTE)、高级长期演进(LTE-Advanced)、专业高级长期演进(LTE-Advanced Pro)、第5代(5th Generation，5G)、新无线电(New Radio，NR)以及物联网(Internet-of-Things，IoT)等一些无线电接入技术，网络及网络拓扑的背景下，但所提出的概念、方案及其任何变形/衍生物可以在其他类型的无线电接入技术、网络和网络拓扑结构中实现。此外，尽管本发明描述的各种示例是在无线通信的背景下，但是在适当的情况下，所提出的概念、方案及其任何变形/衍生物可适用于经由一个或多个有线介质的通讯。因此，本发明的范围不限于在此描述的示例。
附图说明
伴随下列附图以提供对本发明的进一步理解，并且相关图示被并入并构成本发明的一部分。所述附图出了本发明的实施方式，并且与描述一起用于解释本发明的原理。可以理解的是，为了清楚地说明本发明的概念，一些组件可能显示与实际实施中的大小不成比例，因此所述图示不一定是按比例进行绘制。
图1是根据本发明的实施方式的示例设计图。
图2是根据本发明的实施方式的示例设计图。
图3是根据本发明的实施方式的仿真中的性能示例图。
图4是根据本发明的实施方式的示例装置的块图。
图5是根据本发明的实施方式的示例进程的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本发明所描述的概念的仅有配置。在此公开了所要求保护的主题的详细实施例和实施方式。然而，应当理解的是，所公开的实施例和实施方式仅为所要求保护的主题的示意性说明，对于这些要求保护的主题可以以各种形式实施。然而，本发明可以以许多不同的形式来实施，并且不应所述被解释为限于在此阐述的示例性实施例和实施方式。相反，本发明的描述可以通过提供这些示例性实施例和实施方式而变得彻底和完整，并且可以使得本发明的保护范围充分地传达给本领域技术人员。在下面的描述中，公知特征和公知技术的细节可以被省略以避免不必要地模糊所给出的实施例和实施方式。
概观
一般而言，大的极化码可认为是多个“子码”单元上的内部极化结构，其中每个子码本身可以是小的极化码。也就是说，Polar码可以被分解为具有不同码率的多个Polar子码并连接至内部信道极化结构。可以基于子信道的质量和/或每个信道使用的总目标数据速率来选择码率。在依据本发明提出的方案下，通过用例如但不限于特博(Turbo)码，低密度奇偶校验(Low-density parity-check，LDPC)码或咬尾卷积码(Tail-bitingConvolution Code，TBCC)等另一种类型的编码来替换所述子码，可以构造一个大码(largecode)(非极化码)。所述大码能够在内部极化结构上复用(reusing)具有附加简单的连续删除解码或具有小列表尺寸的列表连续删除(Successive Cancellation List，SCL)解码的子码解码器。因此，可以实现具有子码复杂度的大码字(类极化(Polar-like))性能。可以通过顺序地解码多个较小的极化子码并在每个子码(per-subcode)的基础上执行极化连续删除(Successive Cancellation，SC)解码来实现复用较小的极化解码器。因此，存储/空间的复杂性可能会大大降低。例如，对于尺寸(size)为N的列表连续删除(SCL)解码，列表尺寸为L的空间复杂度为O(LN)。对于混合尺寸为N/M的SCL和尺寸为M的SC解码，空间复杂度为O(LN/M+N)。在这个示例中，对于L＝8和M＝4，空间复杂度可以降低到40％以下，对于L＝8和M＝8，空间复杂度可以降低到小于25％。类似地，也可以减少计算/时间复杂度。
图1示出了依据本发明的实施方式的具有M＝4的示例设计100。示例设计100是用于有效码块扩展(extension)的组合编码的说明性且非限制性示例。图1中所示的尺寸为N/M的多个子码可以是极化子码或其他类型的子码(例如，turbo码，LDPC码或TBCC)。示例设计100组合了能够有效地覆盖较小码块尺寸的信道极化和多个编码方案(例如，Polar码、Turbo码、LDPC码和/或TBCC)，以生成能够有效地覆盖较大码块尺寸的编码，同时以较低成本实现较小码块解码器的最大复用。例如，在图1所示的示例中，对于混合尺寸N/M的SCL和尺寸M的SC解码，空间复杂度可以从O(LN)降低到O(LN/M+N)。
对于极化码，可以在每个子码的基础上增加每个子码循环冗余校验(Cyclicredundancy check，CRC)或有助于子码解码性能的任何其他方案。当使用CRC辅助的SCL解码时，可以增加用于子码的多个局部(local)CRC。在某些情况下，可以在映像到子码输入之前引入专门设计的映像。也可以在每个子码的基础上增加上述机制。每个子码的基础上的增加为对开销的折衷。
除了每个子码性能辅助之外，依据本发明的所提出的方案可以添加全局校验(global check)以确认分配给多个子码的所有信息比特和/或消息比特的正确性。图2示出了依据本发明实施方式的具有M＝4的示例设计200。在示例200中，可以扩展最后子码的局部CRC以检查整个消息的有效性。整个消息可能会有额外的校验/CRC。如图2所示示例，对于具有N/MPolar子码的Polar码，子码为单位(subcode-vise)的解码相对于整个码字解码仅显示出小的损失。
图3是依据本发明的实施方式的仿真中的性能示例图300。在仿真中，N＝16384，M＝8(子码尺寸为2048)，码率等于0.5，对每个子码执行10比特的CRC，其中最后一个10比特的CRC也用作全局CRC。就结果而言，相对于尺寸N为16384的SCL解码，性能损失达到0.02dB。另外，在仿真中，存储/空间复杂度降低到小于25％。而且，计算/时间复杂度大约减少了20％。
在所提出的方案下，尽管每个子码可以是Polar码，但是通常子码可以是另一类型的子码，例如但不限于，Turbo码、LDPC码、TBCC等。通过将子码类型与尺寸为M的信道极化结构相组合，可以扩展子码以覆盖具有增强性能的M倍码块尺寸。例如，这可以通过适当选择每个子码的码率来实现。可替换地或另外地，这可以通过具有小尺寸的SC解码或SCL解码来实现以运用上述信道极化结构。有利的是，由于可以以顺序方式复用子码解码器来解码大码，因此解码大码的整个解码器复杂度可以保持在与小子码解码器相同的次序。
在所提出的方案下，可以依据信道极化之后的子信道质量将信息比特和/或消息比特适当地分配到每个子码中。在一些实施方式当中，在低复杂度的实现中，可以复用Polar码的好比特(good-bit)选择方案。作为一个示例，对于目标信息比特数为i的尺寸为N的Polar码，可以依据Polar码率匹配设计来选择多个好比特索引(indices)。依据位于i乘以N/M至(i+1)乘以N/(M-1)范围内的好比特索引的数目，放置适当的信息比特数于第i个子码(其中，0≤i≤M-1)中。然后，每个子码可以对分配的信息比特数和码比特数N/M进行速率匹配。
因此，依据本发明的所提出的方案可以被实现为允许控制信道解码器有效地解码小控制消息，并解码依据本发明的组合结构编码的大数据消息。此外，依据本发明的所提出的方案可以被实现为将指定的适度的码块尺寸的数据编码设计扩展到较大的码块尺寸，从而在更宽的资源跨度上如在时间、频率和/或空间方面提供更强的保护能力。此外，依据本发明的所提出的方案可以被实现为组合重传的一个或多个码块作为第一子码块并且组合新的一个或多个数据码块作为后面的子码块以便通过运用信道极化增益在新的一个或多个数据码块中应用较高的码率。
在所提出的方案下，极化码可适应于各种输出码比特长度，且复杂度大大降低。因此，本发明提供了包含任何合适的低复杂度速率匹配设计的一般流程。以下是依据本发明的编码设计和解码设计的描述。
关于编码设计，依据本发明的流程可以涉及多个操作。首先，可以基于所需的信息比特长度K和码率R来构造极化码。码比特数N和穿孔(punctured)编码比特P可以由以下公式确定：
N＝2n,n＝ceil(log2(K/R))
P＝N-K/R
所述流程可以涉及确定尺寸为N的穿孔位图(bitmap)。这里，值1可以指示对应比特位置的穿孔(puncture)，并且值0可以指示不穿孔。该流程还可以涉及确定尺寸为N的冻结(frozen)位图。这里，值1可以用于向Polar解码器指示对应比特位置的输入值的冻结，并且值0可以指示可用于携带一个信息比特可变输入比特值。被穿孔的比特也可以为冻结的比特。
其次，尺寸为N的极化码可以被划分成N个子码。尺寸N可以依据目标子码解码器的复杂度来调整。子码的数量B可以由以下公式确定：
B＝min(1,N/Ns)
第三，依据以下公式可以确定具有每个子码的适当的CRC尺寸，其中Ci表示遵从预定集合S＝{s0,s1,…sk-1}的子码i中的CRC尺寸：
Ci＝min[min(Fi–Pi,Ki/M),max(sk)],sk∈S
这里，Ki是子码i中的信息比特数量。Fi是子码i中的冻结比特数。Pi是子码i中的穿孔比特数。M是为CRC编码保持足够数量的信息比特所使用的参数，其并且可以被适当地设计。在一些实施方式中，K的值可以被设置为8。集合S可以被设计为包括可用或优选的一个或多个CRC尺寸。在一些实现中，S＝{0,2,4,8}。
第四，可以执行CRC比特插入。可以不修改在构造Polar码过程中所获得的穿孔位图。因此，不能通过额外的CRC比特插入来改变码率R。该流程可能涉及确定具有信息比特数量为K与所有Ci之和相加所得值的新冻结位图，其中i从1变化到B。该流程还可以涉及在每个子码中将CRC比特插入到具有较低索引(index)的非冻结(un-frozen)比特中。
关于解码设计，依据本发明的流程可以涉及多个操作。对于每个子码，解码可以复用具有目标列表尺寸为L的SCL解码器。如果Ci不等于0，则可以在列表解码期间在子码的末尾执行CRC。所述子码CRC可以用于向下选择(down-select)L'个具有最佳路径指针(metrics)的通过CRC校验的信息路径。在一些实施方式中，解码器复杂度的降低为优先使用L'等于1。在完成对一个子码的解码之后，解码器可以执行列表大小为L并且以子码为单位的SCL解码，以较低索引的一个或多个子码解码的结果获取下一个子码解码的输入。
值得注意的是可以考虑极化码速率匹配(rate-matching)设计。依据在速率匹配之前的尺寸为N的Polar码的母码率，一些信道输出的多个软值(soft values)可以被设置为0或者与已知的比特符号相对应的大度量(magnitude)值。因此，可以使用多CRC辅助的极化解码来解码具有速率匹配和多个CRC插入的极化码。
鉴于以上情况，本领域的普通技术人员可以理解，所提出的方案，例如在5G/NR无线通信网络中，可能存在多种可能的应用。一个示例应用可以是在5G/NR网络中通过Polar编码的超可靠低延迟通讯(Ultra-Reliable Low Latency Communications，URLLC)数据。在这种应用中，控制极化解码器可以对N小于等于512的极化尺寸应用列表解码(list-decoding)。为了覆盖尺寸大于512的数据，可能需要更大的极化码。为了允许复用小极化解码器，大的极化码通过每子码的CRC插入将其分解成尺寸为512的多个极化子码，以便为每个子码复用小的极化解码器。
所提出的方案的另一示例应用可以是通过LDPC编码的URLLC数据。在这个应用中，例如，URLLC的数据信道可以使用增强型移动宽带(Enhanced Mobile Broadband，eMBB)数据信道编码，例如LDPC。最低的码率可能是1/3或1/5。在不重新设计LDPC的情况下，极化的LDPC设计有可能提供更低的码率。由于极化码没有错误基底(error floor)，所以极化的LDPC也有可能提高先前LDPC的错误基底性能。
所提出的方案的另一示例应用可以是增强的机器类型通讯(Enhanced MachineType Communications，eMTC)。在这个应用中，使用TBCC的窄带物联网(NarrowbandInternet of Things，NB-IoT)可以考虑用于5G/NR的eMTC。TBCC较为简单，但码块尺寸超过100比特的TBCC性能不如Polar和LDPC。将所提出的编码组合和扩展方案应用于TBCC和内(inner)极化结构，可以提高数据信道的性能，同时保持TBCC的低成本效益。
说明性的实施方式
图4示出了依据本发明实施方式的示例装置400。装置400可执行各种功能以实施本发明中包含以上所描述的设计100及200以及下文所描述的进程500中所描述的关于用于通讯系统中的有效码块扩展的组合编码设计的方案、技术、进程及方法。
装置400可以是电子装置的一部分，其可以是便携式或移动装置、可穿戴装置、无线通信装置或计算装置。例如，装置400可以在智能手机、智能手表、个人数字助理、数码相机或诸如平板计算机、膝上计算机或笔记本电脑的计算设备中实现。在通讯系统的背景下，装置400可以在UE或基站(例如，演进型节点B(Evolved NodeB，eNB)，5G基站(gNB)或发射和接收点(Transmit-and-Receive Point，TRP))中或作为其一部分来实现。在一些实现中，装置400可以是机器类型装置的一部分，其可以是诸如不动或静态装置、家庭装置、有线通讯装置或计算装置这样的IoT装置。例如，装置400可以在智能恒温器、智能冰箱、智能门锁、无线扬声器或家庭控制中心中实施。或者，装置400可以以一个或多个集成电路(Integrated-Circuit，IC)芯片的形式来实现，例如但不限于，一个或多个单核处理器、一个或多个多核处理器或一个或多个复杂指令集计算(Complex-Instruction-Set-Computing，CISC)处理器。装置400可以包括图2中所示的组件中的至少一些，例如处理器410。装置400还可以包括与本发明所提出的方案不相关的一个或多个其它组件(例如，内部电源、显示设备和/或用户接口装置)。装置400的这样的部件在图4中没有示出。为了简单和简洁起见，下面也未描述。
在一个方面，处理器410可以以一个或一个以上单核处理器，一个或一个以上多核处理器或一个或一个以上CISC处理器的形式来实施。也就是说，即使这里使用单数术语“处理器”来指代处理器410，但是依据本发明，处理器410可以在一些实现中包括多个处理器，而在其他实现中可以包括单个处理器。在另一方面，处理器410可以以具有电子组件的硬件(并且可选地固件)的形式来实现，所述电子组件包括，例如但不限于，一个或多个晶体管、一个或多个二极管、一个或多个电容器、一个或多个电阻器、一个或多个电感器、一个或多个忆阻器和/或一个或多个变容器、依据本发明实现特定目的对上述组件进行配置和布置。换而言之，在至少一些实施方式中，处理器410是专门设计，安排和配置为执行特定任务的专用机器，上述特定任务包括与依据本发明的各种实施方式有关的用于有效码块扩展的组合编码设计。
在一些实现中，装置400还可以包括与处理器410耦接的通讯装置430。通讯装置430可以包括能够无线地和/或经由一个或多个有线介质发送和接收数据的收发器。
在一些实现中，装置400还可以包括与处理器410耦接并且能够被处理器410访问并在其中存储数据的内存420。内存420可以包括诸如动态随机接入内存(Dynamic Random-Access Memory，DRAM)、静态随机接入内存(Static Random-Access Memory，SRAM)、晶体管随机接入内存(Thyristor Random-Access Memory，T-RAM)和/或零电容器随机接入内存(Zero-Capacitor Random-Access Memory，Z-RAM)之类的随机接入内存(Random-AccessMemory，RAM)。可选地或附加地，内存420可以包括诸如屏蔽只读存储器(Mask Read-OnlyMemory，ROM)、可程序设计只读存储器(Programmable Read-Only Memory，PROM)、可擦除可程序设计只读存储器(Erasable Programmable Read-Only Memory，EPROM)和/或电可擦除可程序设计只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)之类的只读存储器(Read-Only Memory ROM)类型。替换地或附加地，内存420可以包括诸如闪存、固态内存、铁电随机接入内存(Ferroelectric Random-Access Memory，FeRAM)、磁阻随机接入内存(Magnetoresistive Random-Access Memory，MRAM)和/或相变(phase-change)内存之类的非挥发性随机接入内存(Non-Volatile Random-AccessMemory，NVRAM)。
在一些实施方式中，处理器410可以包括组合电路412和编码电路414。组合电路412能够将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案进行组合，以生成第二编码方案。编码电路414能够使用第二编码方案对较大尺寸的多个第二码块进行编码。
在一些实施方式中，第一编码方案可运用经配置以解码较小尺寸的多个第一码块的一个或多个较小码块解码器。因此，在使用第二编码方案对较大尺寸的多个第二码块进行编码时，编码电路414可通过复用第一编码方案的一个或多个较小码块解码器来解码较大尺寸的多个第二码块。
在一些实施方式中，在通过复用一个或多个较小码块解码器来解码较大尺寸的多个第二码块时，编码电路414可通过复用一个或多个较小的极化解码器来解码所述较大尺寸的多个第二码块。
在一些实施方式中，在组合信道极化和第一编码方案中，组合电路412可将大码分解成具有不同码率的多个子码并连接至内部信道极化结构。
在一些实现中，在将大码分解成具有不同码率的多个子码中，组合电路412可以基于通信信道的一个或多个子信道的质量来选择不同的码率作为信道极化的结果。可选地或附加地，在将大码分解成具有不同码率的多个子码中，组合电路412可以基于每个信道使用的总目标数据速率来选择不同的码率。
在一些实施方式中，在将大码分解成多个子码时，组合电路412可将大码分配成多个Polar子码，多个Turbo码，多个低密度奇偶校验(LDPC)码或多个咬尾卷积码(TBCC)。
在一些实施方式中，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，编码电路414可以顺序地解码多个子码。另外，编码电路414可以在每个子码的基础上以小列表尺寸执行连续删除(SC)解码或列表连续删除(SCL)解码。
在一些实施方式中，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，编码电路414还可以在每个子码的基础上执行循环冗余校验(CRC)。而且，编码电路414也可以对分布到多个子码中的多个比特的正确性(correctness)执行全局校验。
在一些实施方式中，多个子码可以包括多个Polar子码。相应地，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，编码电路414可以顺序地解码多个Polar子码。而且，编码电路414可以在每个子码的基础上以小列表尺寸执行极化SC解码或SCL解码。
图5示出了依据本发明实施方式的示例进程500。进程500可以表示实施所提出的概念和方案的一个方面，例如上面关于设计100和200以及装置400所描述的各种方案中的一个或多个。更具体地，进程500可以表示所提出的概念以及涉及在通讯系统中用于有效码块扩展的组合编码设计方案。例如，进程500可以是上面提到的在通讯系统中用于有效码块扩展的组合编码设计所提出方案的部分或全部示例实施方式。进程500可以包括如块510和块520中的一个或多个所示的一个或多个操作，动作或功能。虽然被图示为分离的块，但取决于所期望的实施方式，可以将进程500的各个块拆分为附加的块、组合成更少的块，或删除。而且，进程500的所述块/子块可以按照图5所示的顺序或者以不同的顺序执行。可以迭代地执行进程500的所述块/子块。可以由装置400或在装置400中以及其任何变型来实现进程500。仅出于说明的目的且不限制范围，进程500在以装置400作为通讯装置(例如，诸如智能电话的UE)的背景下进行如下描述。进程500可以在块510处开始。
在510处，进程500可涉及装置400的处理器410将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案进行组合以生成第二编码方案。进程500可以从510进行到520。
在520处，进程500可以涉及处理器410使用第二编码方案对较大尺寸的多个第二码块进行编码。
在一些实施方式中，第一编码方案可以运用经配置以解码较小尺寸的多个第一码块的一个或多个较小码块解码器使用一个或多个较小码块解码器，所述一个或多个较小码块解码器配置用于解码该较小尺寸的该多个第一码块。因此，在使用第二编码方案对较大尺寸的多个第二码块进行编码时，进程500可涉及处理器410经由复用第一编码方案的一个或多个较小码块解码器来解码较大尺寸的多个第二码块。
在一些实施方式中，在经由复用一个或多个较小码块解码器来解码较大尺寸的多个第二码块时，进程500可涉及处理器410经由复用一个或多个较小的极化解码器来解码所述较大尺寸的多个第二码块。
在一些实施方式中，在组合通信信道的信道极化与第一编码方案时，进程500可涉及处理器410将大码分解成具有不同码率的多个子码并连接至内部信道极化结构。
在一些实施方式中，在将大码分解成具有不同码率的多个子码中，进程500可以涉及处理器410基于通信信道的一个或多个子信道的质量选择不同的码率作为信道极化的结果。可选地或附加地，在将大码分解成具有不同码率的多个子码中，进程500可以涉及处理器410基于每信道使用的总目标数据速率来选择不同的码率。
在一些实施方式中，在将大码分解成多个子码时，进程500可涉及处理器410将大码分配成多个Polar子码，多个turbo码，多个LDPC码或多个TBCC。
在一些实施方式中，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，进程500可以涉及处理器410顺序地解码多个子码。另外，进程500可以涉及处理器410以在每个子码为基础上以小列表尺寸执行SC解码或SCL解码。
在一些实施方式中，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，进程500可涉及处理器410执行附加操作。例如，进程500可以涉及处理器410在每个子码的基础上执行CRC。而且，进程500可以涉及处理器410对分布到多个子码中的多个比特的正确性的执行局部校验。
在一些实施方式中，多个子码可以包括多个Polar子码。因此，在使用第二编码方案对较大尺寸的多个第二码块进行解码时，进程500可涉及处理器410顺序解码多个Polar子码。此外，进程500可涉及处理器410在每个子码为基础以小列表尺寸执行极化SC解码或SCL解码。
补充说明
本发明所描述的主题间或示出不同的组件包含在其他不同的组件内或与其他不同的组件连接。应当理解的是，这样描述的架构仅仅是示例，并且实际上可用能够获取相同功能的许多其他架构实现。在概念意义上，用于实现相同功能的任何组件布置被有效地“关联”，从而实现期望的功能。因此，在此被组合以实现特定功能的任何两个组件可被视为彼此“相关联”，从而实现期望的功能，而与架构或中间组件无关。同样地，如此关联的任何两个组件也可以被视为彼此“可操作地连接”或“可操作地耦接”以实现期望的功能，并且能够如此关联的任何两个组件也可以被视为“可操作地耦接”，相互达成所需的功能。可操作地可耦接的具体示例包括但不限于实体上可配对的和/或实体上交互的组件和/或可无线交互和/或无线交互组件和/或逻辑交互和/或逻辑交互组件。
此外，关于本发明中基本上任何复数和/或单数术语的使用，本领域技术人员可以依据上下文和/或应用适当地将复数转化为单数和/或将单数转化为复数。为了清楚起见，这里可以明确地阐述各种单数/复数置换。
此外，本领域技术人员将会理解，一般而言，本发明所使用的术语，特别是所附权利要求(例如所附权利要求书的主体)中的术语一般意图为“开放”术语，例如，术语“包括”(including)应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包括”(includes)应被解释为“包括但不限于”等等。本领域的技术人员将会进一步理解，如果一引入的权利要求引述的一具体数量是有意图的，则这样的意图将在权利要求中明确记载，并且在没有这样的表述的情况下，不存在这样的意图。例如，为帮助理解，以下所附权利要求可以包含介绍性短语“至少一个”和“一个或多个”的使用以引入权利要求引述。然而，这种短语的使用不应当被解释为暗示由不定冠词“a”或“an”的权利要求引述的提出将包含这种引入的权利要求引述的任何特定权利要求限制到仅包含一个这样的引述的方式，甚至当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“a”或“an”的不定冠词，例如“a”和/或“an”应当解释为意指“至少一个”或“一个或多个”，对于引入用于权利要求引述的定冠词的使用也是如此。另外，本领域技术人员将认识到，即使明确列举了具体数量的引入的权利要求，这样的列举应被解释为至少意味着所列举的数量，例如没有其他修饰语的单调引述“两个引述”，意指至少两个引述，或者两个或更多个引述。此外，在一些示例中所使用类似于“A，B和C等中的至少一个”的惯例，通常这样的构造旨在于本领域技术人员能够理解所述惯例的含义，例如，“具有A，B和C中的至少一个的系统”将包括但不限于仅具有A，仅具有B，仅具有C，具有A和B，具有A和C，具有B和C，和/或具有A，B和C的系统。在一些示例中所使用类似于“A，B或C等中的至少一个”的惯例，通常这样的构造旨在本领域技术人员能够理解所述惯例，例如“具有A，B或C中的至少一个的系统”将包括但不限于仅具有A，仅具有B，具有C，具有A和B，具有A和C，具有B和C，和/或具有A，B和C的系统。本领域技术人员将进一步理解，在说明书，权利要求书或附图中，呈现两个或更多个替代术语的任何分离的词和/或短语，实际上应理解为考虑可能包括术语中的一个，术语中的任一个或两个术语。例如，短语“A或B”将被理解为可能包括“A”或“B”或“A和B”。
从前述内容可以理解，为了说明的目的，在此已经描述了本发明的各种实施方式，并且可以在不脱离本发明的范围和精神的情况下进行各种修改。因此，本发明所公开的各种实施方式不旨在是限制性的，真实的范围和精神由以下权利要求指示。

Claims (15)

1.一种方法，包括：
处理器将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案进行组合以生成第二编码方案；以及
该处理器使用该第二编码方案对较大尺寸的多个第二码块进行编码。
2.如权利要求1所述的方法，其特征在于，该第一编码方案使用一个或多个较小码块解码器，该一个或多个较小码块解码器配置用于解码该较小尺寸的该多个第一码块，且其中，使用该第二编码方案对该较大尺寸的该多个第二码块进行编码包含：经由复用该第一编码方案的一个或多个该较小码块解码器来解码该较大尺寸的该多个第二码块。
3.如权利要求2所述的方法，其特征在于，经由复用该一个或多个该较小码块解码器来解码该尺寸的该多个第二码块包括：经由复用一个或多个较小极化解码器来解码该较大尺寸的该多个第二码块。
4.如权利要求1所述的方法，其特征在于，该通信信道的该信道极化与该第一编码方案的该组合包括：将大码分解成具有不同码率的多个子码并且连接至内部信道极化结构。
5.如权利要求4所述的方法，其特征在于，将该大码分解成具有不同码率的该多个子码包括：基于该通信信道的一个或多个子信道的质量来选择该不同的码率作为该信道极化的结果。
6.如权利要求4所述的方法，其特征在于，将该大码分解成具有不同码率的该多个子码包括：基于每个信道使用的总目标数据速率来选择该不同的码率。
7.如权利要求4所述的方法，其特征在于，将该大码分解成该多个子码包括：将该大码分配成多个极化子码、多个特博码、多个低密度奇偶校验码或多个咬尾卷积码。
8.如权利要求4所述的方法，其特征在于，使用该第二编码方案解码该较大尺寸的该多个第二码块包括：
顺序地解码该多个子码；以及
在每个子码的基础上以小列表尺寸执行连续删除解码或列表连续删除解码。
9.如权利要求8所述的方法，其特征在于，使用该第二编码方案对该较大尺寸的该多个第二码块进行解码还包括：
在每个子码的基础上执行循环冗余校验；以及
对分布在该多个子码中的多个比特的正确性执行全局校验。
10.如权利要求4所述的方法，其特征在于，该多个子码包括多个极化子码，并且其中使用该第二编码方案解码该较大尺寸的该多个第二码块包括：
顺序解码该多个极化子码；以及
在每子码的基础上以小列表尺寸执行极化连续删除解码或列表连续删除解码。
11.一种装置，包括：
处理器，该处理器包括：
组合电路，该组合电路能够将通信信道的信道极化与用于较小尺寸的多个第一码块的第一编码方案进行组合以生成第二编码方案；以及
编码电路，该编码电路能够使用第二编码方案对较大尺寸的多个第二码块进行编码。
12.如权利要求11所述的装置，其特征在于，该第一编码方案运用经配置以解码该较小尺寸的该多个第一码块的一个或多个较小码块解码器，且其中在使用该第二编码方案对该较大尺寸的该多个第二码块进行解码时，该编码电路经由复用该第一编码方案的一个或多个该较小码块解码器来解码该较大尺寸的该多个第二码块。
13.如权利要求12所述的装置，其特征在于，在经由复用该一个或多个该较小码块解码器来解码该较大尺寸的该多个第二码块时，该编码电路经由复用一个或多个较小极化解码器来解码该较大尺寸的该多个第二码块。
14.如权利要求11所述的装置，其特征在于，在组合该信道极化和该第一编码方案时，该组合电路将大码分解成具有不同码率的多个子码并连接至内部信道极化结构。
15.如权利要求14所述的装置，其特征在于，在将该大码分解成具有不同码率的该多个子码时，该组合电路基于该通信信道的一个或多个子信道的质量来选择该不同的码率作为该信道极化的结果。
CN201780055592.9A 2016-09-12 2017-09-12 用于有效码块扩展的组合编码方法、通信装置及存储器 Active CN109716688B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662393262P 2016-09-12 2016-09-12
US62/393,262 2016-09-12
PCT/CN2017/101374 WO2018046011A1 (en) 2016-09-12 2017-09-12 Combined coding design for efficient codeblock extension

Publications (2)

Publication Number Publication Date
CN109716688A true CN109716688A (zh) 2019-05-03
CN109716688B CN109716688B (zh) 2021-09-03

Family

ID=61561003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780055592.9A Active CN109716688B (zh) 2016-09-12 2017-09-12 用于有效码块扩展的组合编码方法、通信装置及存储器

Country Status (5)

Country Link
US (1) US10425186B2 (zh)
EP (1) EP3504818A4 (zh)
CN (1) CN109716688B (zh)
TW (1) TWI678891B (zh)
WO (1) WO2018046011A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152752A (zh) * 2019-06-27 2020-12-29 中兴通讯股份有限公司 译码处理方法及装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348328B2 (en) * 2017-01-06 2019-07-09 At&T Intellectual Property I, L.P. Reducing control channel overhead using polar codes
US10778370B2 (en) * 2017-06-26 2020-09-15 Qualcomm Incorporated Communication techniques involving polar codewords with reduced repetition
WO2019102373A1 (en) * 2017-11-24 2019-05-31 Telefonaktiebolaget Lm Ericsson (Publ) Placement of known information bits for polar coding with mixed criteria
EP3732616A1 (en) * 2017-12-29 2020-11-04 INTEL Corporation Polar encoding and polar decoding systems and methods
CN110048802B (zh) * 2018-01-16 2021-12-28 华为技术有限公司 数据传输方法及装置、系统
US20190319638A1 (en) * 2018-04-12 2019-10-17 National Chiao Tung University Method for generating encoded data that is encoded based on low-density parity-check codes, and method for decoding the encoded data
US11057051B2 (en) * 2018-08-13 2021-07-06 Qualcomm Incorporated Fractally enhanced kernel polar coding
US11528035B2 (en) * 2020-07-13 2022-12-13 Mediatek Inc. Bit selection for polar coding incremental-redundancy HARQ
CN114079530A (zh) * 2020-08-19 2022-02-22 华为技术有限公司 编码方法及装置
WO2023282417A1 (ko) * 2021-07-05 2023-01-12 엘지전자 주식회사 무선 통신 시스템에서 pc 폴라 코드를 이용하여 harq 기반으로 신호를 전송하기 위한 방법 및 그 장치
US20230361788A1 (en) * 2022-05-04 2023-11-09 Qualcomm Incorporated Polarization adjusted channel coding design for complexity reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102164025A (zh) * 2011-04-15 2011-08-24 北京邮电大学 基于重复编码和信道极化的编码器及其编译码方法
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置
CN103888151A (zh) * 2014-03-28 2014-06-25 中山大学 一种基于分组马尔可夫叠加编码的多码率码编码方法
WO2015096021A1 (zh) * 2013-12-24 2015-07-02 华为技术有限公司 极性码的译码方法和译码装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176927B2 (en) * 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
WO2014021837A1 (en) 2012-07-31 2014-02-06 Empire Technology Development Llc Entropy coding and decoding using polar codes
KR102007770B1 (ko) 2012-12-14 2019-08-06 삼성전자주식회사 패킷의 부호화 방법과 그 복호화 장치 및 방법
CN104038234B (zh) * 2013-03-07 2017-09-29 华为技术有限公司 极性码的译码方法和译码器
CN105340183B (zh) * 2013-10-26 2019-10-22 华为技术有限公司 一种极性码的译码方法及装置
US20150333775A1 (en) 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
US9941906B2 (en) * 2016-02-18 2018-04-10 Samsung Electronics Co., Ltd. Sliced polar codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102164025A (zh) * 2011-04-15 2011-08-24 北京邮电大学 基于重复编码和信道极化的编码器及其编译码方法
CN103825669A (zh) * 2012-11-16 2014-05-28 华为技术有限公司 数据处理的方法和装置
WO2015096021A1 (zh) * 2013-12-24 2015-07-02 华为技术有限公司 极性码的译码方法和译码装置
CN103888151A (zh) * 2014-03-28 2014-06-25 中山大学 一种基于分组马尔可夫叠加编码的多码率码编码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. NIU等: "Hybrid coding scheme based on repeat-accumulate and polar codes", 《ELECTRONICS LETTERS》 *
PETER TRIFONOV等: "Polar Subcodes", 《IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152752A (zh) * 2019-06-27 2020-12-29 中兴通讯股份有限公司 译码处理方法及装置
CN112152752B (zh) * 2019-06-27 2023-09-29 中兴通讯股份有限公司 译码处理方法及装置

Also Published As

Publication number Publication date
EP3504818A1 (en) 2019-07-03
CN109716688B (zh) 2021-09-03
EP3504818A4 (en) 2020-04-15
US20180076923A1 (en) 2018-03-15
TWI678891B (zh) 2019-12-01
US10425186B2 (en) 2019-09-24
TW201824760A (zh) 2018-07-01
WO2018046011A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
CN109716688A (zh) 用于有效码块扩展的组合编码设计
EP3057255B1 (en) Rate matching method and apparatus for polar codes, and wireless communication device
JP6963620B2 (ja) インタリーブを伴う連接ポーラ符号
US11700545B2 (en) Method and device for transmitting data
CN108574561B (zh) 极化码编码的方法和装置
CN107124188A (zh) 极化码的编码方法、译码方法、编码设备和译码设备
CN108282259B (zh) 一种编码方法及装置
CN108234081B (zh) 编码方法及装置
CN111082812B (zh) 使用路径度量解码输入数据的设备及使用其的解码方法
KR102353777B1 (ko) 낮은 복잡도 체계적 인코더를 이용하는 데이터 전송에서의 오류 정정을 위한 방법 및 시스템
CN112737600B (zh) 译码方法和译码器
CN111490798B (zh) 译码的方法和译码装置
CN109391353B (zh) 一种速率匹配的方法和装置
CN109474380B (zh) 编码方法及装置
CN109474383B (zh) 编码方法及装置
CN109474379B (zh) 编码方法及装置
CN109474376B (zh) 编码方法及装置
CN109474378B (zh) 编码方法及装置
CN109474377B (zh) 编译码方法及装置
CN116158031A (zh) 极化码的编码方法和译码方法、及编码装置和译码装置
CN115913453A (zh) 通信方法及装置
CN114915297A (zh) 一种编码和译码方法及相关装置
CN116491072A (zh) 编码方法、译码方法、以及通信装置
WO2018210624A1 (en) Error correction coding arrangement
CN109997384A (zh) 用于第五代通信的接收方标识

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant