CN112152752B - 译码处理方法及装置 - Google Patents

Abstract

本发明提供了一种译码处理方法及装置，其中，该方法包括：根据译码性能从母序列Q中选取译码节点序列A；确定所述译码节点序列A中各译码节点的比特信息和比特位图；根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；根据各译码节点的译码结果比特信息进行判决得到各译码节点的译码结果并输出，可以解决相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中使用受到限制，或者通过BP译码存在时延优越但性能差的问题，相对于BP译码提高了译码性能，相对于SC译码降低时间复杂度。

Description

译码处理方法及装置

技术领域

本发明涉及移动通信领域，具体而言，涉及一种译码处理方法及装置。

背景技术

极化码是一种在理论上证明可以达到香农容量的信道编码技术。以二进制无记忆信道为例，信道极化通过信道合并引入相关性，再经过信道分裂，得到一组新的二进制极化信道。当参与极化的信道足够多时可以观察到极化现象：一部分信道容量趋于1，而另外一部分信道容量趋于0。可以将信息比特放置于信道容量高的信道进行传输，而信道容量低的信道放置已知比特(冻结比特)，从而提升传输可靠性。

目前极化码的译码方法有串行抵消(Successive Cancellation，简称为SC)译码，BP译码。其中SC译码方法采用串行的方法，性能优越但由于其串行特点，其计算复杂度，译码时延随着信息比特数的增加而大大增加，在低时延通信场景中，使用受到限制。置信传播(Belief Propgation，简称为BP)译码方案虽然采用并行化方法进行译码，时延特性优越，但是其性能远差于SC译码方法，在实用化场景中由于性能差而使用受到限制。

针对相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中，使用受到限制，或者通过BP译码存在时延优越但性能差的问题，尚未提出解决方案。

发明内容

本发明实施例提供了一种译码处理方法及装置，以至少解决相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中，使用受到限制，或者通过BP译码存在时延优越但性能差的问题。

根据本发明的一个实施例，提供了一种译码处理方法，包括：

根据译码性能从母序列Q中选取译码节点序列A；

确定所述译码节点序列A中各译码节点的比特信息和比特位图；

根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

根据本发明的又一个实施例，还提供了一种译码处理装置，包括：

选取模块，用于根据译码性能从母序列Q中选取译码节点序列A；

第一确定模块，用于确定所述译码节点序列A中各译码节点的比特信息和比特位图；

第二确定模块，用于根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

判决模块，用于根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

通过本发明，根据译码性能从母序列Q中选取译码节点序列A；确定所述译码节点序列A中各译码节点的比特信息和比特位图；根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；根据各译码节点的译码结果比特信息进行判决得到各译码节点的译码结果并输出，可以解决相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中，使用受到限制，或者通过BP译码存在时延优越但性能差的问题，相对于BP译码提高了译码性能，相对于SC译码降低时间复杂度。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是本发明实施例的一种译码处理方法的移动终端的硬件结构框图；

图2是根据本发明实施例的一种译码处理方法的流程图；

图3是根据本发明实施例的极化码的译码树结构的示意图；

图4是根据本发明实施例的极化码译码过程的流程图；

图5是根据本发明实施例的因子图的示意图；

图6是根据本发明实施例的因子图中节点的计算结构的示意图；

图7是根据本发明实施例的译码处理装置的框图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

实施例1

本申请实施例一所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例，图1是本发明实施例的一种译码处理方法的移动终端的硬件结构框图，如图1所示，移动终端10可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述移动终端还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述移动终端的结构造成限定。例如，移动终端10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本发明实施例中的报文接收方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至移动终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端10的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network INterface CoNtroller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio FrequeNcy，简称为RF)模块，其用于通过无线方式与互联网进行通讯。

基于上述移动终端，在本实施例中提供了一种译码处理方法，图2是根据本发明实施例的一种译码处理方法的流程图，如图2所示，该流程包括如下步骤：

步骤S202，根据译码性能从母序列Q中选取译码节点序列A；

步骤S204，确定所述译码节点序列A中各译码节点的比特信息和比特位图；

步骤S206，根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

步骤S208，根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

上述步骤S208中，可以通过将各译码节点的译码结果比特信息输入判决函数的方式进行判决，将译码结构比特信息输入预定的判决函数便可得到各译码节点的译码结果。

通过上述步骤S202至S208，可以解决相关技术中极化码通过SC译码存在性能优越但不能并行化译码导致在低时延通信场景中，使用受到限制，或者通过BP译码存在时延优越但性能差的问题，相对于BP译码提高了译码性能，相对于SC译码降低时间复杂度。

本发明实施例中，上述步骤S202具体可以包括：

在所述译码性能包括误块率的情况下，将译码阶数S设置为最深译码节点中包含信息比特条件下最大的译码阶数，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者，

在所述译码性能包括译码时延的情况下，将所述译码阶数S设置为1，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者

在所述译码性能包括误块率和译码时延的情况下，根据译码时延从所述母序列Q中确定包含长度等于译码阶数S的多个子序列，其中，所述多个子序列的最后一个元素为所述母序列Q的最后一个元素；根据误块率从所述多个子序列中确定一个子序列作为译码节点序列A。

进一步地，将所述母序列Q中最后S个元素组成所述译码节点序列A；

将所述母序列Q中前N-1个元素中选取S-1个元素和最后一个元素组成所述译码节点序列A，其中，N为所述母序列Q的长度，N为大于1的整数。

本发明实施例中，上述步骤S204具体可以包括：

根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息；

根据所述根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图。

进一步地，根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息具体可以包括：

将所述母序列Q的根节点q_n的比特信息l_n使用f(x，y)函数确定译码节点q_n-1的比特信息，其中，x为l_n中前半部分比特对应的比特信息组成的向量，y为l_n后半部分比特对应的比特信息组成的向量，所述译码节点序列Q＝{q₁,q₂,...,q_n}，n为大于1的整数；

重复将所述母序列Q中的译码节点q_i的比特信息l_i使用所述f(x，y)函数确定译码节点q_i-1的比特信息l_i-1，其中，x为l_i中前半部分比特对应的比特信息，y为l_i后半部分比特对应的比特信息，i为所述母序列Q中译码节点的索引号，i为正整数，且1≤i≤n；

i的初始值为n-1，i＝i-1或i--；直到从所述母序列Q中选取出所述译码节点序列A中各译码节点的比特信息α₁,...,α_s，其中，所述译码节点序列A＝{b₁,...,b_s}，所述译码节点序列A的根节点b_s为所述母序列Q的根节点q_n，α_s＝l_n。

可选地，根据根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图具体可以包括：

将所述根节点的比特位图V_n根据所述译码节点序列A中各译码节点所在子树叶节点分割得到各译码节点的比特位图V_i。

本发明实施例中，上述步骤S206具体可以包括：

初始化第一译码节点b₁的先验信息P₁；

确定用于译码的具有(m+1)M个节点的因子图，其中，m＝log₂(M)，M为所述译码节点b_i的叶节点个数，所述因子图中的每个节点均包括由左向右传播的右信息R，和由右向左传播的左信息L；

对第1阶因子图右信息初始化，包括：将比特位图V_i所确定的冻结比特初始化为正无穷或负无穷；将比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；将比特位图V_i所确定的没有先验信息的信息比特初始化为零；

将第m+1阶因子图左信息初始化为所述译码节点b_i的比特信息α_i；

通过以下方式根据所述因子图中的节点在相邻两个阶之间进行迭代：

L_i，j＝f(L_i+1，j,L_i+1，j+Ni+R_i,j+Ni)

L_i，j+Ni＝L_i+1，j+Ni+f(L_i+1，j,R_i,j)

R_i+1，j＝f(R_i，j,L_i+1，j+Ni+R_i,j+Ni)

R_i+1，j+Ni＝R_i，j+Ni+f(R_i，j,L_i+1,j)；

其中，Ni＝2^m-i，i大于或等于1，且小于或等于m+1，Ni、j均大于或等于1，且小于或等于M；

根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出所述译码节点b_i的译码结果比特信息β_i。

可选地，在译码节点不是最后一个译码节点的情况下，继续计算译码结果比特信息，具体地，判断所述译码结果比特信息β_i长度是否等于所述母序列Q的长度；在判断结果为否的情况下，重复确定所述译码节点b_i+1的先验信息P_i+1，根据所述先验信息P_i+1、比特信息α_i+1、比特位图V_i+1，确定所述译码节点b_i+1的译码结果比特信息β_i+1，直到当前译码节点的译码结果比特信息长度等于所述母序列Q的长度。

可选地，确定所述译码节点b_i+1的先验信息P_i+1具体可以包括：

通过以下方式根据所述译码结果比特信息β_i确定所述先验信息P_i+1：

其中，a_k为权重因子，0≤a_k≤+∞，a₁,a₂,...,a_m中有且仅有一个取值为正无穷，β₁,β₂,...β_i为A序列中前i个译码节点的译码结果比特信息。β'₁,β'₂,...,β'_m为β₁,β₂,...β_i中包含当前第j个信息比特译码结果信息的所有β的集合，m为大于等于1小于等于i的正整数，表示译码结果信息β'_k中第j个比特所对应的译码结果信息，/>表示A序列中第i+1译码节点第j个比特所对应的先验信息。

本发明实施例中，上述步骤S208具体可以包括：

在所述译码结果比特信息β_i长度等于所述母序列Q的长度的情况下，根据以下方式进行判决得到所述最终译码结果并输出：

d＝I(g(β₁,β₂,...,β_n))；

其中，函数g为所述先验信息的更新函数。

可选地，初始化第一译码节点b₁的先验信息P₁包括：

将所述第一译码节点的比特位图所标记的信息比特的先验信息初始化为0；

根据发端冻结比特值将所述第一译码节点的比特位图所标记的冻结比特的先验信息初始化为正无穷或负无穷。

可选地，根据早停迭代终止条件终止迭代并输出译码结果比特信息β_i具体可以包括：

在因子图迭代中对第1阶因子图左信息L进行硬判决得到信息比特硬判决值和校验比特硬判决值，其中，所述校验比特为所述极化码在发端编码时在特定位置设置的，在所述信息比特硬判决值和所述校验比特硬判决值满足预先设置的校验比特与信息比特的校验关系，在判断结果为是的情况下，终止迭代；或者，

对第1阶因子图所有比特左信息L进行硬判决得到u，对第m+1阶因子图所有比特右信息R进行硬判决得到x，在x＝u*G成立的情况下，终止迭代；或者

在相邻两次或几次迭代中左信息差小于预设阈值ε，或者相邻两次或几次迭代中右信息差小于所述预设阈值ε的情况下，终止迭代；或者

对第1阶所有比特的因子图左信息L进行硬判决得到u，记录所述u中冻结比特不等于发端冻结比特值的错误冻结比特个数，在所述错误冻结比特个数小于或等于预先设置的冻结比特译码错误阈值ρ的情况下，终止迭代；

迭代终止后选择第1阶因子图左信息L作为译码结果比特信息β_i并输出。

本发明实施例提出的极化码的并行化译码，相比于传统BP译码算法，本发明在略微增加计算复杂度的情况下，其时延虽然比传统的BP算法增加了一些，但其性能远超传统的BP译码算法。而相比于SC算法，本发明的算法使得在长码的情况下计算复杂度大大降低，其时延和性能特性都超过了SC算法。

对于码长为N，N＝2ⁿ的极化码序列，图3是根据本发明实施例的极化码的译码树结构的示意图，如图3所示，其译码过程可以由一完全二叉树表示，其根节点表示接收端接收到的经过发端编码和信道传输后的比特信息，叶节点表示编码前(译码后)的比特。叶节点个数为码长N，叶节点表示的比特分为两类，一类为接收端已知的冻结比特，另一类为接收端未知并包含有效信息的信息比特。其种类由比特位图V所确定。译码树深度为n。每个结点有两个子树结构，分别为左子树和右子树。从根节点开始依次选取其左子树直至叶节点，可得一节点序列，此序列中每个节点所在子树包含有不同个数的叶节点，如q₃节点包含叶节点y1，y2，y3，y4。将此节点序列按照对应叶节点个数进行升序排列，得到序列Q{q₁,q₂,q₃,...,q_n+1}，定义此序列为可选的译码节点序列，序列长度等于n+1。其中q₁为最左叶节点y1。图4是根据本发明实施例的极化码译码过程的流程图，如图4所示，所述译码方法包括以下步骤：

步骤S401、确定参数：根据译码性能要求确定译码阶数S和译码节点序列A。

步骤S402、计算各译码节点比特信息和比特位图，初始化第一节点先验信息：对译码器入口接收得到的根节点比特信息α使用F函数迭代的计算其译码树左节点比特信息，并由已知的叶节点比特位图V计算得到各译码节点对应叶节点的比特位图。最终得到译码节点序列A中各节点比特信息α_i、比特位图V_i。i为A序列中译码节点索引。并初始化第一译码节点的先验信息P₁。

步骤S403、具有先验信息的BP译码：根据当前译码节点先验信息P_i，比特信息α_i，比特位图V_i，应用具有先验信息的BP译码方法进行译码，得到当前节点的译码结果比特信息β_i。

步骤S404、判断当前译码节点是否为A中最后一个译码节点，若是则跳至步骤S406，否则继续步骤S405。

步骤S405、更新下一译码节点的先验信息：根据译码结果比特信息β_i及之前译码节点的译码结果比特信息{β₁,β₂,...,β_i-1}应用先验信息更新函数P_i+1＝g(β₁,β₂,...,β_i)得到A中下一译码节点先验信息P_i+1。跳至步骤三继续A中下一译码节点译码。

步骤S406、根据各级译码节点译码结果比特信息进行判决得到最终译码结果并输出：根据各级译码节点译码结果比特信息{β₁,β₂,...,β_S}，应用判决函数d＝I(g(β₁,β₂,...,β_S))，其中函数I为硬判决函数，函数g为先验信息更新函数。进行判决得到最终译码结果并输出。

上述步骤S401中译码节点序列A特征包括：1、A中节点从Q中选取得到。2、A中节点个数为译码阶数S，且S大于等于1。3、A中节点依照各自译码节点所对应的叶子节点个数升序排列。4、A中最后一个元素为根节点。

上述步骤S403中具有先验的BP译码方法具体包括：

通过具有(m+1)M节点的因子图迭代实现。其中m＝log₂(M)，M为当前译码节点叶子节点个数，m为该译码节点所对应的左子树深度。每一个节点包含两种信息，分别记为由左向右传播的右信息R，和由右向左传播的左信息L。迭代开始时，第1阶因子图信息初始化：比特位图V_i所确定的冻结比特初始化为正无穷或负无穷，是根据发端冻结比特已知值初始化为正无穷或者负无穷的；比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；比特位图V_i所确定的没有先验信息的信息比特初始化为初始信息。第n+1阶因子图消息初始化为当前译码节点的比特信息α_i。

每次迭代中，各个节点消息在相邻两个阶之间先向右更新和传递，再向左更新和传递。

最终根据早停迭代终止条件或达到最大的迭代次数时，终止迭代并输出译码结果比特信息β_i。

所述早停迭代终止条件可以为：1.校验比特校验(如循环冗余校验，CyclicRedundancy Check，简称为CRC)，2.Polar编码矩阵G校验通过，3.相邻两次或几次迭代中左右信息差小于阈值ε，4.冻结比特校验。

上述步骤S405中先验信息P的更新具体包括：

先验信息P根据之前译码节点的译码结果信息和当前节点译码结果信息β₁,β₂,...,β_i共同进行更新。根据比特位图V_i对P_i+1按比特更新，若当前信息比特为冻结比特则设为正无穷或负无穷，若为信息比特则

其中0≤a_k≤+∞为译码结果软信息加权值，且对于一个比特的先验信息更新a₁,a₂,...,a_m中有且只有一个取值为正无穷，当取值为正无穷时表示对当前比特译码信息做硬判决。函数g(*)为先验信息更新函数。表示第j个比特译码结果比特信息。β'₁,β₂',...,β'_m为β₁,β₂,...,β_i中包含当前第j个比特译码结果信息的所有β的集合。/>表示译码结果信息β'_k中第j个比特所对应的译码结果信息。

本发明实施例首先通过在传统的BP译码算法中引入先验信息，提出了一种具有先验信息的BP译码方法。并给出了先验信息的计算更新方法。其次提出多层迭代的方式结果进而给出了一个译码节点序列，从而能够充分利用极化码的极化特性。本发明实施例的译码算法的译码性能已相比于传统的BP译码算法的译码性能有非常大的提高，且其性能已经超越SC译码算法的性能。

所以，本发明实施例不仅利用了BP算法本身所具有的并行特性，从而时延性能优越。而且在引入先验信息和多层BP算法迭代后又充分利用了极化码本身所具有的极化特性。从而在时延和性能上都得到了很好的性能。在5G追求高性能，低时延的时代有非常好的应用前景。

相比于其他译码方法在性能和时延调节方面具有非常大的灵活性。传统的SC和BP算法在算法框架确定后其时延和性能特性也随之确定，但本发明实施例由于引入多层迭代的结构，其译码阶数S和译码节点序列A的不同选择其性能和时延特性会有不同的变化。并且本发明给出了一个经验选择译码阶数S和译码节点序列A的方法。如，根据需求的不同，使用了不同的选择方法，其时延和性能特性有所区别且更加适合于应用场景。

所以，本发明实施例可以通过不同的参数选取：译码阶数S，译码节点序列A。从而根据不同的需求和应用场景对译码性能和译码时延需求进行调节。

下面通过具体实例对本发明实施例进行详细说明。

实例1

设信息比特数K＝512，母码长度N＝1024，n＝10，发端冻结比特置为全零，调制方式BPSK，具体步骤如下：

步骤一、参数确定：当译码序列中第一BP译码节点中包含有信息比特时，串行译码阶数S越大则译码误块率(Block Error Rate，简称为BLER)性能越好，但同时会增加译码时延。所以当误块率BLER性能优先级大于译码时延优先级时，为达到最好的译码性能则设置S为最深译码节点中包含信息比特条件下最大的S。若译码时延优先级大于BLER性能优先级时则选取S＝1。其他场景S可以根据具体业务的性能需求(如时延需求或者误块率需求)进行设置，在译码性能和译码时延中找到折中点。

当确定S后，A序列确定：在具有早停机制的BP译码过程情况下，为达到最好的误块率性能则选取由Q中最后S个元素组成的译码节点序列。为达到最优译码时延在母序列Q中前n-1个元素中选取S-1个元素和最后一个元素组成所述译码节点序列A。

本实例中要求在信息比特数K＝512，母码长度N＝1024调制方式BPSK时达到最优的译码误块率性能。根据比特位图V可知：在前64比特中不包括信息比特，在前128比特时包括信息比特。所以在优先考虑误块率最优情况下选择最优的最小译码节点比特数为128，则选择包含信息比特情况下最大的S，从而确定串行译码阶数：

可选译码节点序列Q{q1,q2,...,q11}译码节点序列A有多种选择，以最优误块率性能原则选择译码节点序列：A{q8,q9,q10,q11}。

步骤二、接收端接收的待译码比特信息为译码树根节点q₁₁节点比特信息α₄(其中序号4表示A序列中第4个元素q₁₁的索引)。使用f函数从根节点q₁₁计算节点q₁₀的节点比特信息：

f函数有多种选择，如：

f(x,y)＝Scale*sign(x)*sign(y)min(|x|,|y|)

f(x,y)＝sign(x)*sign(y)min(|x|,|y|)

f(x,y)＝2*atanh(tanh(x).*tanh(y))

其中sign(*)为求符号函数，Scale为一缩放因子，x为输入α中前半部分比特对应的比特信息组成的向量，y为输入α后半部分比特对应的比特信息组成的向量，本例中选择如下f函数。

f(x,y)＝sign(x)*sign(y)min(|x|,|y|)

计算q₁₀节点比特信息α₃时输入值x为α₄前半部分比特对应的比特信息组成的向量，y为α₄后半部分比特对应比特信息组成的向量。函数输出值为q₁₀节点比特信息α₃。

使用f函数迭代的计算：使用α₃带入f函数计算α₂，使用α₂带入f函数计算α₁。迭代计算直至A序列中第一译码节点q₈。得到q₉节点比特信息α₂，q₈节点比特信息α₁。

根节点q₁₁的比特位图V₄为收端的已知比特位图，根据树形结构叶节点分布对根节点比特位图划分：V₄对应于q₁₁节点所有N＝1024比特的比特位图，选取V₄中前半部分512个比特对应的比特位图作为q₁₀节点比特位图V₃。取V₃中前半部分256个比特对应的比特位图作为q₉节点比特位图V₂。取V₂中前半部分512个比特对应的比特位图作为q₈节点比特位图V₁。

最终得到A{q₈,q₉,q₁₀,q₁₁}中每一译码节点的比特信息α_i和各译码节点比特位图V_i。初始化先验信息P₁，即第一译码节点比特位图所标记的信息比特先验信息初始化为0。比特位图所标记的冻结比特先验信息初始化为正无穷。

步骤三、根据先验信息P_i，当前译码树节点的α_i，当前节点的比特位图V_i，应用具有先验信息的BP译码方法进行译码，具体方法如下：

通过具有(m+1)M节点的因子图迭代实现。其中m＝log₂(M)，M为当前译码节点叶子节点个数，图5是根据本发明实施例的因子图的示意图，如图5所示，对于M＝8的因子图如上，m＝3，所以因子图共(3+1)*8＝32个节点。

本实例中M可选的值有：128、256、512、1024。图6是根据本发明实施例的因子图中节点的计算结构的示意图，如图6所示，每个节点用(i,j)表示。因子图包含了多个计算结构。

每一个因子图中节点包含两种信息，分别记为由左向右传播的右信息R，和由右向左传播的左信息L。迭代开始时，对第1阶因子图右信息初始化，包括：根据发端冻结比特设置值为零，将比特位图V_i所确定的冻结比特右信息初始化为正无穷；将比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；将比特位图V_i所确定的没有先验信息的信息比特初始化为零；

第m+1阶因子图左信息初始化为当前译码节点信息α_i。

通过以下方式根据所述因子图中的节点在相邻两阶之间进行迭代：

L_i，j＝f(L_i+1，j,L_i+1，j+Ni+R_i,j+Ni)

L_i，j+Ni＝L_i+1，j+Ni+f(L_i+1，j,R_i,j)

R_i+1，j＝f(R_i，j,L_i+1，j+Ni+R_i,j+Ni)

R_i+1，j+Ni＝R_i，j+Ni+f(R_i，j,L_i+1,j)

其中，Ni＝2^m-i，i大于或等于1，且小于或等于m+1，Ni、j均大于或等于1，且小于或等于M；

最终根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出译码结果比特信息β_i。

早停迭代终止条件可以包括：

1.校验比特校验(具体可以是循环冗余校验CRC校验)。

Polar码发端编码时，在特定位置放置若干校验比特，每个校验比特与信息比特形成校验关系。在因子图迭代中对第1阶因子图左信息L(1，：)进行硬判决得到信息比特和校验比特硬判决值，根据校验关系使用校验比特对相应信息比特进行校验，若校验通过则停止迭代，不通过则继续迭代。

2.编码矩阵校验：

Polar发端编码过程为：x＝u*G，u为编码前的比特，x为编码后的比特，G为编码矩阵。

其中/>为Kronecker积。

编码矩阵校验如下：每次迭代过程中，对第1阶因子图所有比特左信息L(1，：)进行硬判决得到u，对第m+1阶因子图所有比特右信息R(m+1,:)进行硬判决得到x，每次计算判断x＝u*G是否成立。若成立则跳出迭代，不成立则继续迭代。

3.相邻两次或几次迭代中左右信息差小于阈值ε。即相邻两次或几次迭代中左信息差小于阈值ε。或者相邻两次或几次迭代中右信息差小于阈值ε。若小于阈值则迭代停止。如实例中设置ε为1e-3。

4.冻结比特校验：设置冻结比特译码错误阈值为ρ(ρ取值为大于等于1，小于等于当前比特位图中冻结比特个数的正整数)，对第1阶所有比特的因子图左信息L(1，：)进行硬判决得到u，判断u中冻结比特是否等于发端冻结比特值，并记录错误的冻结比特个数。错误的冻结比特个数小于等于ρ个则终止迭代。否则继续迭代。如实例中设置ρ等于2。

本实例中使用固定最大迭代次数60次跳出作为迭代终止条件。

迭代终止后最终选择第1阶因子图左信息L(1，：)作为译码结果比特信息β_i。

步骤四、判断译码结果比特信息β_i长度是否等于码长1024，即是否当前译码节点为根节点，若等于1024则跳至第六步，不等于1024则继续第五步。

步骤五、先验信息更新：根据译码结果信息β_i和{β₁,β₂,...,β_i-1}根据

其中，a_k为权重因子，0≤a_k≤+∞，a₁,a₂,...,a_m中有且仅有一个取值为正无穷，β₁,β₂,...β_i为A序列中前i个译码节点的译码结果比特信息。β'₁,β'₂,...,β'_m为β₁,β₂,...β_i中包含当前第j个信息比特译码结果信息的所有β的集合，m为大于等于1小于等于i的正整数，表示译码结果信息β'_k中第j个比特所对应的译码结果信息，/>表示A序列中第i+1译码节点第j个比特所对应的先验信息。

可以通过选择不同的权值更新下一节点先验信息，如1.选择a_m＝1，a₁...a_m-1＝0应用β_i更新下一译码节点先验信息，根据此节点比特位图V，将P_i+1中信息比特对应位置设置为译码结果比特信息β_i，冻结比特位置设置为正无穷。2.选择a_m＝+∞，a₁...a_m-1＝0。3.选择a₁,...,a_m＝1等等。

每次串行迭代至此步骤时，可以应用不同的权值来更新先验信息，此实例中每次都使用上述a_m＝1，a₁...a_m-1＝0方法。跳至步骤四继续译码。

步骤六、根据{β₁,β₂,β₃,β₄}进行硬判决得到最终译码结果。每个译码节点的译码结果比特信息β_i中都包含有所在译码节点信息比特译码结果，而根节点β₄包含所有信息比特译码结果。应用判决函数：d＝I(g(β₁,β₂,...,β_S))，函数g为先验信息更新函数。进行硬判决得到最终译码结果d并输出。此时的先验信息函数g可以使用与步骤五中不同的a取值。本例中采用：选择a_i＝1，a₁...a_i-1＝0。其中函数I为硬判决函数：

最终得到译码结果。

实例2

设信息比特数K＝256，母码长度N＝1024，n＝10，发端冻结比特设置为全零，调制方式(Binary Phase Shift Keying，简称为BPSK)，具体步骤如下：

步骤一、策略要求：在此信息比特和传输比特折中的考虑译码误块率与译码时延，则根据比特位图V可知：在前128比特中不包括信息比特，在前256比特时包括信息比特。由N＝1024可知可选译码节点序列Q{q₁,q₂,...,q₁₁}，由译码时延和误块率要求，根据下述方法在多种选择方法中选择译码节点序列。在并行化实现具有先验信息的BP译码算法的情况下，时延特性τ、译码阶数S以及译码节点对应因子图中叶子节点个数的关系为：

其中，M_i为母序列Q中译码节点对应因子图中叶子节点个数。根据此关系式可以确定满足时延要求的所有可选序列集合C。如对于{q₉,q₁₁}，M₁＝256，M₂＝1024，N_iter,max＝200，可得τ＝3600，其满足时延性能要求所以{q₉,q₁₁}属于集合C。集合C中包含长度等于译码阶数S的多个子序列；采用蒙特卡洛方法仿真得到集合C中不同序列配置下误块率性能κ，得到集合C中满足误块率性能要求的多个子序列，便可从多个子序列中确定出一个子序列作为译码节点序列A。本例中得到满足译码时延和误块率要求的译码节点序列A{q₉,q₁₁}，译码阶数S＝2。

步骤二、使用f函数从Q序列中根节点迭代计算译码树左节点的比特信息α：接收端接收的待译码比特信息为译码树根节点q₁₁节点比特信息α₂，令l_i表示qi节点的比特信息，i表示Q序列索引1≤i≤11的正整数。此时l₁₁＝α₂，l₉＝α₁。

根据根节点q₁₁q₁₀比特信息l₁₁，利用f函数计算得到下一节点q₁₀的比特信息l₁₀。其中f函数输入值：x为l₁₁中前半部分比特对应比特信息组成的向量，y为l₁₁后半部分比特对应的比特信息组成的向量。

得到l₁₀之后，由f函数迭代计算q₉节点比特信息l₉。此时计算至了A序列中第一节点q₉，所以停止迭代计算。选取得到A序列中节点比特信息：α₁＝l₉，α₂＝l₁₁。

根节点q₁₁的比特位图V₂为收端的已知比特位图，根据树形结构叶节点分布对根节点比特位图划分：V₂对应于q₁₁节点所有N＝1024比特的比特位图，选取V₂中前四分之一部分256个比特对应的比特位图作为q₉节点比特位图V₁。

本例中选择f函数：f(x,y)＝Scale*sign(x)*sign(y)min(|x|,|y|)。Scale＝0.975其中x为输入α前半部分比特信息，y为输入α后半部分比特信息。最终得到A{q9,q11}中每一译码节点的α_i。各译码节点比特位图V_i，i＝1,2为A序列中元素索引；初始化先验信息P₁，即第一译码节点比特位图所标记的信息比特先验信息位0。比特位图所标记的冻结比特先验信息初始化为正无穷。

步骤三、根据先验信息P_i，当前译码树节点的α_i，当前节点的比特位图V_i，应用具有先验信息的BP译码方法进行译码：

通过具有(m+1)M节点的因子图迭代实现。其中m＝log₂(M)，M为当前译码节点叶子节点个数，m为该译码节点所对应的左子树深度。本实例中M的可能取值有：256、1024。每一个节点包含两种信息，分别记为由左向右传播的右信息R，和由右向左传播的左信息L。迭代开始时，第1阶因子图消息初始化：由于发端冻结比特为零，所以比特位图V_i所确定的冻结比特初始化为正无穷；比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；比特位图V_i所确定的没有先验信息的信息比特初始化为零。第m+1阶因子图消息初始化为当前的译码节点比特信息α_i。

每次迭代中，各个节点消息在相邻两个阶之间先向右更新和传递，再向左更新和传递。左右消息更新公式如下：

L_i，j＝f(L_i+1，j,L_i+1，j+Ni+R_i,j+Ni)

L_i，j+Ni＝L_i+1，j+Ni+f(L_i+1，j,R_i,j)

R_i+1，j＝f(R_i，j,L_i+1，j+Ni+R_i,j+Ni)

R_i+1，j+Ni＝R_i，j+Ni+f(R_i，j,L_i+1,j)

最终根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出译码结果软信息β_i。早停迭代终止条件可以为：1.校验比特校验(如循环冗余校验CRC)。2.Polar编码矩阵G校验通过。3.相邻两次或几次迭代中左右信息差小于阈值ε。4.冻结比特错误校验通过。

本实例中使用固定最大迭代次数200次，当编码矩阵G校验通过时跳出作为迭代终止条件。其中编码矩阵其中/>为Kronecker积。

步骤四、判断译码结果软信息β_i长度是否等于码长1024，即是否当前译码节点为根节点，若等于1024则跳至第六步，不等于1024则继续第五步。

步骤五、先验信息更新：根据译码结果信息β_i和{β₁,β₂,...,β_i-1}根据

其中，a_k为权重因子，0≤a_k≤+∞，a₁,a₂,...,a_m中有且仅有一个取值为正无穷，β₁,β₂,...β_i为A序列中前i个译码节点的译码结果比特信息。β'₁,β'₂,...,β'_m为β₁,β₂,...β_i中包含当前第j个信息比特译码结果信息的所有β的集合，m为大于等于1小于等于i的正整数，表示译码结果信息β'_k中第j个比特所对应的译码结果信息，/>表示A序列中第i+1译码节点第j个比特所对应的先验信息。

可以通过选择不同的权值更新下一节点先验信息，如选择a_m＝1，a₁...a_m-1＝0；选择a_m＝+∞，a₁...a_m-1＝0；或者选择a₁,...,a_m＝1等等。

每次串行迭代至此步骤时，可以应用不同的软信息更新方法，此实例中每次使用上述方法中a_m＝+∞，a₁...a_m-1＝0。跳至步骤四继续译码。

步骤六、根据{β₁,β₂}进行硬判决得到最终译码结果。每个译码节点的译码结果软信息β_i中都包含有所在译码节点信息比特译码结果，而根节点β₄包含所有信息比特译码结果。应用判决函数：d＝I(g(β₁,β₂,...,β_S))，函数g为先验信息更新函数。进行硬判决得到最终译码结果d并输出。此时的先验信息函数g可以使用与步骤五中不同的a取值。本例中采用：选择a_m＝1，a₁...a_m-1＝1。其中函数I为硬判决函数：

最终得到译码结果。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

实施例2

在本实施例中还提供了一种译码处理装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图7是根据本发明实施例的译码处理装置的框图，如图7所示，包括：

选取模块72，用于根据译码性能从母序列Q中选取译码节点序列A；

第一确定模块74，用于确定所述译码节点序列A中各译码节点的比特信息和比特位图；

第二确定模块76，用于根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

判决模块78，用于根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

可选地，所述选取模块72包括：

第一设置单元，用于在所述译码性能包括误块率的情况下，将译码阶数S设置为最深译码节点中包含信息比特条件下最大的译码阶数，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者，

第二设置单元，用于在所述译码性能包括译码时延的情况下，将所述译码阶数S设置为1，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者

确定单元，用于在所述译码性能包括误块率和译码时延的情况下，根据译码时延从所述母序列Q中确定包含长度等于译码阶数S的多个子序列，其中，所述多个子序列的最后一个元素为所述母序列Q的最后一个元素；根据误块率从所述多个子序列中确定一个子序列作为译码节点序列A。

可选地，所述第一确定模块74包括：

迭代计算子模块，用于根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息；

第二确定子模块，用于根据所述根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图。

可选地，所述迭代计算子模块，还用于

将所述母序列Q的根节点q_n的比特信息l_n使用f(x，y)函数确定译码节点q_n-1的比特信息，其中，x为l_n中前半部分比特对应的比特信息组成的向量，y为l_n后半部分比特对应的比特信息组成的向量，所述译码节点序列Q＝{q₁,q₂,...,q_n}；

重复将所述母序列Q中的译码节点q_i的比特信息l_i使用所述f(x，y)函数确定译码节点q_i-1的比特信息l_i-1，其中，x为l_i中前半部分比特对应的比特信息，y为l_i后半部分比特对应的比特信息，i为所述母序列Q中译码节点的索引号，i为正整数，且1≤i≤n；

i的初始值为n-1，i＝i-1；直到从所述母序列Q中选取出所述译码节点序列A中各译码节点的比特信息α₁,...,α_s，其中，所述译码节点序列A＝{b₁,...,b_s}，所述译码节点序列A的根节点b_s为所述母序列Q的根节点q_n，α_s＝l_n。

可选地，所述第二确定子模块，还用于

将所述根节点的比特位图V_n根据所述译码节点序列A中各译码节点所在子树叶节点分割得到各译码节点的比特位图V_i。

可选地，所述第二确定模块76包括：

第一初始化子模块，用于初始化第一译码节点b₁的先验信息P₁；

第三确定子模块，用于确定用于译码的具有(m+1)M个节点的因子图，其中，m＝log₂(M)，M为所述译码节点b_i的叶节点个数，所述因子图中的每个节点均包括由左向右传播的右信息R，和由右向左传播的左信息L；

第二初始化子模块，用于对第1阶因子图右信息初始化，包括：将比特位图V_i所确定的冻结比特初始化为正无穷或负无穷；将比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；将比特位图V_i所确定的没有先验信息的信息比特初始化为零；

将第m+1阶因子图左信息初始化为所述译码节点b_i的比特信息α_i；

迭代子模块，用于通过以下方式根据所述因子图中的节点在相邻两个阶之间进行迭代：

L_i，j＝f(L_i+1，j,L_i+1，j+Ni+R_i,j+Ni)

L_i，j+Ni＝L_i+1，j+Ni+f(L_i+1，j,R_i,j)

R_i+1，j＝f(R_i，j,L_i+1，j+Ni+R_i,j+Ni)

R_i+1，j+Ni＝R_i，j+Ni+f(R_i，j,L_i+1,j)；

其中，Ni＝2^m-i，i大于或等于1，且小于或等于m+1，Ni、j均大于或等于1，且小于或等于M；

终止迭代子模块，用于根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出所述译码节点b_i的译码结果比特信息β_i。

可选地，所述装置还包括：

判断模块，用于判断当前译码节点是否为所述译码节点序列A中最后节点；

重复模块，用于在判断结果为否的情况下，重复确定所述译码节点b_i+1的先验信息P_i+1，根据所述先验信息P_i+1、比特信息α_i+1、比特位图V_i+1，确定所述译码节点b_i+1的译码结果比特信息β_i+1，直到当前译码节点为所述译码节点序列A中最后节点。

可选地，所述重复模块，还用于

通过以下方式根据所述译码结果比特信息β_i确定所述先验信息P_i+1：

其中，a_k为权重因子，0≤a_k≤+∞，a₁,a₂,...,a_m中有且仅有一个取值为正无穷，β₁,β₂,...β_i为A序列中前i个译码节点的译码结果比特信息。β'₁,β'₂,...,β'_m为β₁,β₂,...β_i中包含当前第j个信息比特译码结果信息的所有β的集合，m为大于等于1小于等于i的正整数，表示译码结果信息β'_k中第j个比特所对应的译码结果信息，/>表示A序列中第i+1译码节点第j个比特所对应的先验信息。

可选地，所述判决模块78，还用于

在所述译码结果比特信息β_i长度等于所述母序列Q的长度的情况下，根据以下方式进行判决得到所述最终译码结果并输出：

d＝I(g(β₁,β₂,...,β_n))；

其中，函数g为所述先验信息的更新函数。

可选地，所述第一初始化子模块，还用于

将所述第一译码节点的比特位图所标记的信息比特的先验信息初始化为0；

根据发端冻结比特值将所述第一译码节点的比特位图所标记的冻结比特的先验信息初始化为正无穷或负无穷。

可选地，所述终止迭代子模块，还用于

在因子图迭代中对第1阶因子图左信息L进行硬判决得到信息比特硬判决值和校验比特硬判决值，其中，所述校验比特为所述极化码在发端编码时在特定位置设置的，在所述信息比特硬判决值和所述校验比特硬判决值满足预先设置的校验比特与信息比特的校验关系，在判断结果为是的情况下，终止迭代；或者，

对第1阶因子图所有比特左信息L进行硬判决得到u，对第m+1阶因子图所有比特右信息R进行硬判决得到x，在x＝u*G成立的情况下，终止迭代；或者

在相邻两次或几次迭代中左信息差小于预设阈值ε，或者相邻两次或几次迭代中右信息差小于所述预设阈值ε的情况下，终止迭代；或者

对第1阶所有比特的因子图左信息L进行硬判决得到u，记录所述u中冻结比特不等于发端冻结比特值的错误冻结比特个数，在所述错误冻结比特个数小于或等于预先设置的冻结比特译码错误阈值ρ的情况下，终止迭代；

迭代终止后选择第1阶因子图左信息L作为译码结果比特信息β_i并输出。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

实施例3

本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

S11，根据译码性能从母序列Q中选取译码节点序列A；

S12，确定所述译码节点序列A中各译码节点的比特信息和比特位图；

S13，根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

S14，根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-ONly Memory，简称为ROM)、随机存取存储器(RaNdom Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

实施例4

本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。

可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S11，根据译码性能从母序列Q中选取译码节点序列A；

S12，确定所述译码节点序列A中各译码节点的比特信息和比特位图；

S13，根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息；

S14，根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种译码处理方法，其特征在于，包括：

根据译码性能从母序列Q中选取译码节点序列A；

确定所述译码节点序列A中各译码节点的比特信息和比特位图，包括：根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息；根据所述根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图；

根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息，包括：初始化第一译码节点b₁的先验信息P₁；确定用于译码的具有(m+1)M个节点的因子图，其中，m＝log₂(M)，M为所述译码节点b_i的叶节点个数，所述因子图中的每个节点均包括由左向右传播的右信息R，和由右向左传播的左信息L；根据比特位图对第1阶因子图右信息初始化；将第m+1阶因子图左信息初始化为所述译码节点b_i的比特信息α_i，根据所述因子图中的节点在相邻两个阶之间进行迭代，并根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出所述译码节点b_i的译码结果比特信息β_i；

根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

2.根据权利要求1所述的方法，其特征在于，根据译码性能从母序列Q中选取译码节点序列A包括：

在所述译码性能包括误块率的情况下，将译码阶数S设置为最深译码节点中包含信息比特条件下最大的译码阶数，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者，

在所述译码性能包括译码时延的情况下，将所述译码阶数S设置为1，根据所述译码阶数S从所述母序列Q中选取所述译码节点序列A；或者

在所述译码性能包括误块率和译码时延的情况下，根据译码时延从所述母序列Q中确定包含长度等于译码阶数S的多个子序列，其中，所述多个子序列的最后一个元素为所述母序列Q的最后一个元素；根据误块率从所述多个子序列中确定一个子序列作为译码节点序列A。

3.根据权利要求1所述的方法，其特征在于，根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息包括：

将所述母序列Q的根节点q_n的比特信息l_n使用f(x，y)函数确定译码节点q_n-1的比特信息，其中，x为l_n中前半部分比特对应的比特信息组成的向量，y为l_n后半部分比特对应的比特信息组成的向量，所述译码节点序列Q＝{q₁,q₂,...,q_n}，n为大于1的整数；

重复将所述母序列Q中的译码节点q_i的比特信息l_i使用所述f(x，y)函数确定译码节点q_i-1的比特信息l_i-1，其中，x为l_i中前半部分比特对应的比特信息，y为l_i后半部分比特对应的比特信息，i为所述母序列Q中译码节点的索引号，i为正整数，且1≤i≤n；

i的初始值为n-1，i＝i-1；直到从所述母序列Q中选取出所述译码节点序列A中各译码节点的比特信息α₁,...,α_s，其中，所述译码节点序列A＝{b₁,...,b_s}，所述译码节点序列A的根节点b_s为所述母序列Q的根节点q_n，α_s＝l_n。

4.根据权利要求1所述的方法，其特征在于，根据根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图包括：

将所述根节点的比特位图V_n根据所述译码节点序列A中各译码节点所在子树叶节点分割得到各译码节点的比特位图V_i。

5.根据权利要求4所述的方法，其特征在于，

对第1阶因子图右信息初始化，包括：将比特位图V_i所确定的冻结比特初始化为正无穷或负无穷；将比特位图V_i所确定的具有先验信息的信息比特初始化为先验信息P_i；将比特位图V_i所确定的没有先验信息的信息比特初始化为零；

通过以下方式根据所述因子图中的节点在相邻两个阶之间进行迭代：

L_i，j＝f(L_i+1，j,L_i+1，j+Ni+R_i,j+Ni)

L_i，j+Ni＝L_i+1，j+Ni+f(L_i+1，j,R_i,j)

R_i+1，j＝f(R_i，j,L_i+1，j+Ni+R_i,j+Ni)

R_i+1，j+Ni＝R_i，j+Ni+f(R_i，j,L_i+1,j)；

其中，Ni＝2^m-i，i大于或等于1，且小于或等于m+1，Ni、j均大于或等于1，且小于或等于M。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

判断当前译码节点是否为所述译码节点序列A中最后节点；

在判断结果为否的情况下，重复确定所述译码节点b_i+1的先验信息P_i+1，根据所述先验信息P_i+1、比特信息α_i+1、比特位图V_i+1，确定所述译码节点b_i+1的译码结果比特信息β_i+1，直到当前译码节点为所述译码节点序列A中最后节点。

7.根据权利要求6所述的方法，其特征在于，确定所述译码节点b_i+1的先验信息P_i+1包括：

通过以下方式根据所述译码结果比特信息β_i确定所述先验信息P_i+1：

其中，a_k为权重因子，0≤a_k≤+∞，a₁,a₂,...,a_m中有且仅有一个取值为正无穷，β₁,β₂,...β_i为A序列中前i个译码节点的译码结果比特信息；β′₁,β′₂,...,β'_m为β₁,β₂,...β_i中包含当前第j个信息比特译码结果信息的所有β的集合，m为大于等于1小于等于i的正整数，表示译码结果信息β′_k中第j个比特所对应的译码结果信息，/>表示A序列中第i+1译码节点第j个比特所对应的先验信息。

8.根据权利要求7所述的方法，其特征在于，根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出包括：

在所述译码结果比特信息β_i长度等于所述母序列Q的长度的情况下，根据以下方式进行判决得到最终译码结果并输出：

d＝I(g(β₁,β₂,...,β_n))；

其中，函数g为所述先验信息的更新函数。

9.根据权利要求1所述的方法，其特征在于，初始化第一译码节点b₁的先验信息P₁包括：

将所述第一译码节点的比特位图所标记的信息比特的先验信息初始化为0；

根据发端冻结比特值将所述第一译码节点的比特位图所标记的冻结比特的先验信息初始化为正无穷或负无穷。

10.根据权利要求1所述的方法，其特征在于，根据早停迭代终止条件终止迭代并输出译码结果比特信息β_i包括：

在因子图迭代中对第1阶因子图左信息L进行硬判决得到信息比特硬判决值和校验比特硬判决值，其中，所述校验比特为极化码在发端编码时在特定位置设置的，在所述信息比特硬判决值和所述校验比特硬判决值满足预先设置的校验比特与信息比特的校验关系，在判断结果为是的情况下，终止迭代；或者，

对第1阶因子图所有比特左信息L进行硬判决得到u，对第m+1阶因子图所有比特右信息R进行硬判决得到x，在x＝u*G成立的情况下，终止迭代；或者

在相邻两次或几次迭代中左信息差小于预设阈值ε，或者相邻两次或几次迭代中右信息差小于所述预设阈值ε的情况下，终止迭代；或者

对第1阶所有比特的因子图左信息L进行硬判决得到u，记录所述u中冻结比特不等于发端冻结比特值的错误冻结比特个数，在所述错误冻结比特个数小于或等于预先设置的冻结比特译码错误阈值ρ的情况下，终止迭代；

迭代终止后选择第1阶因子图左信息L作为译码结果比特信息β_i并输出。

11.一种译码处理装置，其特征在于，包括：

选取模块，用于根据译码性能从母序列Q中选取译码节点序列A；

第一确定模块，用于确定所述译码节点序列A中各译码节点的比特信息和比特位图，包括：根据所述译码节点序列A中根节点的比特信息迭代计算所述译码节点序列A中各译码节点的比特信息；根据所述根节点的比特位图确定所述译码节点序列A中各译码节点的比特位图；

第二确定模块，用于根据各译码节点的先验信息、比特信息、比特位图，确定各译码节点的译码结果比特信息，包括：初始化第一译码节点b₁的先验信息P₁；确定用于译码的具有(m+1)M个节点的因子图，其中，m＝log₂(M)，M为所述译码节点b_i的叶节点个数，所述因子图中的每个节点均包括由左向右传播的右信息R，和由右向左传播的左信息L；根据比特位图对第1阶因子图右信息初始化；将第m+1阶因子图左信息初始化为所述译码节点b_i的比特信息α_i，根据所述因子图中的节点在相邻两个阶之间进行迭代，并根据早停迭代终止条件或达到最大的迭代次数时终止迭代并输出所述译码节点b_i的译码结果比特信息β_i；

判决模块，用于根据各译码节点的译码结果比特信息对各译码节点进行判决得到各译码节点的译码结果并输出。

12.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至10任一项中所述的方法。

13.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至10任一项中所述的方法。