CN109714056B - 一种用于兼容多款ad采集的方法 - Google Patents
一种用于兼容多款ad采集的方法 Download PDFInfo
- Publication number
- CN109714056B CN109714056B CN201910045357.4A CN201910045357A CN109714056B CN 109714056 B CN109714056 B CN 109714056B CN 201910045357 A CN201910045357 A CN 201910045357A CN 109714056 B CN109714056 B CN 109714056B
- Authority
- CN
- China
- Prior art keywords
- clock
- sampling
- signal
- different
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种用于兼容多款AD采集的方法，包括以下步骤:步骤(1)：将AD时钟进行处理；步骤(2)：数据同步；步骤(3)：信号同步，本发明通过多颗AD信号的时钟同步电路、不同AD信号的组合方法、以及异步处理逻辑等，可以提升电路或芯片的兼容性，降低版本维护的成本和复杂度。
Description
技术领域
本发明涉及芯片设计和电路板设计领域，具体涉及到一种用于兼容多款AD采集的方法。
背景技术
高精度卫星导航及定位现广泛应用于各种测绘测量领域。基于AD软件接收机是目前市场上主流产品，但是由于AD方案可选较多，衍生出来的产品也较多，维护起来较复杂，且不利于成本降低。
发明内容
为了解决上述不足的缺陷，本发明提供了一种用于兼容多款AD采集的方法，本发明描述了一种兼容MAX2769、XND2202、RX3902等AD芯片的中频处理方案。该方法工程实现简单，可靠性较高，本发明通过多颗AD信号的时钟同步电路、不同AD信号的组合方法、以及异步处理逻辑等，可以提升电路或芯片的兼容性，降低版本维护的成本和复杂度。
本发明提供了一种用于兼容多款AD采集的方法，包括以下步骤:
步骤(1)：将AD时钟进行处理；
步骤(2)：数据同步；
步骤(3)：信号同步。
上述的方法，其中，所述步骤(1)中具体为：当被同步到采样时钟上时，至少保持2个时钟周期，select信号先配置，然后再配置复位信号。
上述的方法，其中，所述步骤(2)中具体为：其中一路AD信号的同步电路，当全局复位信号来临的时，waddr初始化为0，raddr初始化为2。
上述的方法，其中，所述步骤(2)中还包括：对于不同AD的同步模块，写时钟用各自的AD采样钟，读时钟统一用内部的同频时钟。
上述的方法，其中，所述步骤(3)中具体为：主时钟域的地址复位标志作为AD时钟域的异步复位信号。
本发明提供了一种用于兼容多款AD采集的方法具有以下有益效果：本发明所述的方法对与传统一种规格设计一种电路而言，升兼容性得到提升，降低了维护成本，以及可以灵活配置产品形态，受某一AD的产量和价格影响较小。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为本发明的时钟控制的示意图。
图2为本发明的数据同步的示意图。
图3为本发明的信号同步的示意图。
图4为本发明的工作示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
参照图1-图3所示，本发明提供的一种用于兼容多款AD采集的方法，包括以下步骤:
步骤(1)：将AD时钟进行处理，具体为通过时钟选择电路1，根据不同的时钟要求，变换采样边沿，可以让信号采样效果最佳，降低采样噪声。采用这样的设计后，PCB设计过程中的时钟电路方案可以更灵活，更方便；
步骤(2)：数据同步，具体为通过数据同步模块2，将不同AD的采样数据用同频不同相的采样钟同步在一起，这样内部数据处理可以同步化，降低时序约束要求。采用这样的设计后，不同AD可以用同一个CLK来处理，降低PLL的数量，从而降低功耗；
步骤(3)：信号同步，其中包括对于异步控制信号，提供了一种同步化的方法，可以降低信号传输过程的亚稳态。采用这样的设计后，可以让中频数据和内部总线隔离，让内部其他模块可以工作在更高的时钟上，提高运算效率，具体为在图4中的标记3的过程。
本发明的工作原理为：将AD时钟进行处理，考虑时钟方案的多样性，本方案支持切换时钟的上升沿和下降沿。用上面处理后的时钟进行多AD信号同步，由于AD芯片频率相同但是相位可能有差异，选用了双口RAM进行读写，这样会把数据亚稳态进行抑制。除了数据需要同步以外，对于总线上的控制信号也需要进行同步处理，这样可以让两边各自工作在合适的频率上。
在本发明中，参照图1所示，该部分的select信号复位是用的上电复位信号，全局复位对此没有影响。且读写地址复位信号为全局复位信号，当被同步到采样时钟上了，至少保持2个时钟周期。select信号先配置，然后再配置复位信号。同时本时钟还有一个取反使能标志，用于控制输入时钟是否取反。
在本发明中，参照图2所示，鉴于应用场景的AD频率都相同，仅会产生不同的布线延迟而导致各路采样相位不一致。故多路AD信号的同步只需要考虑同频不同相时候下的建立保持时间问题。如图2所示，该结构是其中一路AD信号的同步电路，其中当全局复位信号来临的时候，waddr初始化为0，raddr初始化为2。mem有4个单位，初始值为0。当系统上电后，写时钟和读时钟几乎同时启动，最差情况下也只是半个周期，然后读写地址更新的节奏一直保持同步，不存在对同一地址操作的情况。故没有亚稳态风险。对于不同AD的同步模块，写时钟用各自的AD采样钟，读时钟统一用内部的同频时钟。该时钟从第一路采样钟经过buffer缓冲得到。
在本发明中，参照图3所示，主时钟域的地址复位标志作为AD时钟域的异步复位信号，用以上电路进行复位，则会被同步到各自的时钟域。用于复位写地址的值。取消复位后，所有的地址同时开始工作。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (1)
1.一种用于兼容多款AD采集的方法，其特征在于，包括以下步骤:步骤(1)：将AD时钟进行处理，通过时钟选择电路，根据不同的时钟要求，变换采样边沿；步骤(2)：数据同步，通过数据同步模块，将不同AD的采样数据用同频不同相的采样钟同步在一起；步骤(3)：信号同步，包括对于异步控制信号，提供了一种同步化的方法，降低信号传输过程的亚稳态；所述步骤(1)中具体为：当被同步到采样时钟上时，至少保持2个时钟周期，select信号先配置，然后再配置复位信号，所述步骤(2)中具体为：其中一路AD信号的同步电路，当全局复位信号来临的时，waddr初始化为0，raddr初始化为2，所述步骤(2)中还包括：对于不同AD的同步模块，写时钟用各自的AD采样钟，读时钟统一用内部的同频时钟，所述步骤(3)中具体为：主时钟域的地址复位标志作为AD时钟域的异步复位信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910045357.4A CN109714056B (zh) | 2019-01-17 | 2019-01-17 | 一种用于兼容多款ad采集的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910045357.4A CN109714056B (zh) | 2019-01-17 | 2019-01-17 | 一种用于兼容多款ad采集的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109714056A CN109714056A (zh) | 2019-05-03 |
| CN109714056B true CN109714056B (zh) | 2022-10-28 |
Family
ID=66262190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910045357.4A Active CN109714056B (zh) | 2019-01-17 | 2019-01-17 | 一种用于兼容多款ad采集的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109714056B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045993A (en) * | 1987-06-05 | 1991-09-03 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processor |
| CN109104260A (zh) * | 2018-07-26 | 2018-12-28 | 电子科技大学 | 板卡式多通道数据采集系统的同步方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101645054B (zh) * | 2009-08-25 | 2011-07-13 | 中兴通讯股份有限公司 | 一种数据采集卡、数据采集卡的扩展控制系统及其方法 |
-
2019
- 2019-01-17 CN CN201910045357.4A patent/CN109714056B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045993A (en) * | 1987-06-05 | 1991-09-03 | Mitsubishi Denki Kabushiki Kaisha | Digital signal processor |
| CN109104260A (zh) * | 2018-07-26 | 2018-12-28 | 电子科技大学 | 板卡式多通道数据采集系统的同步方法 |
Non-Patent Citations (5)
| Title |
|---|
| FPGA在石油勘探多通道数据采集系统中的应用;张之雯等;《计算机测量与控制》;20080825(第08期);无 * |
| 一种基于FPGA技术的高速数字化仪的设计;田昊等;《测试技术学报》;20131230(第06期);无 * |
| 基于CY7C68013与FPGA的便携式数据采集系统;吴磊等;《计算机应用》;20120710;无 * |
| 基于FPGA和ADS8638的数据采集系统的设计与实现;关俊强等;《计算机测量与控制》;20160425(第04期);无 * |
| 阵列水声信号采集系统设计;唐骁骧等;《微计算机应用》;20081215(第12期);无 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109714056A (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8301932B2 (en) | Synchronising between clock domains | |
| JP4751178B2 (ja) | 同期型半導体装置 | |
| US7802123B2 (en) | Data processing apparatus and method using FIFO device | |
| USRE45359E1 (en) | Integrated circuit for clock generation for memory devices | |
| US8520464B2 (en) | Interface circuit and semiconductor device incorporating same | |
| ATE348455T1 (de) | Fifo als übergang von taktregionen | |
| US20160329085A1 (en) | Memory system and memory physical layer interface circuit | |
| CN116521604B (zh) | 一种同步数据的方法及相关装置 | |
| GB2505002A (en) | Monitoring buffer capacity when transferring data between domains using different clock signals | |
| JP2003500723A (ja) | マルチプルコンポーネントシステム用クロックシステム | |
| CN107392292B (zh) | 用于传送数据的电子电路和方法 | |
| US7461186B2 (en) | Data handover unit for transferring data between different clock domains by parallelly reading out data bits from a plurality of storage elements | |
| JPS6083166A (ja) | 半導体集積回路装置 | |
| CN109714056B (zh) | 一种用于兼容多款ad采集的方法 | |
| US6580301B2 (en) | Method and apparatus for a clock circuit | |
| JP2012054702A (ja) | Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ | |
| US8890594B1 (en) | System for functional reset across multiple clock domains | |
| US6031396A (en) | Circuit for synchronizing asynchronous inputs using dual edge logic design | |
| JP2010060314A (ja) | テスト回路 | |
| EP1697821B1 (en) | Integrated circuit clock distribution | |
| JP2014219786A (ja) | 信号同期化回路 | |
| CN111785309B (zh) | 非型闪存接口电路的实现方法、电路、存储介质和终端 | |
| KR100434309B1 (ko) | 에뮬레이터 회로 | |
| KR100400933B1 (ko) | 키폰시스템의 중앙처리장치와 주변장치간의 동기화장치 | |
| US20160161980A1 (en) | Peripheral interface circuit at host side and electronic system using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220315 Address after: 201702 room 104, building 1, No. 599, Gaojing Road, Xujing Town, Qingpu District, Shanghai Applicant after: SHANGHAI SHUANGWEI NAVIGATION TECHNOLOGY CO.,LTD. Address before: 201702 Block C, 599 Gaojing Road, Xujing Town, Qingpu District, Shanghai Applicant before: SHANGHAI HUACE NAVIGATION TECHNOLOGY Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |