CN109714046B - 可变相位累加器电路结构的全数字锁相环及锁相控制方法 - Google Patents
可变相位累加器电路结构的全数字锁相环及锁相控制方法 Download PDFInfo
- Publication number
- CN109714046B CN109714046B CN201910163527.9A CN201910163527A CN109714046B CN 109714046 B CN109714046 B CN 109714046B CN 201910163527 A CN201910163527 A CN 201910163527A CN 109714046 B CN109714046 B CN 109714046B
- Authority
- CN
- China
- Prior art keywords
- phase
- register
- input
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000013461 design Methods 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 230000000630 rising effect Effects 0.000 claims description 11
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims description 3
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
可变相位累加器电路结构的全数字锁相环及锁相控制方法，所述的全数字锁相环包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块。数字环路滤波器模块和数控振荡器模块分别包括第一可变相位累加器、第二可变相位累加器，利用电子设计自动化技术完成各个模块电路的设计。通过采用可变相位累加器电路结构对全数字锁相环的电路结构进行优化，拓宽了全数字锁相环电路的锁相范围，提高了锁相频率，降低了系统的总功耗，并且不会增加FPGA芯片内部的逻辑资源。本发明具有锁相速度快、锁定频率范围宽、功耗低等优点，可将其作为锁相电路模块嵌入到不同的系统芯片中，具有十分广泛的用途。
Description
技术领域
本发明涉及电子信息技术领域，具体涉及一种应用于片上系统的可变相位累加器电路结构的全数字锁相环及锁相控制方法。
背景技术
锁相环在通信、无线电电子学、自动控制和电力系统自动化等领域得到了极为广泛的应用，随着半导体技术突飞猛进的发展，系统芯片的出现，锁相环已成为片上系统中的一个重要功能模块。现有全数字锁相环由于电路结构不合理存在功耗偏高的缺陷。而对于在各个领域片上系统应用的芯片来说，降低其功耗、缩短响应时间，提高系统的运行速度对系统性能将产生非常大的改善，因而为了减少片上系统的整体功耗，尤其是减少诸如移动设备的功耗，则需要减少系统芯片中各功能模块的功耗。
另外，现有全数字锁相环的锁相范围窄，锁相环内部信号的传递是串行传输的，故系统的锁相速度较慢。因此，寻求一种合适的全数字锁相环电路结构以降低系统功耗、提高系统运行速度和扩大锁相范围是提高锁相环性能的关键。
发明内容
本发明的目的是克服现有技术的上述不足，而提供一种可变相位累加器电路结构的全数字锁相环及锁相控制方法，通过在全数字锁相环电路结构中应用可变相位累加器对锁相环的电路结构进行优化，使得它解决了锁相范围窄、系统功耗较大的问题，且由于电路中信号进行并行传输，提高了全数字锁相环的运行速度。
本发明的技术方案是 ：可变相位累加器电路结构的全数字锁相环，包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块，利用电子设计自动化技术完成各个模块电路的设计。
所述数字鉴相器模块包括过零检测器和第一寄存器，该数字鉴相器模块具有两个输入端和一个输出端，两个输入端分别为Fin信号输入端及Fout信号输入端，一个输出端为Q1信号输出端，数字鉴相器模块通过过零检测器检测Fin输入信号的上升沿到来时，第一寄存器对其Fout输入信号进行采样锁存，该锁存信号即为反映此时锁相环输入信号Fin与输出信号Fout之间瞬时的相位误差信号Q1。
所述过零检测器由一位D触发器构成，具有两个输入端和两个输出端；所述第一寄存器由一组D触发器实现，具有两个输入端和一个输出端；过零检测器的第一输入端连接Fin输入信号，第二输入端连接系统时钟信号Clk，第一输出端分别与寄存器和缓冲寄存器的时钟信号clk连接，第二输出端与数字环路滤波器模块的clk连接；第一寄存器的第一输入端与过零检测器连接，第二输入端与数控振荡器模块连接，第一寄存器输出端的信号作为数字鉴相器模块输出的相位误差信号Q1。
所述数字环路滤波器模块包括第一可变相位累加器和全加器，数字环路滤波器模块用于抑制全数字锁相环电路的输入噪声，并调节全数字锁相环电路的校正速度。所述数字环路滤波器模块在接收数字鉴相器模块输出的相位误差信号Q1并进行处理之后，产生用于控制数控振荡器模块频率和相位的控制码G。
所述第一可变相位累加器包括分频器、第一内部累加器和可控计数器，第一内部累加器由第一全加器与寄存器构成，可控计数器由计数控制器和计数器构成。所述第一全加器具有两个输入端和一个输出端，第一全加器的第一输入端与寄存器连接，第二输入端与数字鉴相器模块连接，输出端与寄存器连接；所述寄存器具有两个输入端和一个输出端，寄存器的第一输入端与第一全加器连接，第二输入端与分频器的输出端连接，所述分频器的输入端与过零检测器的第二输出端连接，所述分频器的分频系数N1可调，所述寄存器的输出端分别与第一全加器、计数控制器连接；所述计数控制器的输入端与寄存器连接，输出端与计数器连接；所述计数器具有两个输入端和一个输出端，计数器的第一输入端与计数控制器连接，第二输入端与过零检测器的第二输出端连接；所述计数器的输出信号与寄存器的输出信号分别作为第一可变相位累加器输出信号的低位信号和高位信号。
所述全加器具有两个输入端和一个输出端，第一输入端与第一可变相位累加器得输出端连接，第二输入端与数字鉴相器模块连接，输出端作为数字环路滤波器模块的输出信号即控制码G。
所述数控振荡器模块包括第二可变相位累加器，所述第二可变相位累加器包括分频器、第二内部累加器和可控计数器，第二内部累加器由第二全加器与寄存器构成，可控计数器由计数控制器和计数器构成；所述第二全加器具有三个输入端和一个输出端，第二全加器的第一输入端与寄存器连接，第二输入端与缓冲寄存器的输出端连接，第三输入端与外部输入的锁相频率控制字J连接，输出端与寄存器连接；所述寄存器具有两个输入端和一个输出端，寄存器的第一输入端与第二全加器连接，第二输入端与分频器的输出端连接，所述分频器的输入端与系统时钟信号Clk连接，所述分频器的分频系数N2可调，所述寄存器的输出端分别与第二全加器、计数控制器连接；所述计数控制器的输入端与寄存器连接，输出端与计数器连接；所述计数器具有两个输入端和一个输出端，计数器的第一输入端与计数控制器连接，第二输入端与系统时钟信号Clk连接；所述计数器的输出信号与寄存器的输出信号分别作为第二可变相位累加器输出信号的低位信号和高位信号。
所述数字鉴相器模块输出端的相位误差信号Q1分别与第一可变相位累加器的输入端和全加器的输入端连接，所述数字环路滤波器模块输出的控制码G与缓冲寄存器的输入端连接，缓冲寄存器将控制码G一并与外部输入的锁相频率控制字J共同输入至数控振荡器模块的输入端，数控振荡器模块的输出信号Fout为锁相环输出信号，并将其反馈到第一寄存器作为数字鉴相器模块的其中一个输入信号。
本发明进一步的技术方案是：利用电子设计自动化技术，采用自顶而下的设计方法，完成可变相位累加器电路结构的全数字锁相环顶层电路设计；
在可变相位累加器电路结构的全数字锁相环顶层电路中，系统时钟信号Clk分别与过零检测器和数控振荡器模块的输入端clk相接。
过零检测器的第一输出端clk1分别与第一寄存器和缓冲寄存器的输入端clk相接；过零检测器的第二输出端clk2与第一可变相位累加器的输入端clk相接。
系统输入信号Fin的输入端与数字鉴相器模块输入端fin相接。
数字鉴相器模块的输出端Q1分别与第一可变相位累加器的第二输入端和全加器的第二输入端相接。
第一可变相位累加器的输出端与全加器的第一输入端相接。
全加器的输出端与缓冲寄存器的输入端相接。
缓冲寄存器输出的控制码G与外部输入的锁相频率控制字J共同输入至数控振荡器模块的输入端，分别作为数控振荡器模块输入信号B的低位信号和高位信号。
数控振荡器模块的输出信号M为系统的输出端Fout信号，同时反馈到第一寄存器的输入端作为数字鉴相器模块的输入信号D。
本发明再进一步的技术方案是：所述第一可变相位累加器的位数为m1，第一内部累加器的位数为n1，第一可变相位累加器的可控计数器的位数为m1-n1；寄存器的输出信号L1[m1:m1-n1+1]作为第一可变相位累加器输出信号L1[m1:1]的高n1位，计数器的输出信号L1[m1-n1:1] 作为第一可变相位累加器输出信号L1[m1:1]的低m1-n1位，可控计数器的计数方式由寄存器的输出信号L1[m1:m1-n1+1]的第m1-n1+1位L1[m1-n1+1]控制，具体控制方式为：当L1[m1-n1+1]为0时，计数器保持初值不变，当L1[m1-n1+1]为1时，计数器进行一次从到 />的循环计数，其中m1、n1为正整数，且m1>n1。
所述第一可变相位累加器中分频器的分频系数为N1，该系数与可控计数器位数m1-n1之间的关系为。
所述第二可变相位累加器的位数为m2，第二内部累加器的位数为n2，第二可变相位累加器的可控计数器的位数为m2-n2；其中，寄存器的输出信号L2[m2:m2-n2+1]作为第二可变相位累加器输出信号L2[m2:1]的高n2位，计数器的输出信号L2[m2-n2:1] 作为第二可变相位累加器输出信号L2[m2:1]的低m2-n2位，可控计数器的计数方式由寄存器的输出信号L2[m2:m2-n2+1]的第m2-n2+1位L2[m2-n2+1]控制，具体控制方式为：当L2[m2-n2+1]为0时，计数器保持初值不变，当L2[m2-n2+1]为1时，计数器进行一次从和/>的循环计数,其中m2、n2为正整数，且m2>n2。所述第二可变相位累加器中分频器的分频系数为N2，该系数与可控计数器位数m2-n2之间的关系为/>。
本发明提供的可变相位累加器电路结构的全数字锁相环的具体锁相过程如下：
数字鉴相器模块通过过零检测器检测Fin信号输入的上升沿到来时，第一寄存器锁存来自数控振荡器模块的输出并行码，该并行码即为反映输入信号Fin与输出信号Fout在该时刻的瞬时相位误差信号Q1。
数字环路滤波器模块接收相位误差信号Q1，经处理之后产生控制数控振荡器模块频率和相位的控制码G。
缓冲寄存器接收数字环路滤波器模块输出的控制码G，使该控制码G在同一瞬间并行送入数控振荡器模块；
数控振荡器模块接收缓冲寄存器送入的并行的控制码G和外部输入的锁相频率控制字J，以调节数控振荡器模块输出信号的频率和相位，并在下一个输入信号周期的上升沿将反映该时刻瞬时相位误差的信号Fout再次送入数字鉴相器模块，经过系统的动态调节，逐渐减小相位误差，并最终实现锁相环的锁定。
本发明与现有技术相比具有如下优点：
1、本发明通过在数字环路滤波器模块和数控振荡器模块中采用可变相位累加器作为主要部件，对全数字锁相环的电路结构进行改进与优化设计，降低了系统的总功耗。
2、本发明通过改变锁相频率控制字的参数能够锁定不同频率的输入信号，扩大了全数字锁相环电路的锁相范围，并可同时得到与输入信号同频、分频和倍频的输出信号，拓展了锁相环的应用范围，而且不会增加FPGA芯片内部的逻辑资源。
3、本发明的全数字锁相环电路中信号的传递为并行传输，提高了全数字锁相环的系统运行速度，加快了锁相速度，系统最快可在一个输入信号周期内实现环路的锁定。
鉴于该全数字锁相环的上述优点，在将其应用到系统芯片中时可降低实际应用的成本，提高系统的工作性能，具有巨大的市场潜力。
以下结合图和实施例对本发明作进一步描述。
附图说明
图1为可变相位累加器电路结构的全数字锁相环的系统结构框图；
图2为实施例一中第一可变相位累加器的结构框图；
图3为实施例一中第二可变相位累加器的结构框图；
图4为实施例一可变相位累加器电路结构的全数字锁相环的顶层电路图；
图5为clk=500MHz、Fin=0.06MHz时的波形仿真图；
图6为clk=500MHz、Fin=3.92MHz时的波形仿真图。
具体实施方式
实施例一，如图1-4所示，可变相位累加器电路结构的全数字锁相环，包括数字鉴相器模块1、数字环路滤波器模块2、缓冲寄存器3和数控振荡器模块4，利用电子设计自动化技术完成各个模块电路的设计。
所述数字鉴相器模块1包括过零检测器1-1和第一寄存器1-2。该数字鉴相器模块1具有两个输入端和一个输出端，两个输入端分别为Fin信号输入端及Fout信号输入端，一个输出端为Q1信号输出端。数字鉴相器模块通过过零检测器1-1检测Fin输入信号的上升沿到来时，第一寄存器1-2对来自数控振荡器模块4的Fout输入信号进行采样锁存，由于该锁相环的数控振荡器模块4采用了累加器的结构。因此，在输入信号上升沿瞬间取出的数控振荡器模块4的输出并行码，即为该锁相环输入信号Fin与输出信号Fout在该时刻的瞬时相位误差信号Q1。
所述过零检测器1-1由一位D触发器构成，具有两个输入端和两个输出端，过零检测器1-1的第一输入端连接Fin输入信号，第二输入端连接系统时钟信号Clk，第一输出端分别与第一寄存器1-2和缓冲寄存器3的时钟信号clk连接，第二输出端与数字环路滤波器模块2的时钟信号clk连接。
所述第一寄存器1-2由一组D触发器实现，具有两个输入端和一个输出端，第一寄存器1-2的第一输入端与过零检测器1-1连接，第二输入端与数控振荡器模块4输出的Fout输入信号连接，第一寄存器1-2输出端作为数字鉴相器模块1输出的相位误差信号Q1。
所述数字环路滤波器模块2包括第一可变相位累加器2-1和全加器2-2，数字环路滤波器模块2用于抑制全数字锁相环电路的输入噪声，并调节全数字锁相环电路的校正速度；所述数字环路滤波器模块2在接收数字鉴相器模块1输出的相位误差信号Q1并进行处理之后，产生用于控制数控振荡器模块4频率和相位的控制码G。
所述第一可变相位累加器2-1包括分频器、第一内部累加器和可控计数器，第一内部累加器由第一全加器与寄存器构成，可控计数器由计数控制器和计数器构成。
所述第一全加器具有两个输入端和一个输出端，第一全加器的第一输入端与寄存器连接，第二输入端与数字鉴相器模块连接，输出端与寄存器连接；所述寄存器具有两个输入端和一个输出端，寄存器的第一输入端与第一全加器连接，第二输入端与分频器的输出端连接，所述分频器的输入端与过零检测器的第二输出端连接，其中分频器的分频系数N1可调。
所述寄存器的输出端分别与第一全加器、计数控制器连接；所述计数控制器的输入端与寄存器连接，输出端与计数器连接；所述计数器具有两个输入端和一个输出端，计数器的第一输入端与计数控制器连接，第二输入端与过零检测器的第二输出端连接。
在本实施例中，所述第一可变相位累加器2-1的位数为24，第一内部累加器的位数为19，第一可变相位累加器2-1的可控计数器的位数为5；寄存器的输出信号L1[24:6]作为第一可变相位累加器2-1输出信号L1[24:1]的高19位，计数器的输出信号L1[5:1]作为第一可变相位累加器2-1输出信号L1[24:1]的低5位，可控计数器的计数方式由寄存器的输出信号L1[24:6]的第6位L1[6]控制，具体控制方式为：当L1[6]为0时，计数器保持初值不变，当L1[6]为1时，计数器进行一次从00000到11111的循环计数。
所述计数器的输出信号L1[5:1]与寄存器的输出信号L1[24:6]分别作为第一可变相位累加器输出信号L1[24:1]的低位信号L1[5:1]和高位信号L1[24:6]，所述第一可变相位累加器2-1中分频器分频系数N1与可控计数器位数m1-n1之间的关系为。
所述全加器2-2具有两个输入端和一个输出端，第一输入端与第一可变相位累加器的输出端连接，第二输入端与数字鉴相器模块连接，输出端作为数字环路滤波器模块2的输出信号即控制码G。
所述数控振荡器模块4包括第二可变相位累加器，所述第二可变相位累加器包括分频器、第二内部累加器和可控计数器，第二内部累加器由第二全加器与寄存器构成，可控计数器由计数控制器和计数器构成。
所述第二全加器具有三个输入端和一个输出端，第二全加器的第一输入端与寄存器连接，第二输入端与缓冲寄存器的输出端连接，第三输入端与外部输入的锁相频率控制字J连接，输出端与寄存器连接；所述寄存器具有两个输入端和一个输出端，寄存器的第一输入端与第二全加器连接，第二输入端与分频器的输出端连接，所述分频器的输入端与系统时钟信号Clk连接，所述分频器的分频系数N2可调；所述寄存器的输出端分别与第二全加器、计数控制器连接；所述计数控制器的输入端与寄存器连接，输出端与计数器连接；所述计数器具有两个输入端和一个输出端，计数器的第一输入端与计数控制器连接，第二输入端与系统时钟信号Clk连接。
所述第二可变相位累加器的位数为28，第二内部累加器的位数为23，第二可变相位累加器的可控计数器的位数为5；其中，寄存器的输出信号L2[28:6]作为第二可变相位累加器输出信号L2[28:1]的高23位，计数器的输出信号L2[5:1] 作为第二可变相位累加器输出信号L2[28:1]的低5位，可控计数器的计数方式由寄存器的输出信号L2[28:6]的第6位L2[6]控制，具体控制方式为：当L2[6]为0时，计数器保持初值不变，当L2[6]为1时，计数器进行一次从00000到11111的循环计数。
所述计数器的输出信号L2[5:1]与寄存器的输出信号L2[28:6]分别作为第二可变相位累加器输出信号L2[28:1]的低位信号L2[5:1]和高位信号L2[28:6]，所述第二可变相位累加器中分频器分频系数N2与可控计数器位数m2-n2之间的关系为。
所述数字鉴相器模块1输出端的相位误差信号Q1分别与第一可变相位累加器2-1的输入端和全加器2-2的输入端连接，所述数字环路滤波器模块2输出的控制码G与缓冲寄存器3的输入端连接，缓冲寄存器3将控制码G一并与外部输入的锁相频率控制字J共同输入至数控振荡器模块4的输入端，数控振荡器模块4的输出信号Fout为锁相环输出信号，并将其反馈到第一寄存器1-1作为数字鉴相器模块1的其中一个输入信号。
本发明根据可变相位累加器电路结构的全数字锁相环的系统结构框图，采用自顶而下的设计方法，基于电子设计自动化技术，采用VHDL语言对各模块进行编辑，完成可变相位累加器电路结构的全数字锁相环顶层电路设计。
在可变相位累加器电路结构的全数字锁相环顶层电路中，系统时钟信号Clk分别与过零检测器1-1和数控振荡器模块4的输入端clk相接。
过零检测器1-1的第一输出端clk1分别与第一寄存器1-2和缓冲寄存器3的输入端clk相接；过零检测器1-1的第二输出端clk2与第一可变相位累加器2-1的输入端clk相接。
系统输入信号Fin与数字鉴相器模块1的输入端fin相接。
数字鉴相器模块1输出信号Q1[12:1]分别与第一可变相位累加器2-1的第二输入端H[24:6]和全加器2-2的第二输入端Y[24:1]相接。
第一可变相位累加器2-1的输出信号K[24:1]与全加器2-2的第一输入端X[24:1]相接。
全加器2-2的输出信号S[24:11]与缓冲寄存器3的输入端T[14:1]相接。
缓冲寄存器3输出的控制码G[14:6]与外部输入的锁相频率控制字J[14:1]共同输入至数控振荡器模块4的输入端，分别作为数控振荡器模块4输入信号B的低位信号B[14:6]和高位信号B[28:15]。
数控振荡器模块4的输出信号M[28:1]为系统的输出信号端Fout，同时输出信号M[23:12]反馈到第一寄存器1-1的输入端作为数字鉴相器模块1的输入信号D[12:1]。
本发明提供的可变相位累加器电路结构的全数字锁相环的具体锁相过程如下：
数字鉴相器模块1通过过零检测器1-1检测Fin信号输入的上升沿到来时，第一寄存器1-2锁存来自数控振荡器模块4的输出并行码，该并行码即为反映输入信号Fin与输出信号Fout在该时刻的瞬时相位误差信号Q1；
数字环路滤波器模块2接收相位误差信号Q1，经处理之后产生控制数控振荡器模块4频率和相位的控制码G；
缓冲寄存器3接收数字环路滤波器模块2输出的控制码G，使该控制码G在同一瞬间并行送入数控振荡器模块4；
数控振荡器模块4接收缓冲寄存器3送入的并行的控制码G和外部输入的锁相频率控制字J，以调节数控振荡器模块4输出信号的频率和相位，并在下一个输入信号周期的上升沿将反映该时刻瞬时相位误差的信号Fout再次送入数字鉴相器模块1，经过系统的动态调节，逐渐减小相位误差，并最终实现锁相环的锁定。
对实施例一的基于可变相位累加器电路结构的全数字锁相环电路进行仿真，其仿真结果如图5-图6所示，其中图5为clk=500MHz、Fin=0.06MHz、外部输入的锁相频率控制字J=0002H时的波形仿真图，图6为clk=500MHz、Fin=3.92MHz、外部输入的锁相频率控制字J=0080H时的波形仿真图。
如图5所示其中ui为该全数字锁相环电路的输入信号Fin，m24至m28为该全数字锁相环电路的输出信号M[28:24]。从系统仿真图中可见，当全数字锁相环电路锁定时，从m26端口输出的信号与输入信号同相，从m25和m24端口输出的信号分别为输入信号的2倍频和4倍频信号，从m27和m28端口输出的信号分别为输入信号的2分频和4分频信号。
如图6所示，当全数字锁相环电路锁定时，在系统m24至m28不同的输出端，可分别得到与输入信号ui同相、倍频或分频信号。
设系统时钟信号Clk频率为500MHZ，输入信号Fin的频率在0.06 MHZ～3.92 MHZ范围内取值，分别对传统全锁相环和基于可变相位累加器电路结构的全数字锁相环进行系统仿真实验，并对这两种类型电路的系统功耗、锁相范围和所占用FPGA芯片逻辑资源等情况进行了对比分析，其分析结果如下表1所示。
表1 两种类型全数字锁相环的对比分析结果
| 功耗/(μw) | 占用逻辑资源数量 | 锁相频率范围(MHZ) | |
| 传统ADPLL | 1181420 | 78/232960 | 0.25～0.98 |
| 新型ADPLL | 1143280 | 72/232960 | 0.06～3.92 |
由上表分析可知，与传统全数字锁相环相比较，基于可变相位累加器电路结构的全数字锁相环其功耗降低了38140μW，所占用FPGA芯片的逻辑资源略有减少，锁相范围扩大了10倍。同时，由于该锁相环内部的信号是并行传输，故可大大提高系统的锁相速度。而且，在该锁相环电路不同的输出端可分别得到与输入信号同相、倍频或分频的信号。
Claims (2)
1.可变相位累加器电路结构的全数字锁相环，其特征是：包括数字鉴相器模块、数字环路滤波器模块、缓冲寄存器和数控振荡器模块，利用电子设计自动化技术完成各个模块电路的设计；
所述数字鉴相器模块包括过零检测器和第一寄存器，该数字鉴相器模块具有两个输入端和一个输出端，两个输入端分别为Fin信号输入端及Fout信号输入端，一个输出端为Q1信号输出端，数字鉴相器模块通过过零检测器检测Fin输入信号的上升沿到来时，第一寄存器对其Fout输入信号进行采样锁存，该锁存的信号即为反映此时锁相环输入信号Fin与输出信号Fout之间的瞬时相位误差信号Q1；
所述过零检测器由一位D触发器构成，具有两个输入端和两个输出端；所述第一寄存器由一组D触发器实现，具有两个输入端和一个输出端；过零检测器的第一输入端连接Fin输入信号，第二输入端连接系统时钟信号Clk，第一输出端分别与第一寄存器和缓冲寄存器的时钟信号clk连接，第二输出端与数字环路滤波器模块的clk连接；第一寄存器的第一输入端与过零检测器连接，第二输入端与数控振荡器模块连接，第一寄存器输出端的信号作为数字鉴相器模块输出的相位误差信号Q1；
所述数字环路滤波器模块包括第一可变相位累加器和全加器，数字环路滤波器模块用于抑制全数字锁相环电路的输入噪声，并调节全数字锁相环电路的校正速度；所述数字环路滤波器模块在接收数字鉴相器模块输出的相位误差信号Q1并进行处理之后，产生用于控制数控振荡器模块频率和相位的控制码G；
所述第一可变相位累加器包括分频器、第一内部累加器和可控计数器，第一内部累加器由第一全加器与寄存器构成，可控计数器由计数控制器和计数器构成；所述第一全加器具有两个输入端和一个输出端，第一全加器的第一输入端与寄存器连接，第二输入端与数字鉴相器模块连接，输出端与寄存器连接；所述寄存器具有两个输入端和一个输出端，寄存器的第一输入端与第一全加器连接，第二输入端与分频器的输出端连接，所述分频器的输入端与过零检测器的第二输出端连接，其中分频器的分频系数N1可调，所述寄存器的输出端分别与第一全加器、计数控制器连接；所述计数控制器的输入端与寄存器连接，输出端与计数器连接；所述计数器具有两个输入端和一个输出端，计数器的第一输入端与计数控制器连接，第二输入端与过零检测器的第二输出端连接；所述计数器的输出信号与寄存器的输出信号分别作为第一可变相位累加器输出信号的低位信号和高位信号；
所述全加器具有两个输入端和一个输出端，第一输入端与第一可变相位累加器的输出端连接，第二输入端与数字鉴相器模块连接，输出端作为数字环路滤波器模块的输出信号即控制码G；
所述数控振荡器模块包括第二可变相位累加器，所述第二可变相位累加器包括第二分频器、第二内部累加器和第二可控计数器，第二内部累加器由第二全加器与第二寄存器构成，第二可控计数器由第二计数控制器和第二计数器构成；所述第二全加器具有三个输入端和一个输出端，第二全加器的第一输入端与第二寄存器连接，第二输入端与缓冲寄存器的输出端连接，第三输入端与外部输入的锁相频率控制字J连接，输出端与第二寄存器连接；所述第二寄存器具有两个输入端和一个输出端，第二寄存器的第一输入端与第二全加器连接，第二输入端与第二分频器的输出端连接，所述第二分频器的输入端与系统时钟信号Clk连接，其中第二分频器的分频系数N2可调，所述第二寄存器的输出端分别与第二全加器、第二计数控制器连接；所述第二计数控制器的输入端与第二寄存器连接，输出端与第二计数器连接；所述第二计数器具有两个输入端和一个输出端，第二计数器的第一输入端与第二计数控制器连接，第二输入端与系统时钟信号Clk连接；所述第二计数器的输出信号与第二寄存器的输出信号分别作为第二可变相位累加器输出信号的低位信号和高位信号；
所述数字鉴相器模块输出端的相位误差信号Q1分别与第一可变相位累加器的输入端和全加器的输入端连接，所述数字环路滤波器模块输出的控制码G与缓冲寄存器的输入端连接，缓冲寄存器将控制码G一并与外部输入的锁相频率控制字J共同输入至数控振荡器模块的输入端，数控振荡器模块的输出信号Fout为锁相环输出信号，并将其反馈到第一寄存器作为数字鉴相器模块的其中一个输入信号；
利用电子设计自动化技术，采用自顶而下的设计方法，完成可变相位累加器电路结构的全数字锁相环顶层电路设计；
在可变相位累加器电路结构的全数字锁相环顶层电路中，系统时钟信号Clk分别与过零检测器和数控振荡器模块的输入端clk相接；
过零检测器的第一输出端clk1分别与第一寄存器和缓冲寄存器的输入端clk相接；过零检测器的第二输出端clk2与第一可变相位累加器的输入端clk相接；
系统输入信号Fin的输入端与数字鉴相器模块输入端fin相接；
数字鉴相器模块输出信号Q1的输出端分别与第一可变相位累加器的第二输入端和全加器的第二输入端相接；
第一可变相位累加器的输出端与全加器的第一输入端相接；
全加器的输出端与缓冲寄存器的输入端相接；
缓冲寄存器输出的控制码G与外部输入的锁相频率控制字J共同输入至数控振荡器模块的输入端，分别作为数控振荡器模块输入信号B的低位信号和高位信号；
数控振荡器模块的输出信号M为系统的输出信号端Fout，同时反馈到第一寄存器的输入端作为数字鉴相器模块的输入信号D；
所述第一可变相位累加器的位数为m1，第一内部累加器的位数为n1，第一可变相位累加器的可控计数器的位数为m1-n1；寄存器的输出信号L1[m1:m1-n1+1]作为第一可变相位累加器输出信号L1[m1:1]的高n1位，计数器的输出信号L1[m1-n1:1]作为第一可变相位累加器输出信号L1[m1:1]的低m1-n1位，可控计数器的计数方式由寄存器的输出信号L1[m1:m1-n1+1]的第m1-n1+1位L1[m1-n1+1]控制，具体控制方式为：当L1[m1-n1+1]为0时，计数器保持初值不变，当L1[m1-n1+1]为1时，计数器进行从和/>的一次循环计数，其中m1、n1为正整数，且m1>n1；所述第一可变相位累加器中分频器分频系数N1与可控计数器位数m1-n1之间的关系为N1＝2(m1-n1)；
所述第二可变相位累加器的位数为m2，第二内部累加器的位数为n2，第二可变相位累加器的第二可控计数器的位数为m2-n2；其中，第二寄存器的输出信号L2[m2:m2-n2+1]作为第二可变相位累加器输出信号L2[m2:1]的高n2位，第二计数器的输出信号L2[m2-n2:1]作为第二可变相位累加器输出信号L2[m2:1]的低m2-n2位，第二可控计数器的计数方式由第二寄存器的输出信号L2[m2:m2-n2+1]的第m2-n2+1位L2[m2-n2+1]控制，具体控制方式为：当L2[m2-n2+1]为0时，第二计数器保持初值不变，当L2[m2-n2+1]为1时，第二计数器进行从和/>的循环计数,其中m2、n2为正整数，且m2>n2；所述第二可变相位累加器中第二分频器分频系数N2与第二可控计数器位数m2-n2之间的关系为N2＝2(m2-n2)。
2.如权利要求1所述可变相位累加器电路结构的全数字锁相环的锁相控制方法，其特征是：
数字鉴相器模块通过过零检测器检测Fin信号输入的上升沿到来时，第一寄存器锁存来自数控振荡器模块的输出并行码，该并行码即为反映输入信号Fin与输出信号Fout在该上升沿到来时刻的瞬时相位误差信号Q1；
数字环路滤波器模块接收相位误差信号Q1，经处理之后产生控制数控振荡器模块频率和相位的控制码G；
缓冲寄存器接收数字环路滤波器模块输出的控制码G，使该控制码G在同一瞬间并行送入数控振荡器模块；
数控振荡器模块接收缓冲寄存器送入的并行的控制码G和外部输入的锁相频率控制字J，以调节数控振荡器模块输出信号的频率和相位，并在下一个输入信号周期的上升沿将反映该时刻瞬时相位误差的信号Fout再次送入数字鉴相器模块，经过系统的动态调节，逐渐减小相位误差，并最终实现锁相环的锁定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910163527.9A CN109714046B (zh) | 2019-03-05 | 2019-03-05 | 可变相位累加器电路结构的全数字锁相环及锁相控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910163527.9A CN109714046B (zh) | 2019-03-05 | 2019-03-05 | 可变相位累加器电路结构的全数字锁相环及锁相控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109714046A CN109714046A (zh) | 2019-05-03 |
| CN109714046B true CN109714046B (zh) | 2024-01-23 |
Family
ID=66266241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910163527.9A Active CN109714046B (zh) | 2019-03-05 | 2019-03-05 | 可变相位累加器电路结构的全数字锁相环及锁相控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109714046B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110988760B (zh) * | 2019-12-06 | 2024-05-28 | 天津大学 | 一种Mx型铯光泵磁力仪的数字化信号检测系统 |
| CN111030687B (zh) * | 2019-12-31 | 2023-07-18 | 南华大学 | 基于快速全加器的全数字锁相环及锁相控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414824A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环 |
| WO2009053531A1 (en) * | 2007-10-25 | 2009-04-30 | Helsinki University Of Technology | Phase accumulator for digital phase locked loop |
| CN101483439A (zh) * | 2009-01-21 | 2009-07-15 | 深圳市同洲电子股份有限公司 | 一种实现可变符号率的方法和装置 |
| JP2013058881A (ja) * | 2011-09-08 | 2013-03-28 | Japan Radio Co Ltd | Ｐｌｌ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| US7801262B2 (en) * | 2005-10-19 | 2010-09-21 | Texas Instruments Incorporated | All digital phase locked loop architecture for low power cellular applications |
-
2019
- 2019-03-05 CN CN201910163527.9A patent/CN109714046B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101414824A (zh) * | 2007-10-16 | 2009-04-22 | 联发科技股份有限公司 | 全数字锁相环 |
| WO2009053531A1 (en) * | 2007-10-25 | 2009-04-30 | Helsinki University Of Technology | Phase accumulator for digital phase locked loop |
| CN101483439A (zh) * | 2009-01-21 | 2009-07-15 | 深圳市同洲电子股份有限公司 | 一种实现可变符号率的方法和装置 |
| JP2013058881A (ja) * | 2011-09-08 | 2013-03-28 | Japan Radio Co Ltd | Ｐｌｌ回路 |
Non-Patent Citations (2)
| Title |
|---|
| A High-Speed Variable Phase Accumulator for an ADPLL Architecture;Liangge Xu;2008 IEEE International Symposium on Circuits and Systems (ISCAS);全文 * |
| 用于锁相接收机的数字锁相环变带宽仿真研究;寇玉民;Engineering Design;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109714046A (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8559582B2 (en) | Techniques for varying a periodic signal based on changes in a data rate | |
| CN103684438B (zh) | 延迟锁相环 | |
| US10291241B2 (en) | Referenceless clock and data recovery circuits | |
| CN109714046B (zh) | 可变相位累加器电路结构的全数字锁相环及锁相控制方法 | |
| CN103427798B (zh) | 一种多相位时钟产生电路 | |
| US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
| US8922264B1 (en) | Methods and apparatus for clock tree phase alignment | |
| WO2007019339A2 (en) | Clock-and-data-recovery system | |
| Cheng et al. | A difference detector PFD for low jitter PLL | |
| CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| CN115694477B (zh) | 一种基于小范围死区产生模块架构的亚采样锁相环 | |
| CN210093196U (zh) | 可变相位累加器电路结构的全数字锁相环 | |
| CN2884690Y (zh) | 时钟同步倍频电路 | |
| CN115796094A (zh) | 一种二阶串行多数投票器电路 | |
| TW200539562A (en) | High frequency binary phase detector | |
| US11626865B1 (en) | Low-power high-speed CMOS clock generation circuit | |
| US8269533B2 (en) | Digital phase-locked loop | |
| CN110166045B (zh) | 一种提取信号变化沿的快照电路 | |
| CN213152037U (zh) | 一种高速低抖动数据同步鉴相器 | |
| CN1983815B (zh) | 一种延时锁定环电路 | |
| CN109976964B (zh) | 一种异步通讯的数据发送方法及电路 | |
| CN104378107B (zh) | 一种改善锁相调频电路宽带调制平坦度的数字处理装置 | |
| CN111030687B (zh) | 基于快速全加器的全数字锁相环及锁相控制方法 | |
| Xia et al. | A 10-GHz low-power serial digital majority voter based on moving accumulative sign filter in a PS-/PI-based CDR | |
| Huang et al. | A novel start-controlled phase/frequency detector for multiphase-output delay-locked loops |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |