CN109713062A - 一种硅雪崩光电探测芯片及其制备方法 - Google Patents

一种硅雪崩光电探测芯片及其制备方法 Download PDF

Info

Publication number
CN109713062A
CN109713062A CN201811581513.0A CN201811581513A CN109713062A CN 109713062 A CN109713062 A CN 109713062A CN 201811581513 A CN201811581513 A CN 201811581513A CN 109713062 A CN109713062 A CN 109713062A
Authority
CN
China
Prior art keywords
protection ring
type
silicon
outside
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811581513.0A
Other languages
English (en)
Other versions
CN109713062B (zh
Inventor
汪学方
许剑锋
杨玉怀
张贻政
陆栩杰
任振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201811581513.0A priority Critical patent/CN109713062B/zh
Publication of CN109713062A publication Critical patent/CN109713062A/zh
Application granted granted Critical
Publication of CN109713062B publication Critical patent/CN109713062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种硅雪崩光电探测芯片及其制备方法，属于光电探测领域。该方法包括下列步骤：(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；(b)在深N阱上表面进行N型掺杂或外延，形成N阱；(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。

Description

一种硅雪崩光电探测芯片及其制备方法
技术领域
本发明属于光电探测领域，更具体地，涉及一种硅雪崩光电探测芯片及其制备方法。
背景技术
硅雪崩光电探测芯片是一种在激光通信中使用的光敏元件。其基本工作原理为：在以硅为材料制成的光电二极管的P-N结上加上反向偏压后，射入的光被P-N结吸收后会形成光电流，加大反向偏压会产生“雪崩”(即光电流成倍地激增)的现象，能够利用载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度。
硅雪崩光电探测芯片可应用在PET、激光探测、安全检测、高能物理弱光分析等众多领域，但传统硅雪崩光电探测芯片结构简单，存在有隧道电流倍增的过程，这将产生较大的散粒噪音，相互串扰。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种一种硅雪崩光电探测芯片及其制备方法，其目的在于，在硅雪崩光电探测芯片中设置浅槽进行隔离，防止相互串扰并设置P型保护环防止侧边击穿，从而提升工作稳定性及寿命。
为实现上述目的，按照本发明，提供了一种硅雪崩光电探测芯片的制备方法，包括如下步骤：
(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；
(b)在深N阱上表面进行N型掺杂或外延，形成N阱；
(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。
进一步地，绝缘介质为二氧化硅或氮化硅。
进一步地，步骤(a)中，掺杂浓度为1×1016/cm3～1×1018/cm3。
进一步地，步骤(b)中掺杂浓度为1×1017/cm3～8×1018/cm3。
进一步地，步骤(c)中掺杂浓度为1×1017/cm3～8×1018/cm3。
进一步地，步骤(d)中浅槽深度为0.1μm～10μm。
进一步地，步骤(e)中掺杂浓度为9×1018/cm3～1×1022/cm3。
进一步地，步骤(f)中掺杂浓度为9×1018/cm3～1×1022/cm3。
为了实现上述发明目的，本发明还提供了根据上述任意一种制备方法制备的硅雪崩光电探测芯片。
总体而言，本发明所构思的以上技术方案与现有技术相比，够取得下列有益效果：
1、本发明通过在保护环与外侧N型硅之间，以及外侧N型硅的表面外侧设置浅槽进行隔离，能够防止相互串扰；
2、本发明通过采用掺杂浓度低于P端的P型掺杂去构建保护环，能够防止侧边击穿。
附图说明
图1是本发明优选实施例的硅雪崩光电探测芯片制备方法；
图2是按照本发明的优选实施例所构建的硅雪崩光电探测芯片的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，本发明优选实施例的一种硅雪崩光电探测芯片的制备方法包括下列步骤：
(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；
(b)在深N阱上表面进行N型掺杂或外延，形成N阱；
(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。
制备的硅雪崩光电探测芯片结构如图2所示。本发明通过采用浅槽进行隔离，防止相互串扰，采用P保护环防止侧边击穿。
下面将结合具体的实施例对本发明进行进一步的说明。
实例一
(a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是1×1017/cm3；
(b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是2×1018/cm3；
(c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是3×1018/cm3；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用二氧化硅填充浅槽，浅槽深度为0.1μm；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是2×1019/cm3；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是2×1019/cm3。
实例二
(a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是5×1016/cm3；
(b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是2×1017/cm3；
(c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是9×1017/cm3；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为1μm；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是5×1019/cm3；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是5×1019/cm3。
实例三
(a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是5×1017/cm3；
(b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是9×1017/cm3；
(c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是5×1018/cm3；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为3μm；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是9×1020/cm3；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是9×1020/cm3。
实例四
(a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是6×1017/cm3；
(b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是7×1018/cm3；
(c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是9×1017/cm3；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为7μm；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是1×1021/cm3；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是1×1021/cm3。
实例五
(a)在P型硅表面进行N型掺杂或外延，形成深N阱，掺杂浓度是9×1017/cm3；
(b)在深N阱上进行N型掺杂或外延，形成N阱，掺杂浓度是8×1018/cm3；
(c)在N阱上局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅，掺杂浓度是8×1018/cm3；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用氮化硅填充浅槽，浅槽深度为10μm；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型重掺杂形成二极管的P端，从而形成欧姆接触，掺杂浓度是9×1021/cm3；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，从而形成欧姆接触，掺杂浓度是9×1021/cm3。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种硅雪崩光电探测芯片的制备方法，其特征在于，包括如下步骤：
(a)对P型硅上表面进行N型掺杂或外延，形成深N阱；
(b)在深N阱上表面进行N型掺杂或外延，形成N阱；
(c)在N阱上表面局部进行P型掺杂形成保护环，将N阱分为位于保护环内外两侧的N型硅；
(d)对保护环外侧的N型硅表面外侧，以及保护环与保护环外侧的N型硅交界处表面，分别进行刻蚀形成浅槽，并用绝缘介质填充浅槽；
(e)对保护环以及保护环内侧的N型硅的上表面均进行P型掺杂形成二极管的P端；保护环掺杂浓度低于P端掺杂浓度；
(f)对保护环外侧的N型硅上表面进行N型掺杂形成二极管的N端，P端和N端被步骤(d)的浅槽隔离。
2.如权利要求1所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，绝缘介质为二氧化硅或氮化硅。
3.如权利要求1或2所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(a)中，掺杂浓度为1×1016/cm3～1×1018/cm3。
4.如权利要求1～3任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(b)中掺杂浓度为1×1017/cm3～8×1018/cm3。
5.如权利要求1～4任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(c)中掺杂浓度为1×1017/cm3～8×1018/cm3。
6.如权利要求1～5任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(d)中浅槽深度为0.1μm～10μm。
7.如权利要求1～6任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(e)中掺杂浓度为9×1018/cm3～1×1022/cm3。
8.如权利要求1～7任意一项所述的一种硅雪崩光电探测芯片的制备方法，其特征在于，步骤(f)中掺杂浓度为9×1018/cm3～1×1022/cm3。
9.根据权利要求1～8任意一项所述的制备方法制备的硅雪崩光电探测芯片。
CN201811581513.0A 2018-12-24 2018-12-24 一种硅雪崩光电探测芯片及其制备方法 Active CN109713062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811581513.0A CN109713062B (zh) 2018-12-24 2018-12-24 一种硅雪崩光电探测芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811581513.0A CN109713062B (zh) 2018-12-24 2018-12-24 一种硅雪崩光电探测芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN109713062A true CN109713062A (zh) 2019-05-03
CN109713062B CN109713062B (zh) 2020-12-18

Family

ID=66257370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811581513.0A Active CN109713062B (zh) 2018-12-24 2018-12-24 一种硅雪崩光电探测芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN109713062B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759650B2 (en) * 2006-04-25 2010-07-20 Koninklijke Philips Electronics N.V. Implementation of avalanche photo diodes in (Bi)CMOS processes
US7898001B2 (en) * 2008-12-03 2011-03-01 Stmicroelectronics (Research & Development) Limited Single photon detector and associated methods for making the same
CN103887362A (zh) * 2014-03-28 2014-06-25 重庆邮电大学 一种带有深n阱的np型cmos雪崩光电二极管
CN105185796A (zh) * 2015-09-30 2015-12-23 南京邮电大学 一种高探测效率的单光子雪崩二极管探测器阵列单元
CN106449770A (zh) * 2016-12-07 2017-02-22 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106847960A (zh) * 2017-01-23 2017-06-13 重庆邮电大学 一种基于深n阱结构的单光子雪崩二极管及其制作工艺
CN108231946A (zh) * 2017-12-21 2018-06-29 上海集成电路研发中心有限公司 一种单光子雪崩二极管探测器结构及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759650B2 (en) * 2006-04-25 2010-07-20 Koninklijke Philips Electronics N.V. Implementation of avalanche photo diodes in (Bi)CMOS processes
CN104538459A (zh) * 2006-04-25 2015-04-22 皇家飞利浦电子股份有限公司 采用(bi) cmos工艺的雪崩光电二极管的实现
US7898001B2 (en) * 2008-12-03 2011-03-01 Stmicroelectronics (Research & Development) Limited Single photon detector and associated methods for making the same
CN103887362A (zh) * 2014-03-28 2014-06-25 重庆邮电大学 一种带有深n阱的np型cmos雪崩光电二极管
CN105185796A (zh) * 2015-09-30 2015-12-23 南京邮电大学 一种高探测效率的单光子雪崩二极管探测器阵列单元
CN106449770A (zh) * 2016-12-07 2017-02-22 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106847960A (zh) * 2017-01-23 2017-06-13 重庆邮电大学 一种基于深n阱结构的单光子雪崩二极管及其制作工艺
CN108231946A (zh) * 2017-12-21 2018-06-29 上海集成电路研发中心有限公司 一种单光子雪崩二极管探测器结构及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XU, HS 等: "Design and characterization of a p plus /n-well SPAD array in 150nm CMOS process", 《OPTICS EXPRESS》 *

Also Published As

Publication number Publication date
CN109713062B (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN103887362B (zh) 一种带有深n阱的np型cmos雪崩光电二极管
CN106531837B (zh) 双结单光子雪崩二极管及其制作方法
CN103872168B (zh) 用于硅基光电集成电路芯片中的光电探测器及制备方法
CN106531822B (zh) 一种光电探测器
CN107946389A (zh) 一种针对长波段微弱光的cmos单光子雪崩二极管
CN105810775A (zh) 一种基于cmos图像传感器工艺的np型单光子雪崩二极管
CN113314638B (zh) 近红外单光子雪崩二极管探测器及制作方法
CN108231946B (zh) 一种单光子雪崩二极管探测器结构及其制造方法
CN108231947A (zh) 一种单光子雪崩二极管探测器结构及其制造方法
CN108511467A (zh) 一种近红外宽光谱的cmos单光子雪崩二极管探测器及其制作方法
CN203218303U (zh) 光电探测器和辐射探测器
CN108666382B (zh) Soi基lsambm雪崩光电二极管及其制备方法
CN114914325B (zh) 一种多结的近红外单光子雪崩二极管及制备方法
CN105957908A (zh) 倍增区控制的雪崩光电二极管及其制造方法
CN106601859A (zh) 量子点宽谱单光子探测器及其探测方法
CN106356419A (zh) 一种含埋氧层结构的光电探测器
CN103904152B (zh) 光电探测器及其制造方法和辐射探测器
CN105097964B (zh) 一种有源区高斯掺杂型pπn紫外探测器
CN106252456B (zh) 一种高灵敏度光敏三极管及其制造方法
US9768340B2 (en) Photodiode with a dark current suppression junction
CN110660878B (zh) 一种平面碲镉汞雪崩二极管探测器及其制备方法
CN109713062A (zh) 一种硅雪崩光电探测芯片及其制备方法
CN109686805B (zh) 硅基高速高响应pin光电探测器及其制作方法
CN107240616B (zh) 具有本征层结构的InGaAs/InP光敏晶体管红外探测器
Afzal et al. A Proposed OEIC Circuit with Two Metal Layer Silicon Waveguide and Low Power Photonic Receiver Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant