CN109712979A

CN109712979A - 一种非挥发存储器及其制作方法

Info

Publication number: CN109712979A
Application number: CN201711008864.8A
Authority: CN
Inventors: 陈勇; 刘建朋
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-10-25
Filing date: 2017-10-25
Publication date: 2019-05-03

Abstract

本发明提供一种非挥发存储器及其制作方法，包括:半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧的半导体衬底中形成有源极区和漏极区；所述漏极区包括第一掺杂类型轻掺杂区，以及位于所述第一轻掺杂区内的第一掺杂类型重掺杂区和第二掺杂类型掺杂区。本发明提供的非挥发存储器利用PN反向偏置电压产生带与带之间的隧穿来产生热载流子，以实现存储功能，从而缩小了器件的尺寸，所述非挥发存储器具有低功耗、高编程效率等优势，提高了器件的性能。

Description

一种非挥发存储器及其制作方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种非挥发存储器及其制作方法。

背景技术

随着智能设备和物联网概念的提出，嵌入式设备得到迅速发展。因此也推动了嵌入式存储器的不断改进和提高。其中，非挥发(Non-Volatile)存储器由于具有断电情况下仍能保存数据的特点，成为便携式电子设备(如移动电话、数码相机、MP3播放器以及PDA等)中最主要的存储部件。

传统的基于热载流子注入浮栅的非挥发存储器的原理为：利用沟道内的载流子在漏极区和源极区之间的电场中加速，载流子在漏极区附近强电场下获得较高的能量，在空间电荷区中发生碰撞电离产生更多的热载流子，具有较高能量的载流子在栅极电场的作用下，通过隧穿层直接进入浮栅中，从而实现存储功能。因此，栅极的长度对产生热载流子具有重要作用。目前制备的基于热载流子隧穿的浮栅型非挥发存储器的尺寸较大，无法满足集成电路(IC)器件日益缩小的需求，从而限制了其发展。

因此，有必要提出一种新的非挥发存储器，以缩小器件的尺寸，提高器件的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种非挥发存储器，包括：

半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构两侧的半导体衬底中形成有源极区和漏极区；

所述漏极区包括第一掺杂类型轻掺杂区，以及位于所述第一轻掺杂区内的第一掺杂类型重掺杂区和第二掺杂类型掺杂区。

进一步，所述第一掺杂类型重掺杂区与所述第二掺杂类型掺杂区相邻设置。

进一步，所述第二掺杂类型掺杂区位于所述第一掺杂类型重掺杂区内。

进一步，所述第一掺杂类型掺杂包括N型掺杂，所述第二掺杂类型掺杂包括P型掺杂。

进一步，所述栅极结构包括由下至上依次堆叠的隧穿层、浮栅层、介电层和控制栅极层。

进一步，所述栅极结构的两侧形成有侧墙。

本发明还提供一种非挥发存储器的制作方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成栅极结构；

执行第一离子注入，以在所述栅极结构两侧的半导体衬底中形成第一掺杂类型重掺杂区；

执行第二离子注入，以至少在漏极区的半导体衬底中形成第一掺杂类型轻掺杂区，所述第一掺杂类型轻掺杂区的掺杂浓度低于所述第一掺杂类型重掺杂区的掺杂浓度，所述第一掺杂类型轻掺杂区的掺杂深度大于所述第一掺杂类型重掺杂区的掺杂深度；

在所述栅极结构的两侧形成侧墙；

执行第三离子注入，以在漏极区的所述第一掺杂类型轻掺杂区中形成第二掺杂类型掺杂区。

进一步，所述第一掺杂类型轻掺杂区与所述第二掺杂类型掺杂区相邻设置；

进一步，所述第二掺杂类型掺杂区位于所述第一掺杂类型轻掺杂区内。

进一步，所述第二离子注入采用LDD离子注入。

进一步，所述栅极结构包括由下至上依次形成的隧穿层、浮栅层、介电层和控制栅极层。

根据本发明提供的非挥发存储器，半导体衬底的漏极区包括第一掺杂类型轻掺杂区，以及位于所述第一轻掺杂区内的第一掺杂类型重掺杂区和第二掺杂类型掺杂区，本发明提供的非挥发存储器利用PN反向偏置电压产生带与带之间的隧穿来产生热载流子，以实现存储功能，从而缩小了器件的尺寸，所述非挥发存储器具有低功耗、高编程效率等优势，提高了器件的性能。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

附图中：

图1是根据本发明示例性实施例的非挥发存储器的结构示意图。

图2是根据本发明示例性实施例的非挥发存储器的结构示意图。

图3A-3E是根据本发明示例性实施例的方法依次实施的步骤所分别获得的非挥发存储器的示意性剖面图。

图4是根据本发明另一示例性实施例的方法依次实施的步骤所获得的非挥发存储器的示意性剖面图。

图5是根据本发明示例性实施例的一种非挥发存储器的制作方法的示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第二、第三、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第二元件、部件、区、层或部分可表示为第三元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

针对现有技术的不足，本发明提供一种非挥发存储器，包括：

其中，所述第一掺杂类型重掺杂区与所述第二掺杂类型掺杂区相邻设置；所述第二掺杂类型掺杂区位于所述第一掺杂类型重掺杂区内；所述第一掺杂类型掺杂包括N型掺杂，所述第二掺杂类型掺杂包括P型掺杂；所述栅极结构包括由下至上依次堆叠的隧穿层、浮栅层、介电层和控制栅极层；所述栅极结构的两侧形成有侧墙。

下面参考图1-图5，其中图1和图2是根据本发明示例性实施例的非挥发存储器的结构示意图；图3A-3E和图4是根据本发明示例性实施例的方法依次实施的步骤所获得的非挥发存储器的示意性剖面图；图5是根据本发明示例性实施例的一种非挥发存储器的制作方法的示意性流程图。

下面结合图1和图2对本发明提供的非挥发存储器的结构进行描述，包括：半导体衬底100、栅极结构101、第一掺杂类型轻掺杂区1002、第一掺杂类型重掺杂区1001以及第二掺杂类型掺杂区1003。其中：

半导体衬底100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，半导体衬底100的构成材料选用单晶硅。

在半导体衬底100中形成有隔离结构。示例性地，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将半导体衬底100分为不同的有源区，有源区中可以形成各种半导体器件，例如核心器件区和外围逻辑电路区等。作为一个实例，隔离结构选用STI结构。

在半导体衬底100中还形成有阱(well)。示例性地，所述半导体衬底选用N型衬底，在所述N型衬底中形成P阱。

所述半导体衬底100上形成有栅极结构101，所述栅极结构101包括由下至上依次堆叠的隧穿层1011、浮栅层1012、介电层1013和控制栅极层1014。

示例性地，所述隧穿层1011包括氧化物层，具体地，所述隧穿层1011为氧化硅，其厚度范围为50埃至180埃。所述浮栅层1012的材料可选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料。所述介电层1013优选ONO(氧化物/氮化物/氧化物，oxide-nitride-oxide)介电层，本领域的技术人员应当理解的是，介电层1013可以为氧化物-氮化物-氧化物总共三层ONO三明治结构，也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。所述控制栅极层1014的材料可选用多晶硅。

所述栅极结构101的两侧还形成有侧墙102。示例性地，所述侧墙材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为一个实例，所述侧墙为氧化硅、氮化硅共同组成，侧墙的厚度为5nm～100nm。

漏极区包括第一掺杂类型轻掺杂区1002，以及位于所述第一轻掺杂区1002内的第一掺杂类型重掺杂区1001和第二掺杂类型掺杂区1003。

示例性地，所述第一掺杂类型掺杂为N型掺杂，所述第二掺杂类型掺杂为P型掺杂。作为一个实例，N型掺杂离子包括As或P，P型掺杂离子包括B。

示例性地，所述第一掺杂类型轻掺杂区1002的掺杂浓度低于所述第一掺杂类型重掺杂区1001的掺杂浓度，所述第一掺杂类型轻掺杂区1002的掺杂深度大于所述第一掺杂类型重掺杂区1001的掺杂深度。

示例性地，如图1所示，具有第一掺杂类型的第二重掺杂区1001与第二掺杂类型掺杂区1003相邻设置。

示例性地，如图2所示，第二掺杂类型掺杂区1003位于所述具有第一掺杂类型的第二重掺杂区1001内。

示例性地，本发明提供的非挥发存储器的工作过程包括：

编程过程：当源极电压V_s＝0v或V_s为小的正压时，栅极电压V_G为正偏压，控制栅极CG晶体管处于反向打开状态，漏极电压V_d为负的编程脉冲电压，由于漏极的PN结处于反向偏置，当电压达到PN结的反向击穿电压时，产生很大的电流，使电子得到很高的能量隧穿至浮栅种，从而实现了编程。

读取过程：当源极电压V_s＝0v时，栅极电压V_G为正偏读取电压。如果浮栅FG处于擦除(ERS)状态时，控制栅极CG晶体管处于反向打开状态。在漏极电压V_d＝Vdd偏置下，漏极的PN结处于正向偏置，D端会有电流。如果处于编程(PGM)状态，控制栅极CG晶体管处于累积关闭状态。在漏极电压V_d＝Vdd,偏置下，虽然漏极的PN结处于正向偏置，D端没有电流。

擦除过程：当控制栅极电压V_CG＝-V_ERS，V_B＝+Vb，源极电压V_s和漏极电压V_d悬空，实现FN的擦除。

本发明提供的非挥发存储器的结构与传统的浮栅存储器的不同之处在于：在器件的漏极区增加一个重掺杂的P区和一个轻掺杂的N区。其工作原理为：利用漏极区PN反向偏置电压产生带与带之间的隧穿，在N区产生热载流子，然后热载流子在栅极的作用下隧穿到浮栅中。由于发生隧穿的载流子不是在沟道内实现能量的积累的，因此可以减小栅极的长度，从而缩小器件的尺寸，所述非挥发存储器具有低功耗、高编程效率等优势，提高了器件的性能。

本发明还提供一种非挥发存储器的制备方法，如图5所示，该制备方法的主要步骤包括：

步骤S501：提供半导体衬底，在所述半导体衬底上形成栅极结构；

步骤S502：执行第一离子注入，以在所述栅极结构两侧的半导体衬底中形成第一掺杂类型重掺杂区；

步骤S503：执行第二离子注入，以至少在漏极区的半导体衬底中形成第一掺杂类型轻掺杂区，所述第一掺杂类型轻掺杂区的掺杂浓度低于所述第一掺杂类型重掺杂区的掺杂浓度，所述第一掺杂类型轻掺杂区的掺杂深度大于所述第一掺杂类型重掺杂区的掺杂深度；

步骤S504：在所述栅极结构的两侧形成侧墙；

步骤S505：执行第三离子注入，以在漏极区的所述第一掺杂类型轻掺杂区中形成第二掺杂类型掺杂区。

下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。

首先，执行步骤S501，如图3A所示，提供半导体衬底100，在所述半导体衬底上形成栅极结构101。

示例性地，所述半导体衬底100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，半导体衬底100的构成材料选用单晶硅。

在半导体衬底100中还形成有阱(well)。示例性地，当所述半导体衬底选用N型衬底，在所述N型衬底中形成P阱。具体地，首先在所述N型衬底上形成P阱窗口，在所述P阱窗口中进行离子注入，然后执行退火步骤推进以形成P阱。

接下来，如图3A所示，在所述半导体衬底100上形成栅极结构101，包括由下至上依次形成隧穿层1011、浮栅层1012、介电层1013和控制栅极层1014。

示例性地，在半导体衬底100上形成隧穿层1011，以将后续形成的浮栅层等和半导体衬底100隔离。所述隧穿层1011包括氧化物层，作为一个实例，所述隧穿层1011为氧化硅。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化(Furnace oxide)、快速热退火氧化(RTO，Rapid thermal oxide)、原位水蒸气氧化(ISSG)等形成隧穿氧化层，所述隧穿氧化层的厚度范围为50埃至180埃。

示例性地，在所述隧穿层1011上沉积形成浮栅层1012，浮栅层1012的材料可选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料。所述浮栅层1012的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。作为一个实例，所述浮栅层1012为多晶硅层，具体地，反应气体可以包括氢气(H₂)携带的四氯化硅(SiCl₄)或三氯氢硅(SiHCl₃)、硅烷(SiH₄)和二氯氢硅(SiH₂Cl₂)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在隧穿氧化层表面上外延生长。

示例性地，在所述浮栅层1012上形成介电层1013。所述介电层1013优选ONO(氧化物/氮化物/氧化物，oxide-nitride-oxide)介电层。本领域的技术人员应当理解的是，介电层1013可以为氧化物-氮化物-氧化物总共三层ONO三明治结构，也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等绝缘结构。形成介电层1013的方法包括但不限于：低压化学气相沉积方法、化学气相沉积方法和物理气相沉积方法。

示例性地，在所述介电层1013上形成控制栅极层1014。控制栅极层1014的材料可选用多晶硅，多晶硅的形成方法可选用分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，需要说明的是，形成控制栅极层1014的方法并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明。

接下来，执行步骤S502，如图3B所示，执行第一离子注入，以在所述栅极结构101两侧的半导体衬底100中形成第一掺杂类型重掺杂区1001。

示例性地，第一掺杂类型为N型掺杂。作为一个实例，执行第一离子注入注入的离子为As或P。在本发明中，对半导体衬底的源极区和漏极区均进行离子注入，以在源极区和漏极区中形成第一掺杂类型重掺杂区1001，其中，所述第一离子注入的注入角度为0°～30°，离子注入的能量为1keV～100keV，离子注入的剂量为8E12atom/cm²～1.2E13atom/cm²，优选1E13atom/cm²，形成的所述第一掺杂类型重掺杂区1001为重掺杂的N区。

接下来，执行步骤S503，如图3C所示，执行第二离子注入，以至少在漏极区的半导体衬底100中形成第一掺杂类型轻掺杂区1002，所述第一掺杂类型轻掺杂区1002的掺杂浓度低于所述第一掺杂类型重掺杂区1001的掺杂浓度，所述第一掺杂类型轻掺杂区1002的掺杂深度大于所述第一掺杂类型重掺杂区1001的掺杂深度。

示例性地，所述第二离子注入可以采用LDD离子注入，所述第二离子注入注入的离子为As或P。作为一个实例，仅对漏极区的半导体衬底执行第二离子注入，具体地，所述第二离子注入的注入角度为0°～30°，离子注入的能量为10keV～500keV，离子注入的剂量为1E11atom/cm²～1E13atom/cm²，形成的所述第一掺杂类型轻掺杂区1002为轻掺杂的N区，其掺杂浓度低于所述第一掺杂类型重掺杂区1001，其掺杂深度大于所述第一掺杂类型重掺杂区1001。

接下来，执行步骤S504，如图3D所示，在所述栅极结构101的两侧形成侧墙102。

示例性地，首先在栅极结构101的两侧形成侧墙材料层，然后采用各向异性刻蚀工艺刻蚀所述侧墙材料层，以在栅极结构101的两侧形成侧墙102。所述侧墙材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为一个实例，所述侧墙为氧化硅、氮化硅共同组成，具体工艺为：首先在半导体衬底100上形成第二氧化硅层、第二氮化硅层以及第三氧化硅层，具体地，采用热处理工艺或者化学气相沉积工艺沉积形成所述氧化硅层和氮化硅层，所述化学气相沉积工艺的反应温度为500℃至800℃，反应时间为10分钟至10小时；然后执行蚀刻工艺形成侧墙，具体地，采用干法刻蚀或者湿法刻蚀蚀刻所述侧墙，其中干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法，湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。侧墙102可以具有不同的厚度，作为一个实例，侧墙的厚度为5nm～100nm。

接下来，如图3E所示，执行第三离子注入，以在漏极区的第一掺杂类型轻掺杂区1002中形成第二掺杂类型掺杂区1003。

示例性地，所述第二掺杂类型掺杂为P型掺杂，具体地，所述第三离子注入注入的离子为B。作为一个实例，对半导体衬底的漏极区执行第三离子注入，所述第三离子注入的注入角度为0°～15°，离子注入的能量为1keV～100keV，离子注入的剂量大于1E14atom/cm²，形成的所述第二掺杂类型掺杂区1003为重掺杂的P区。

根据本发明的方法形成的第一掺杂类型重掺杂区1001与第二掺杂类型掺杂区1003的相对位置关系包括相邻设置，如图3E所示，即，所述第一掺杂类型重掺杂区1001与第二掺杂类型掺杂区1003构成的PN结为水平结构。

需要说明的是，根据本发明的方法形成的第一掺杂类型重掺杂区1001与第二掺杂类型掺杂区1003的相对位置关系不限于上述情况，还可以包括形成的所示第二掺杂类型掺杂区1003位于所述第一掺杂类型重掺杂区1001内，如图4所示，即，所述第一掺杂类型重掺杂区1001与第二掺杂类型掺杂区1003构成的PN结为垂直结构。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种非挥发存储器，其特征在于，包括：

所述漏极区包括第一掺杂类型轻掺杂区，以及位于所述第一掺杂类型轻掺杂区内的第一掺杂类型重掺杂区和第二掺杂类型掺杂区。

2.如权利要求1所述的存储器，其特征在于，所述第一掺杂类型重掺杂区与所述第二掺杂类型掺杂区相邻设置。

3.如权利要求1所述的存储器，其特征在于，所述第二掺杂类型掺杂区位于所述第一掺杂类型重掺杂区内。

4.如权利要求1所述的存储器，其特征在于，所述第一掺杂类型包括N型掺杂，所述第二掺杂类型包括P型掺杂。

5.如权利要求1所述的存储器，其特征在于，所述栅极结构包括由下至上依次堆叠的隧穿层、浮栅层、介电层和控制栅极层。

6.如权利要求1所述的存储器，其特征在于，所述栅极结构的两侧形成有侧墙。

7.如权利要求1所述的存储器，其特征在于，所述第二掺杂类型掺杂区的掺杂浓度大于1E14atom/cm²。

8.如权利要求1所述的存储器，其特征在于，所述第一掺杂类型重掺杂区掺杂浓度为8E12atom/cm²-1.2E13atom/cm²。

9.一种非挥发存储器的制作方法，其特征在于，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成栅极结构；

在所述栅极结构的两侧形成侧墙；

10.如权利要求9所述的制作方法，其特征在于，所述第一掺杂类型轻掺杂区与所述第二掺杂类型掺杂区相邻设置。

11.如权利要求9所述的制作方法，其特征在于，所述第二掺杂类型掺杂区位于所述第一掺杂类型轻掺杂区内。

12.如权利要求9所述的制作方法，其特征在于，所述第一掺杂类型掺杂包括N型掺杂，所述第二掺杂类型掺杂包括P型掺杂。

13.如权利要求9所述的制作方法，其特征在于，所述第二离子注入采用LDD离子注入。

14.如权利要求9所述的制作方法，其特征在于，所述栅极结构包括由下至上依次形成的隧穿层、浮栅层、介电层和控制栅极层。

15.如权利要求9所述的制作方法，其特征在于，所述第二掺杂类型掺杂区的掺杂浓度大于1E14atom/cm²。

16.如权利要求9所述的制作方法，其特征在于，所述第一掺杂类型重掺杂区掺杂浓度为8E12atom/cm²-1.2E13atom/cm²。