CN109690764A - 包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备 - Google Patents

包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备 Download PDF

Info

Publication number
CN109690764A
CN109690764A CN201780048616.8A CN201780048616A CN109690764A CN 109690764 A CN109690764 A CN 109690764A CN 201780048616 A CN201780048616 A CN 201780048616A CN 109690764 A CN109690764 A CN 109690764A
Authority
CN
China
Prior art keywords
substrate
semiconductor layer
equipment
metal structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780048616.8A
Other languages
English (en)
Inventor
左丞杰
C·H·芸
D·F·伯迪
N·S·穆达卡特
M·F·维勒兹
古仕群
金钟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109690764A publication Critical patent/CN109690764A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

在特定方面中，一种设备包括衬底，衬底包括至少一个贯穿衬底通孔。金属结构被设置在衬底的表面上。该设备还包括接合到衬底的半导体层。半导体层包括至少一个互补金属氧化物半导体(CMOS)晶体管和设置在第二通孔内的金属。金属与金属结构直接接触。

Description

包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备
相关申请的交叉引用
本申请要求于2016年8月8日提交的题为“INTERPOSER DEVICE INCLUDING ATLEAST ONE TRANSISTOR AND AT LEAST ONE THROUGH-SUBSTRATE VIA”的美国专利申请No.15/231,512的优先权；前述申请的内容通过引用的方式明确地整体并入本文中。
技术领域
本公开总体上涉及包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备。
背景技术
技术的进步已经得到了更小的且更强大的计算设备。例如，各种便携式个人计算设备，包括无线电话，诸如移动和智能电话、平板电脑和膝上型计算机，是小型的、轻量级的且易于用户携带的。这些设备可以通过无线网络传送语音和数据分组。另外，许多这样的设备包含额外的功能，诸如数字静态相机、数字视频相机、数字记录器和音频文件播放器。此外，这样的设备可以处理可执行指令，包括软件应用，例如可以被用于访问互联网的网页浏览器应用。因此，这些设备可以包括重大计算和网络能力。
一些半导体设备，诸如移动设备和发送或接收射频(RF)信号的其他设备，除了包括互补金属氧化物半导体(CMOS)晶体管之外，还包括RF电路(例如，发送器、接收器、低噪声放大器、功率放大器、等等)。在一些实施方式中，由功率放大器(或其他RF设备)使用的CMOS晶体管被定位为邻近或靠近半导体管芯上的功率放大器(或其他RF设备)。半导体管芯上的这样的布置导致具有大足迹(例如，表面积)的半导体管芯(或其一部分)。半导体层可以使用芯片级过程被接合到衬底以形成插入器。芯片级过程可以包括对衬底进行切割以形成插入器设备的一部分并且将已经切割的半导体层接合到衬底以形成插入器设备。因为衬底和半导体层被独立地处理，所以通孔可以在接合之前被单独地形成在半导体层和衬底中。因为通孔已经被形成，所以通孔在接合过程之前(或期间)被对齐，并且可以导致通孔未对齐。
发明内容
在特定方面中，一种设备包括衬底，衬底包括至少一个贯穿衬底通孔。金属结构被设置在衬底的表面上。该设备还包括接合到衬底的半导体层。半导体层包括至少一个互补金属氧化物半导体(CMOS)晶体管和设置在第二通孔内的金属。金属与金属结构直接接触。
在另一特定方面中，一种方法包括将金属结构设置在衬底的表面上。金属结构的至少一部分被形成在衬底内的至少一个贯穿衬底通孔上方。该方法包括将半导体层接合到衬底。半导体层包括至少一个互补金属氧化物半导体(CMOS)晶体管。该方法包括在半导体层内形成腔。腔被形成在金属结构的至少一部分上方。该方法还包括将金属沉积在腔内以形成第二通孔。金属与金属结构直接接触。
在另一特定方面中，一种装置包括用于在结构上支撑一个或多个半导体设备层的单元。用于在结构上支撑的单元包括延伸通过用于在结构上支撑的单元的用于传导的第一单元。用于传导的第二单元被设置在用于在结构上支撑的单元的第一表面上。该装置还包括用于切换的单元。用于切换的单元被包括在被接合到用于在结构上支撑的单元的半导体层中。半导体层包括用于半导体层内的传导的第三单元。设置在用于传导的第三单元中的金属与用于传导的第二单元直接接触。
在另一特定方面中，一种设备包括插入器设备。插入器设备包括至少一个互补金属氧化物半导体(CMOS)晶体管。插入器设备还包括被配置为对射频信号进行滤波的滤波器。滤波器包括至少一个电容器和电感器。电感器包括设置在衬底的一个或多个表面上的多个金属结构和衬底内的多个贯穿衬底通孔。
本公开的其他方面、优点和特征将在审查了整个本申请之后变得明显，整个本申请包括以下章节：附图说明、具体实施方式和权利要求书。
附图说明
图1是包括插入器设备的设备的特定说明性方面的框图，插入器设备包括具有至少一个晶体管的半导体层和具有至少一个贯穿衬底通孔的衬底；
图2A-G图示了通过将半导体层接合到衬底来形成插入器设备的说明性过程的阶段；
图3是图示了形成包括具有至少一个晶体管的半导体层并且包括具有至少一个贯穿衬底通孔的衬底的插入器设备的第一说明性方法的流程图；
图4是图示了形成包括具有至少一个晶体管的半导体层并且包括具有至少一个贯穿衬底通孔的衬底的插入器设备的第二说明性方法的流程图；
图5是包括插入器设备的无线设备的框图，插入器设备包括具有至少一个晶体管的半导体层和具有至少一个贯穿衬底通孔的衬底；以及
图6是制造图1的插入器设备的制造过程的说明性方面的数据流程图。
具体实施方式
下面参考附图来描述本公开的特定方面。在本说明书中，共同的特征在附图中由共同的附图标记来指代。如本文中所使用的，各种术语仅仅用于描述特定实施方式的目的并且不旨在为限制性的。例如，单数形式的“一”、“一个”和“该”旨在还包括复数形式，除非上下文另行清楚指示。还可以理解，术语“包括(comprise)”、“包括(comprises)”、以及“包括(comprising)”可以与“包括(include)”、“包括(includes)”、以及“包括(including)”可互换地使用。额外地，将理解，术语“其中(wherein)”可以与“其中(where)”可互换地使用。如本文中所使用的，“示例性”可以指示示例、实施方式和/或方面，并且不应当被理解为限制性的或指示优先的或优选的实施方式。如本文中所使用的，用于修改诸如结构、部件、操作等等的元件的序数术语(例如，“第一”、“第二”、“第三”、等等)本身不指示元件相对于另一元件的任何优先级或顺序，而是相反仅仅将元件与(除了对序数术语的使用)具有相同命名的另一元件区分开。如本文中所使用的，术语“组”是指一个或多个元件的分组，并且术语“多个”是指多个元件。
本公开描述了包括插入器设备的设备，插入器设备包括至少一个晶体管并且包括至少一个贯穿衬底通孔。插入器设备可以被耦合在两个或更多个半导体管芯之间，并且可以提供半导体管芯与额外的功能之间的相互连接。例如，插入器设备可以被垂直地设置在两个半导体管芯之间，由此实现管芯堆叠(例如，堆叠的管芯配置)。插入器设备包括衬底，衬底包括至少一个贯穿衬底通孔。插入器设备还包括半导体层，半导体层包括至少一个晶体管。至少一个晶体管实现在插入器处的切换功能，并且至少一个贯穿衬底通孔使得耦合到插入器设备的一侧的半导体设备能够被电耦合到耦合到插入器的相反侧的半导体设备。衬底可以由各种材料中的一种或多种形成，作为非限制性示例，各种材料诸如为玻璃、硅、或层压。
半导体层可以单独地从衬底形成并且可以作为晶片级层转移过程的部分被接合到衬底。在将半导体层接合到衬底之前，至少一个金属结构(例如，一个或多个接合焊盘或金属线路)被形成在衬底的第一表面上。电介质层可以被形成在第一表面上和至少一个金属结构上，并且平面化过程可以被执行以暴露至少一个金属结构。在平面化过程完成之后，半导体层被接合到衬底(例如，衬底上的电介质层)。半导体层在不使用设置在半导体层的一部分与金属结构之间的金属“凸块”或“球”的情况下被接合到衬底。因此，与通过使用金属凸块或球接合两个层来形成的半导体结构相比，半导体层与衬底(例如，衬底上的电介质层)之间的间隙可以被减少或消除。
在半导体层被接合到电介质之后，腔可以被形成在半导体层中、在至少一个金属结构上面，并且金属可以被沉积在腔中以形成通孔。因为在半导体层与衬底之间没有凸块(或球)，所以通孔内的金属的至少一部分与至少一个金属结构(例如，接合焊盘)直接接触紧密接触。额外地，设置在接合焊盘下面的贯穿衬底通孔内的金属可以与接合焊盘直接紧密接触(例如，从接合焊盘的相反侧)。
在特定实施方式中，半导体层被直接接合到衬底上的电介质层。为了说明，半导体层可以被“按压”向电介质层(例如，没有插入器)，其引起在半导体层与电介质层的原子之间形成共价键。共价键将半导体层粘合到电介质层。在该实施方式中，电介质层和半导体层包括二氧化硅，并且共价键被形成在二氧化硅的原子之间。在备选实施方式中，粘合层被形成在电介质层上。在该实施方式中，半导体层被附接到粘合层。
在半导体层被接合到衬底(例如，到电介质层)之后，诸如通孔形成的后处理可以在半导体层和衬底上被执行。例如，通孔可以通过形成腔并将金属沉积在腔中而被形成在至少一个金属结构上面。因为半导体层在通孔形成之前被接合到衬底，所以半导体和衬底在通孔形成之前被对齐。因此，在后处理期间形成的通孔通过半导体层和衬底两者来形成。因为通孔是在接合之后通过两个层来形成的，所以通孔不具有与芯片级接合过程相关联的可能的未对齐问题。在后处理完成之后，衬底和半导体层被切割以形成插入器。
在特定实施方式中，插入器设备内的多个贯穿衬底通孔形成电感器。例如，一组接合焊盘(例如，金属结构)可以被形成在衬底的每侧上并且被耦合到多个贯穿衬底通孔，并且该组接合焊盘和多个贯穿衬底通孔可以形成电感器，诸如环形电感器。至少一个电容器(例如，金属-绝缘体-金属-电容器)可以被形成在衬底的表面上并且可以被耦合到电感器。至少一个电容器和电感器可以形成插入器内的电感-电容(LC)滤波器。一个或多个通孔可以将半导体层内的LC滤波器(例如，电感器和/或至少一个电容器)和至少一个晶体管耦合到电介质层的表面(或设置在电介质层上的绝缘层的表面)上的一个或多个接合焊盘，并且半导体管芯可以被电耦合到一个或多个接合焊盘。尽管金属凸块(或球)未被用于形成插入器设备的各层之间的连接，但是金属凸块(或球)可以用于形成插入器设备与一个或多个半导体管芯之间的连接。例如，一个或多个金属凸块(或球)可以被形成在一个或多个接合焊盘上，并且半导体管芯可以被电耦合到一个或多个凸块(或球)。半导体管芯可以包括射频(RF)电路，诸如功率放大器。
因为插入器设备是在没有将半导体层耦合到衬底上的电介质层的金属凸块(或球)的情况下被形成的，所以与具有衬底与另一层之间的金属凸块(或球)的插入器相比，半导体层与电介质层之间的间隙可以被减少或消除。减少(或消除)半导体层与电介质层之间的间隙可以减小插入器设备的尺寸并且可以改善插入器的各层之间的连接。因为半导体层和衬底是使用晶片级接合过程来接合的，所以通孔可以在将两个层接合在一起之后同时通过两个层被形成。在将两个层接合在一起之后通过两个层来形成通孔减少(或消除)与在每层中单独地形成通孔并且当将这些层接合在一起时尝试将通孔对齐的芯片级过程相关联的未对齐。额外地，因为切换功能由插入器的层(例如，半导体层)内的至少一个晶体管提供，所以否则将被包括在半导体管芯(例如，功率放大器)中的一个或多个晶体管不存在。在一些实施方式中，插入器设备包括电感器，电感器包括贯穿衬底通孔。在这些实施方式中，否则将被包括在半导体管芯中的至少一些滤波电路(例如，电感器)不存在。减少半导体管芯中存在的晶体管、电感器、或两者的数量减小了半导体管芯的足迹(例如表面积)。因此，本发明的插入器设备通过将至少一些切换功能和滤波卸载到插入器来实现包括RF电路的半导体管芯的尺寸的减小。额外地，插入器设备(例如，通过形成包括多个设备或半导体管芯之间的插入器的堆叠的设备)实现多个设备的三维(3-D)集成。
参考图1，包括插入器设备的设备的特定说明性方面的框图被示出并且总体上指代为100，插入器设备包括具有至少一个晶体管的半导体层和具有至少一个贯穿衬底通孔的衬底。设备100包括衬底102、电介质层104、半导体层106、可选的绝缘层108、以及半导体设备112(例如，半导体管芯)。衬底102、电介质层104、半导体层106、以及绝缘层108可以被称为插入器设备110。插入器设备110可以便于两个或更多个设备的连接。例如，插入器设备110可以被耦合到第一设备和第二设备并且可以实现第一设备与第二设备之间的连接。作为一个示例，如图1中图示的并且本文中进一步描述的，半导体设备112可以(例如，经由至少一个接合焊盘)被电耦合到插入器设备110。两个或更多个设备可以包括半导体管芯、电路板、集成电路、其他电气设备、或其组合。插入器设备110可以实现两个或更多个设备的三维(3D)集成。例如，插入器设备110可以被垂直地设置在两个或更多个设备之间。以这种方式，多个设备可以被堆叠，与将多个设备水平地设置为彼此相邻相比，其减少由多个设备占据的表面积。
插入器设备110包括衬底102。衬底102具有第一表面140和在衬底102的与第一表面140相反的侧上的第二表面142。衬底102包括从衬底的第一表面140延伸到衬底的第二表面142的至少一个贯穿衬底通孔。如图1所示，衬底102可以包括第一贯穿衬底通孔113、第二贯穿衬底通孔114、第三贯穿衬底通孔115、以及其他贯穿衬底通孔。尽管在图1中被图示为包括六个贯穿衬底通孔，但是在其他实施方式中，衬底102可以包括多于六个或少于六个贯穿衬底通孔。衬底102可以由一种或多种材料形成。在特定实施方式中，衬底102包括玻璃衬底，并且贯穿衬底通孔113-115包括至少一个贯穿玻璃通孔(TGV)。在另一特定实施方式中，衬底102包括硅衬底，并且贯穿衬底通孔113-115包括至少一个贯穿硅通孔(TSV)。在另一特定实施方式中，衬底102包括层压衬底，并且贯穿衬底通孔113-115包括至少一个贯穿层压通孔。在其他实施方式中，衬底102可以由其他材料形成。
至少一个金属结构可以被设置在衬底102的第一表面140上。至少一个金属结构可以包括接合焊盘、金属线、或另一金属结构。例如，第一金属结构126(例如，第一接合焊盘)和第二金属结构127(例如，第二接合焊盘)可以被设置在衬底102的第一表面140上。尽管在图1中的衬底102的第一表面140上设置了四个金属结构，但是在其他实施方式中，多于四个或少于四个金属结构可以被设置在衬底102的第一表面140上。额外地，一个或多个金属结构(例如，接合焊盘、金属线路、等等)可以被设置在衬底102的第二表面142上。例如，第三金属结构128(例如，第三接合焊盘)和第四金属结构129(例如，第四接合焊盘)。
在图1中图示的取向中，设置在第一表面140上的每个金属结构的至少一部分可以被设置至少一个贯穿衬底通孔上方。例如，第一金属结构126的至少一部分可以被设置在第一贯穿衬底通孔113上方，并且第二金属结构127的至少一部分可以被设置在第二贯穿衬底通孔114和第三贯穿衬底通孔115上方。在图1中示图示的取向中，设置在第二表面142上的每个金属结构的至少一部分可以被设置在至少一个贯穿衬底通孔下面(例如，下方)。例如，第三金属结构128的至少一部分可以被设置在第一贯穿衬底通孔113和第二贯穿衬底通孔114下面，并且第四金属结构129的至少一部分可以被设置在第三贯穿衬底通孔115下面。金属结构126-129和贯穿衬底通孔113-115的相对定位取决于衬底102的取向。
多个金属结构可以通过贯穿衬底通孔被电耦合在一起。例如，第一金属结构126可以通过第一贯穿衬底通孔113耦合到第三金属结构128，第三金属结构128可以通过第二贯穿衬底通孔114耦合到第二金属结构127，并且第二金属结构127可以通过第三贯穿衬底通孔115耦合到第四金属结构129。设置在贯穿衬底通孔中的每个贯穿衬底通孔内的金属可以直接紧密接触。例如，例如，设置在第一贯穿衬底通孔113内的金属可以与第一金属结构126和第三金属结构128直接接触，设置在第二贯穿衬底通孔114内的金属可以与第二金属结构127和第三金属结构128直接接触，并且设置在第三贯穿衬底通孔115内的金属可以与第二金属结构127和第四金属结构129直接接触。如本文中所使用的，如果两个部件彼此接触并且不存在插入器或其他部件(除了空气)，则这两个部件是“直接紧密接触”的。如本文中所使用的，如果在两个部件之间存在连接，尽管可以存在插入器或部件，这两个部件被“耦合”在一起。
衬底102可以包括电介质层104。电介质层104可以被设置在衬底102的第一表面140上。在特定实施方式中，电介质层104包括第一氧化物。作为说明性非限制性示例，电介质层104可以包括二氧化硅。在其他实施方式中，电介质层104可以包括其他材料。电介质层104的部分可以被定位在设置在第一表面140上的金属结构之间。例如，如图1中所图示的电介质层的部分可以被定位在第一金属结构126与第二金属结构127之间。电介质层104可以被配置为将设置在第一表面140上的金属结构(诸如第一金属结构126和第二金属结构127)电隔离。为了形成电介质层104，电介质材料可以被沉积在衬底102的第一表面104上和金属结构上，并且平面化过程可以被执行以暴露金属结构的表面，如参考图2A-G进一步描述的。由于平面化过程，电介质层104的厚度可以与金属结构126、127的厚度相同(或基本上相等)。如本文中所使用的，基本上相等是指相等或在公差内的测量结果，公差诸如为设计公差、制造或装配公差、或测量公差。
插入器设备110包括接合到衬底102(例如，衬底102上的电介质层104)的半导体层106。半导体层106包括至少一个互补金属氧化物半导体(CMOS)晶体管。例如，半导体层106可以包括说明性晶体管116。如图1所示，半导体层106可以包括多个晶体管。在其他实施方式中，半导体层106可以包括单个晶体管或多于两个晶体管。尽管本文中被描述为CMOS晶体管，但是在其他实施方式中，半导体层106可以包括至少一个开关而非至少一个CMOS晶体管。例如，半导体层可以包括至少一个场效应晶体管、至少一个双极结型晶体管(BJT)、或被配置为基于输入来选择性地输出至少两个输出中的一个输出(例如，基于输入来执行在至少两个输出之间切换的功能)的另一部件。以这种方式，半导体层106可以被配置为实现切换功能(例如，由于至少一个CMOS晶体管或其他开关)。
半导体层106被接合到衬底102(例如，衬底102上的电介质层104)。在特定实施方式中，半导体层106的第一表面144的至少一部分与一个或多个电介质部分(例如，电介质层104的部分)直接接触。在该实施方式中，半导体层106包括第二氧化物。作为说明性非限制性示例，半导体层106可以包括二氧化硅。当半导体层106在接合过程期间被按压向电介质层104时，如参考图2A-G进一步描述的，可以在电介质层(例如，第一氧化物)的原子与半导体层(例如，第二氧化物)的原子之间形成共价键。共价键可以将半导体层106粘合到电介质层104，由此将半导体层106接合到衬底102。在另一特定实施方式中，粘合层(未示出)可以被设置在衬底102(例如，电介质层104)与半导体层106之间。粘合层可以包括胶水或另一粘合剂并且可以被配置为将半导体层106粘合到电介质层104。在其他实施方式中，半导体层106可以使用其他技术被接合到衬底102，其他技术诸如为金属到金属接合或其他接合技术。半导体层106可以在晶体管116(例如，第一CMOS晶体管)的源极触点130被定位在源极/漏极区域132与衬底102之间的取向上被接合到衬底102。与包括晶体管的层的传统取向相比，半导体层106的这样的取向可以被称为倒置。
在一些实施方式中，插入器设备110包括绝缘层108。绝缘层可以被设置在半导体层106的第二表面146上。绝缘层108可以包括隐埋氧化物(BOx)层。绝缘层108可以被配置为将半导体层106的部件(诸如晶体管或其他金属结构)与其他部件电绝缘。绝缘层108是可选的并且可以在至少一些实施方式中不存在。
插入器设备110可以包括延伸通过半导体层106的至少一部分、绝缘层108的至少一部分(如果绝缘层108存在的话)、或两者的一个或多个通孔。例如，插入器设备可以包括第二通孔122和第一通孔120。如图1所示，第二通孔122可以延伸通过绝缘层108的整体和半导体层106的整体，并且第一通孔120可以延伸通过绝缘层108的整体和半导体层106的一部分。在图1中图示的取向中，至少一个通孔可以被定位在衬底102的第一表面140上的金属结构上面(或上方)。例如，第二通孔122可以被定位在第一金属结构126上面。在一些实施方式中，至少一个通孔可以被定位在半导体层106内的晶体管上面(或上方)。在图1中图示的取向中，第一通孔120可以被定位在晶体管116上面。
因为半导体层106被直接接合到衬底102上的电介质层104，所以不使用金属凸块(或球)将半导体层106的部件接合到衬底102的部件，诸如金属结构126和127。因为不使用金属凸块(例如，凸块附接)来接合层，所以与通过使用金属凸块(或球)接合层而形成的半导体设备相比，半导体层106与电介质层104(例如，衬底102)之间的间隙可以被减小或消除。额外地，设置在半导体层106内的通孔中的金属可以与设置在衬底102的第一表面140上的金属结构直接紧密接触。例如，设置在第二通孔122内的金属可以与第一金属结构126(例如，第一接合焊盘)直接接触。减小(或消除)半导体层106与电介质层104之间的间隙以及使通孔中的金属与金属结构(例如，接合焊盘)直接接触可以减小插入器设备110的尺寸(例如，高度或厚度)并且可以改善半导体层106与衬底102的部件之间的电连接。
插入器设备110可以包括设置在半导体层106(或在绝缘层108存在的情况下绝缘层108)上的至少一个接合焊盘。例如，至少一个接合焊盘可以包括设置在绝缘层108上的接合焊盘124。如图1所示，绝缘层108可以被设置在半导体层106与至少一个接合焊盘(例如，接合焊盘124)之间。在其他实施方式中，绝缘层108不存在，并且接合焊盘124被设置在半导体层106上。半导体层106可以被定位在至少一个接合焊盘与衬底102之间，并且至少一个接合焊盘可以被配置为被电耦合到设备，诸如半导体设备112。为了说明，一个或多个金属凸块(或球)可以被设置在至少一个接合焊盘上，并且半导体设备112可以使用一个或多个金属凸块(或球)被耦合到插入器设备110。金属凸块(或球)可以用于将插入器设备110耦合到半导体设备112，因为半导体设备112和插入器设备110未被直接接合(例如，使用表面到表面接合或粘合剂，如以上参考半导体层106和电介质层104所描述的)。
设置在绝缘层108(或者在绝缘层108不存在的情况下半导体层106)上的至少一个接合焊盘可以通过一个或多个通孔耦合到衬底102的部件并且耦合到半导体层106的部件。例如，接合焊盘124可以通过第二通孔122耦合到第一金属结构126，并且接合焊盘124可以通过第一通孔120耦合到晶体管116。如图1所示，第二通孔122可以从接合焊盘124通过绝缘层108和半导体层106延伸到第一金属结构126。在一些实施方式中，至少一个接合焊盘可以被电连接到衬底102的第二表面142上的金属结构(并且在第二半导体设备被耦合到衬底102的第二表面142的情况下被电连接到第二半导体设备)。为了说明，设置在第二通孔122内的金属可以与第一金属结构126的第一表面直接接触，设置在第一贯穿衬底通孔113内的第二金属可以与第一金属结构126的第二表面直接接触，并且接合焊盘124可以通过第二通孔122、第一金属结构126以及第一贯穿衬底通孔113耦合到第三金属结构128。在在特定实施方式中，金属结构(例如，第一金属结构126)可以通过第一通孔(例如，第一贯穿衬底通孔113)耦合到第一接合焊盘(例如，接合焊盘124)，第一接合焊盘可以通过第二通孔(例如，第二通孔122)耦合到金属结构，并且第二接合焊盘可以通过第三通孔(例如，第一通孔120)耦合到至少一个CMOS晶体管。
在特定实施方式中，插入器设备110可以包括电感器。例如，电感器可以包括设置在衬底102上的一个或多个金属结构和衬底102内的多个贯穿衬底通孔。在特定实施方式中，电感器包括金属结构126-129和贯穿衬底通孔113-115。电感器可以包括环形电感器或另一类型的电感器。插入器设备110还可以包括设置在衬底102的表面上并且被耦合到电感器的一个或多个电容器。例如，插入器设备110可以包括设置在衬底102的第一表面140上的电感器118。一个或多个电容器可以包括金属-绝缘体-金属(MIM)电容器或其他类型的电容器。
滤波器(例如，电感-电容(LC)滤波器)可以包括电感器(例如，金属结构126-129和贯穿衬底通孔113-115)和电容器118。滤波器可以被配置为对来自半导体设备112的信号进行滤波。在特定实施方式中，半导体设备112包括射频(RF)电路或一个或多个RF设备，诸如功率放大器。插入器设备110内的滤波器可以被配置为在由半导体设备112中的功率放大器放大之前(或之后)对RF信号进行滤波。在其他实施方式中，半导体设备112可以包括低噪声放大器，并且插入器设备110内的滤波器可以被配置为在由半导体设备112中的低噪声放大器放大之前(或之后)对RF信号进行滤波。在特定实施方式中，设备100(例如，半导体设备112和插入器设备110)可以被包括在发送器中、接收器中、或收发器中。发送器、接收器或收发器可以被包括在移动设备中，移动设备诸如为移动电话、便携式计算设备、膝上型计算机、平板计算机、计算机化的手表、全球定位系统、娱乐系统、车辆(或车辆的部件)、或另一设备。额外地或备选地，发送器、接收器或收发器可以被包括在移动通信系统的基站中。
在特定实施方式中，插入器设备110包括至少一个CMOS晶体管和被配置为对射频信号进行滤波的滤波器。至少一个CMOS晶体管可以包括晶体管116。滤波器包括至少一个电容器和电感器。为了说明，至少一个电容器可以包括电容器118，并且电感器可以包括由设置在衬底102的一个或多个表面上的多个金属结构(例如，金属结构126-129)和衬底102内的多个贯穿衬底通孔(例如，贯穿衬底通孔113-115)形成的电感器。插入器设备110还可以包括设置在插入器设备110的表面上的接合焊盘(例如，接合焊盘124)。接合焊盘124可以通过插入器设备110内的通孔(例如，第二通孔122)耦合到滤波器，并且设置在通孔内的金属可以与多个金属结构中的至少一个金属结构(例如，第一金属结构126)直接接触。
在操作期间，半导体设备112可以接收RF信号作为发送器的部分。例如，RF信号可以从基带处理器或发送链的另一部件(其可以被定位在与半导体设备112不同的半导体管芯上)接收。RF信号可以经由接合焊盘124被提供给插入器设备110，并且RF信号可以通过第二通孔122被提供给滤波器(例如，电容器118和由金属结构126-129和贯穿衬底通孔113-115形成的电感器)。插入器设备110内的滤波器可以对RF信号进行滤波，并且经滤波的RF信号可以通过另一通孔(未图示)被提供回给半导体设备112。额外地或备选地，一个或多个输入可以使用第一通孔120被提供给晶体管116。晶体管116可以基于输入信号来选择性地提供多个输出信号中的一个输出信号，并且所选择的输出信号可以通过另一通孔(未图示)被提供回给半导体设备112。因此，滤波(例如，使用插入器设备110内的滤波器)和切换功能(例如，使用半导体层106内的至少一个CMOS电容器)可以从半导体设备112被卸载到插入器设备110。
因为插入器设备110是在没有将半导体层106耦合到衬底102上的电介质层104的金属凸块(或球)的情况下被形成的，所以与具有衬底与另一层之间的金属凸块(或球)的插入器相比，半导体层106与电介质层104之间的间隙可以被减少或消除。减少(或消除)半导体层106与电介质层104之间的间隙可以减小插入器设备110的尺寸(例如，厚度)并且可以改善插入器设备110的各层之间的连接。因为半导体层106和衬底102(例如，电介质层104)是使用晶片级接合过程来接合的，所以通孔可以在将两个层接合在一起之后同时通过两个层被形成。在将两个层接合在一起之后通过两个层来形成通孔减少(或消除)与在每层中单独地形成通孔并且当将这些层接合在一起时尝试将通孔对齐的芯片级过程相关联的未对齐。额外地，因为切换功能由插入器设备110的层(例如，半导体层106)内的至少一个CMOS晶体管提供，所以否则将被包括在半导体设备112中的一个或多个晶体管不存在。在一些实施方式中，插入器设备110包括电感器，电感器包括贯穿衬底通孔113-115。在这些实施方式中，否则将被包括在半导体设备112中的至少一些滤波电路(例如，电感器和(一个或多个)电容器)不存在于半导体设备112中。减少半导体设备112中存在的晶体管、电感器、或两者的数量减小了半导体设备112的足迹(例如表面积)。因此，插入器设备110通过将至少一些切换功能和滤波卸载到插入器设备110来实现半导体设备112的尺寸的减小。额外地，插入器设备110(例如，通过形成包括设置在多个设备或半导体管芯之间或半导体设备与封装之间的插入器设备110的堆叠的设备)实现多个设备的3-D集成。
图2A-G图示了通过将半导体层接合到衬底来形成插入器设备的说明性过程的阶段。插入器设备包括半导体层和衬底，半导体层包括至少一个CMOS晶体管，衬底包括至少一个贯穿衬底通孔。插入器设备可以是图1的插入器设备110。在特定实施方式中，过程的步骤可以由参考图6描述的一个或多个设备启动和/或执行。
参考图2A，示出了通过将半导体层接合到衬底来形成插入器设备的说明性过程的至少一个阶段的第一说明性图示。如图2A所示，过程以衬底202开始。衬底202可以包括或对应于图1的衬底102。衬底202可以包括玻璃衬底、硅衬底、层压衬底、或另一类型的衬底。
参考图2B，示出了形成插入器设备的过程的至少一个阶段的第二说明性图示。如图2B所示，贯穿衬底通孔213-215可以被形成在衬底202内。贯穿衬底通孔213-215可以包括或对应于图1的贯穿衬底通孔113-115。贯穿衬底通孔213-215可以通过在衬底202内形成腔并且通过将金属沉积在腔内来形成。腔可以通过钻削、通过蚀刻、通过使用激光器或通过另一技术来形成以形成延伸通过衬底202的腔。在贯穿衬底通孔213-215被形成之后，一个或多个金属结构可以被形成在衬底202的第一表面240上或被附接到衬底202的第一表面240。例如，金属结构226和227可以被形成(或附接)到衬底202的第一表面240。金属结构226和227可以包括或对应于图1的金属结构126和127。作为特定的非限制性示例，金属结构226和227可以是接合焊盘。
金属结构226和227的至少一部分可以在贯穿衬底通孔113-115中的至少一个上方(例如，上面)被形成(或附接)到第一表面240。例如，第一金属结构226的至少一部分可以被形成(或附接)在第一贯穿衬底通孔213上方，第二金属结构227的至少一部分可以被形成(或附接)在第二贯穿衬底通孔214上方，并且第二金属结构227的至少一部分可以被形成(或附接)在第三贯穿衬底通孔215上方。在金属结构226和227被形成(或附接)之后，金属结构226和227可以与设置在至少一个贯穿衬底通孔中的金属直接紧密接触。例如，设置在第一贯穿衬底通孔213内的金属可以与第一金属结构226直接接触，
额外地，金属结构可以被形成(或附接)到衬底202的第二表面242(例如，衬底202的与第一表面240相反的侧上的表面)。例如，第三金属结构228的至少一部分可以被形成(或附接)在第一贯穿衬底通孔213下面(例如，下方)。第三金属结构228的至少一部分可以被形成(或附接)在第二贯穿衬底通孔214下面，并且第四金属结构229的至少一部分可以被形成(或附接)在第三贯穿衬底通孔215下面。额外地，一个或多个电容器(诸如说明性电容器218)可以被形成(或附接)到衬底202的第一表面240。电容器218可以包括或对应于图1的电容器118。
在金属结构被形成之后，电介质材料可以被沉积在金属结构和衬底的第一表面240上方以形成电介质层204。电介质层204可以包括或对应于图1的电介质层104。在特定实施方式中，电介质材料包括第一氧化物。第一氧化物可以是二氧化硅。
参考图2C，示出了形成插入器设备的过程的至少一个阶段的第三说明性图示。如图2C所示，可以在电介质层204上执行平面化过程以暴露金属结构226和227的表面。平面化过程可以去掉电介质层204的一部分以得到金属结构226和227的表面。例如，在执行了平面化过程之后，电介质层204(或其部分)的厚度基本上与金属结构226和227的厚度相等。额外地，平面化过程可以对电介质层204的表面进行抛光。例如，在平面化过程完成之后，电介质层204的暴露的表面可以是平滑的。
参考图2D，示出了形成插入器设备的过程的至少一个阶段的第四说明性图示。如图2D所示，半导体层206可以被接合到衬底202的电介质层204。将半导体层206接合到衬底202的电介质层204可以被称为将半导体层206接合到衬底202。如图2所示，半导体层206的第一表面244可以被接合到电介质层204。半导体层206可以包括至少一个CMOS晶体管，诸如说明性晶体管216。半导体层206可以包括或对应于图1的半导体层106，并且晶体管216可以包括或对应于图1的晶体管116。半导体层206可以被预先形成和预先封装，或者半导体层206(以及包括在半导体层206内的至少一个晶体管)可以与衬底202单独地被形成。半导体层206可以在源极触点230被定位在源极/漏极区域232与衬底202之间的取向上被接合到衬底202。
半导体层206可以使用晶片级接合过程被接合到衬底202。晶片级过程是指在至少一个层(例如，衬底202)仍然是晶片的部分的同时在集成电路层上执行的半导体制造或封装过程。芯片级过程是指在晶片已经被切割(例如，切片)成单独的集成电路管芯之后在集成电路层上执行的半导体制造或封装过程。
在特定实施方式中，半导体层206可以通过直接将半导体层206按压向电介质层204而被接合到衬底202。在该实施方式中，半导体层206包括第二氧化物，其可以是二氧化硅或另一氧化物。将半导体层206按压向电介质层204可以导致在将半导体层206的氧化物内的原子与电介质层204的氧化物内的原子之间形成共价键。共价键可以使半导体层206粘合到电介质层204。在一些实施方式中，层(例如，电介质层204和半导体层206)的表面可以在接合之前被激活。例如，表面可以利用等离子激活工具或其他激活工具来激活。
在另一特定实施方式中，在将半导体层206接合到衬底202之前，粘合材料可以被沉积在电介质层204上以形成粘合层(未示出)。在该实施方式中，半导体层206可以被附接到粘合层以将半导体层206接合到衬底202。在其他实施方式中，其他接合过程，诸如金属对金属接合过程，可以被使用。
因为半导体层206被直接接合到电介质层204，所以不使用金属凸块(或球)将衬底202的部件接合到半导体层206的部件。因为未使用金属凸块(或球)，所以与使用金属凸块(或球)用于两个层之间的连接的接合过程相比，半导体层与电介质层204(例如，衬底202)之间的间隙可以被减小或消除。减小(或消除)两个层之间的间隙减小插入器设备的尺寸(例如，厚度)并改善两个层内的部件之间的连接。
参考图2E，示出了形成插入器设备的过程的至少一个阶段的第五说明性图示。如图2E所示，绝缘材料可以被沉积在半导体层206上以形成绝缘层208。绝缘材料可以被沉积在半导体层206的第二表面246(例如，绝半导体层206的与接触电介质层204的第一表面244相反的侧上的表面)上。绝缘层208可以包括或对应于图1的绝缘层108。在特定实施方式中，绝缘层208可以是隐埋氧化物(BOx)层。绝缘层208是可选的并且可以在一些实施方式中不被包括。
参考图2F，示出了形成插入器设备的过程的至少一个阶段的第六说明性图示。在该阶段，插入器设备210可以被形成。插入器设备210可以包括或对应于图1的插入器设备110。插入器设备210可以包括衬底202、电介质层204、半导体层206、可选的绝缘层208、晶体管216、金属结构226-229、以及贯穿衬底通孔213-215。
在图2F中图示的过程的阶段期间，一个或多个通孔可以被形成在插入器设备210中。通孔可以延伸通过绝缘层208(或其一部分)、通过半导体层206(或其一部分)、或通过两者。作为说明性示例，第二通孔222和第一通孔220可以被形成。第二通孔222和第一通孔220可以包括或对应于图1的第二通孔122和第一通孔120。通孔可以在插入器设备210的后处理期间被形成。如图2F所示，第二通孔222可以延伸通过绝缘层208并且通过半导体层206，并且第一通孔220可以延伸通过绝缘层208并且通过半导体层206的一部分。通孔220和222可以通过在插入器设备210(例如，绝缘层208和半导体层206)内形成腔并且通过将金属沉积在腔内以形成通孔220和222来形成。腔可以通过钻削、通过蚀刻、通过使用激光器或通过另一技术来形成以形成延伸通过插入器设备210的一个或多个层的一个或多个部分的腔。通孔中的至少一个通孔可以被形成在设置在衬底202上的金属结构中的至少一个金属结构的一部分上方(或上面)。例如，第二通孔222可以被形成在第一金属结构226的一部分上方，并且设置在第二通孔222内的金属可以与第一金属结构226直接接触。
在形成了通孔之后，一个或多个接合焊盘可以被设置在插入器设备210的表面上。例如，包括接合焊盘224的一个或多个接合焊盘可以被设置(例如，形成或附接)在绝缘层208的表面(或在省略了绝缘层208的实施方式中半导体层206的表面)上。接合焊盘224可以包括或对应于图1的接合焊盘124。一个或多个接合焊盘可以被配置为被电耦合到另一设备，诸如插入器设备210外部的半导体设备或管芯。一个或多个接合焊盘可以被耦合到衬底202的一个或多个部件。例如，接合焊盘224可以通过第二通孔222耦合到第一金属结构226(例如，第二通孔222可以被定位在接合焊盘224与第一金属结构226之间，并且设置在第二通孔222内的金属可以与接合焊盘224并且与第一金属结构226直接接触)。因为第一金属结构226通过至少一个贯穿衬底通孔(例如，第一贯穿衬底通孔213)耦合到衬底202的相反侧上的金属结构，所以接合焊盘224可以提供插入器设备210的第一表面(例如，绝缘层208的表面)与插入器设备的第二表面(例如，衬底202的第二表面242)之间的连接。
在一个或多个接合焊盘被设置在绝缘层208(或在省略了绝缘层208的实施方式中半导体层206)上之后，层202、204、206和208可以被切割以形成插入器设备210。例如，层202、204、206和208可以基于设计说明被切割(例如，剪切)以形成具有目标尺寸的插入器设备210。为了说明，在切割之后，半导体层206和衬底202可以具有由于半导体层206和衬底202同时被切割并且基于相同设计说明而基本上相等的至少两个尺寸(例如，长度和宽度)。
参考图2G，示出了形成插入器设备的过程的至少一个阶段的第七说明性图示。图2G中图示的阶段可以发生在插入器设备210的形成之后。如图2G所示，半导体设备212可以被电耦合到插入器设备210。半导体设备212可以包括或对应于图1的半导体设备112。在特定实施方式中，半导体设备212包括放大器(例如，功率放大器或低噪声放大器)。半导体设备212可以使用被附接到一个或多个接合焊盘(例如，接合焊盘224)的一个或多个金属凸块(或球)被耦合到插入器设备210。额外地或备选地，插入器设备210可以被耦合到第二半导体设备250。第二半导体设备250可以包括半导体管芯或半导体封装。第二半导体设备250可以使用被附接到设置在衬底202的第二表面242上的一个或多个金属结构(例如，第三金属结构228和第四金属结构229)的一个或多个金属凸块(或球)被耦合到插入器设备210。插入器设备210可以被配置为实现半导体设备212与第二半导体设备250之间的一个或多个电连接。例如，一个或多个通孔、一个或多个金属结构以及一个或多个贯穿衬底通孔可以实现半导体设备212与第二半导体设备250之间的电连接。
因此，参考图2A-G描述的形成插入器设备的过程形成插入器设备210。该过程通过在不使用金属凸块(或球)来连接衬底202和半导体层206的部件的情况下将半导体层206接合到电介质层204来减小(或消除)半导体层206与电介质层204之间的间隙。减小(或消除)间隙减小了插入器设备210的厚度并且改善了各层之间的连接。额外地，因为插入器设备210使用晶片级过程来形成，所以在插入器设备210被切割之前层被接合，使得层的至少两个尺寸(例如，长度和宽度)是相同的。额外地，因为至少一些通孔(例如，第二通孔222和第一通孔220)在半导体层206被焊接到衬底202之后被形成，所以与单独地形成层中的通孔使得在将各层焊接在一起之前尝试将通孔对齐相比，通孔未对齐被减少(或消除)。
参考图3，形成包括具有至少一个晶体管的半导体层并且包括具有至少一个贯穿衬底通孔的衬底的插入器设备的第一说明性方法的流程图被示出并且总体上指代为300。在特定实施方式中，方法300可以由参考图6描述的一个或多个设备启动和/或执行。
方法300包括在302处在衬底上形成至少一个腔，以及在304处将第一金属沉积在至少一个腔内以形成衬底内的至少一个贯穿衬底通孔。例如，参考图2B，可以在衬底202内形成腔并且可以将金属沉积在腔内以形成第一贯穿衬底通孔。腔可以通过蚀刻、通过钻削、通过使用激光器、或者通过另一通孔形成技术来形成。金属可以是铜、合金、或被配置为传导电力的另一金属。将金属沉积在腔中可以形成第一贯穿衬底通孔213。
方法300包括在306处将金属结构设置在衬底的表面上。金属结构被设置(例如，形成或附接)在至少一个贯穿衬底通孔中的一个或多个上方(例如，上面)，并且金属结构与第一金属直接接触。例如，参考图2B，第一金属结构226可以被设置在衬底202的第一表面240上的第一贯穿衬底通孔213上方。
方法300包括在308处将电介质材料沉积在衬底的表面上和金属结构上方以形成电介质层。例如，参考图2B，电介质材料可以被沉积在衬底202的第一表面240和金属结构226和227(以及电容器218)上方以形成电介质层204。
方法300包括在310处在电介质层上执行平面化过程以暴露金属结构。例如，参考图2C，可以在电介质层204上执行平面化过程以暴露金属结构226和227的表面。在平面化过程之后，电介质层204和金属结构226和227的特定尺寸(例如，厚度)可以是基本上相同的。
方法300包括在312处将半导体层接合到衬底。半导体层可以包括至少一个CMOS晶体管。在特定实施方式中，接合包括在314处的直接接合过程。例如，参考图2D，半导体层206可以被按压向电介质层204，并且共价键可以形成在电介质层204(例如，第一氧化物)与半导体层206(例如，第二氧化物)的原子之间。共价键可以将半导体层206粘合到电介质层204。在另一特定实施方式中，接合包括在316处将粘合剂沉积在衬底的电介质层上并且将半导体层附接到粘合剂。
方法300包括在318处在半导体层中形成腔，并且在320处将第二金属沉积在腔内以形成第二通孔。腔可以被形成在该组金属中的至少一个金属结构上方，并且第二金属可以与金属结构直接接触。例如，参考图2F，可以在第一金属结构226上方形成腔并且可以将第二金属(例如铜)沉积在腔内以形成第二通孔222。第二金属可以与第一金属结构226直接接触。
方法300还包括在322处对半导体层和衬底进行切割以形成插入器设备。例如，参考图2F，半导体层206和衬底202可以被切割以形成插入器设备210。
因此，图3的方法300通过在不使用金属凸块(或球)将衬底的部件连接到半导体层的部件的情况下将半导体层接合到衬底来减小(或消除)插入器设备的半导体层与衬底(例如，衬底的电介质层)之间的间隙。减小(或消除)间隙减小了插入器设备的厚度并且改善了各层之间的连接。额外地，因为半导体层包括至少一个CMOS晶体管，所以至少一些切换功能从(耦合到插入器设备的)半导体设备被卸载到插入器设备，其使得半导体设备能够具有减小的足迹(例如，表面积)。
参考图4，形成包括具有至少一个晶体管的半导体层并且包括具有至少一个贯穿衬底通孔的衬底的插入器设备的第二说明性方法的流程图被示出并且总体上指代为400。在特定实施方式中，方法400可以包括半导体制造的方法并且可以由参考图6描述的一个或多个设备启动和/或执行。
方法400包括在402处将金属结构设置在衬底的表面上。金属结构的至少一部分被设置在衬底内的至少一个贯穿衬底通孔上方。例如，参考图2B，第一金属结构226可以被设置(例如，形成或附接)在衬底202的第一表面240上并且可以被定位在第一贯穿衬底通孔213上方。
方法400包括在404处将半导体层接合到衬底。半导体层可以包括至少一个互补金属氧化物半导体(CMOS)晶体管。例如，参考图2D，半导体层206可以通过将半导体层206接合到衬底202的电介质层204而被接合到衬底202。半导体层206包括晶体管216(例如，至少一个CMOS晶体管)。在特定实施方式中，半导体层206使用晶片级层转移过程(与芯片级层转移过程相比)被接合到衬底202。
方法400还包括在406处在半导体层内形成腔，并且在408处将金属沉积在腔内以形成第二通孔。腔可以被形成在金属结构的至少一部分上方，并且金属可以与金属结构直接接触。例如，参考图2F，可以在第一金属结构226上方形成腔并且可以将金属(例如铜)沉积在腔内以形成第二通孔222。第二通孔222内的金属可以与第一金属结构226直接接触。
在特定实施方式中，方法400包括在将半导体层接合到衬底之前，将电介质材料沉积在衬底的表面上以在金属结构上方形成电介质层并使电介质层平面化以暴露金属结构。例如，参考图2C，可以在电介质层204上执行平面化过程以暴露金属结构226和227的表面。在该实施方式中，电介质层可以包括第一氧化物，并且半导体层可以包括第二氧化物，并且半导体层可以通过在半导体层与电介质层的原子之间形成共价键的过程被接合到电介质层，如参考图2D所描述的。方法400还可以包括在设置金属结构之前，在衬底内形成至少一个腔并且将第二金属沉积在至少一个腔内以形成至少一个贯穿衬底通孔。在设置金属结构之后，金属结构可以与第二金属直接接触。例如，参考图2B，可以在衬底202内形成腔并且可以将金属沉积在腔内以形成第一贯穿衬底通孔213。将金属衬底在腔中可以形成第一贯穿衬底通孔213，并且第一金属结构226可以被设置在第一贯穿衬底通孔213上方使得设置在第一贯穿衬底通孔213内的金属与第一金属结构226直接接触。
在另一特定实施方式中，方法400包括在衬底的至少一部分上形成粘合层并且将粘合层附接到半导体层。例如，参考图2D，粘合剂可以被沉积在电介质层204上以形成粘合层(未示出)，并且粘合层可以被附接到半导体层206。
在另一特定实施方式中，方法400包括对衬底和半导体层进行切割以形成插入器设备。例如，参考图2F，半导体层206和衬底202可以被切割以形成插入器设备210。在半导体层206和衬底202被切割之后，半导体层206的两个尺寸(例如，长度和宽度)可以与衬底202的两个尺寸(例如，长度和宽度)相同。
因此，图4的方法400通过在不使用金属凸块(或球)将衬底的部件连接到半导体层的部件的情况下将半导体层接合到衬底来减小(或消除)插入器设备的半导体层与衬底(例如，衬底的电介质层)之间的间隙。减小(或消除)间隙减小了插入器设备的厚度并且改善了各层之间的连接。额外地，因为半导体层包括至少一个CMOS晶体管，所以至少一些切换功能从(耦合到插入器设备的)半导体设备被卸载到插入器设备，其使得半导体设备能够具有减小的足迹(例如，表面积)。
参考图5，设备(例如，无线通信设备)的特定说明性实施方式的框图被描绘并且总体上指代为500。在各种实施方式中，设备500可以具有比图5中图示的部件更多或更少的部件。
在特定实施方式中，设备500包括耦合到存储器532的处理器510，诸如中央处理单元(CPU)或数字信号处理器(DSP)。存储器532包括指令568(例如，可执行指令)，诸如计算机可读指令或处理器可读指令。指令568可以包括可由计算机(诸如处理器510)执行的一个或多个指令。
图5还图示了被耦合到处理器510和显示器528的显示控制器526>编码器/解码器(CODEC)534还可以被耦合到处理器510。扬声器536和麦克风538可以被耦合到CODEC 534。
图5还图示了无线接口540，诸如无线控制器，以及收发器546可以被耦合到处理器510并且被耦合到天线542，使得经由天线542、收发器546和无线接口540接收的无线数据可以被提供给处理器510。收发器546可以包括图1的插入器设备110。为了说明，收发器546可以包括包含衬底和接合到衬底的半导体层的插入器设备。衬底可以包括至少一个贯穿衬底通孔和设置在衬底的第一表面上的金属结构。半导体层可以包括至少一个CMOS晶体管和设置在通孔内的金属。金属可以与金属结构直接接触。
在一些实施方式中，处理器510、显示控制器526、存储器532、CODEC 534、插入器设备110、无线接口540、以及收发器546被包括在系统级封装或片上系统设备522中。在一些实施方式中，输入设备530和电源544被耦合到片上系统设备522。此外，在特定实施方式中，如图5所示，显示器528、输入设备530、扬声器536、麦克风538、天线542、以及电源544在片上系统设备522外部。在特定实施方式中，显示器528、输入设备530、扬声器536、麦克风538、天线542、以及电源544中的每个可以被耦合到片上系统设备522的部件，诸如接口或控制器。
设备500可以包括耳机、移动通信设备、智能电话、蜂窝电话、膝上型计算机、计算机、平板电脑、个人数字助理、显示设备、电视、游戏控制台、音乐播放器、无线电收发装置、数字视频播放器、数字视频盘(DVD)播放器、调谐器、相机、导航设备、车辆、车辆的部件、或其任何组合。
在说明性实施例中，存储器532包括或存储指令568(例如，可执行指令)，诸如计算机可读指令或处理器可读指令。例如，存储器532可以包括或对应于存储指令568的非瞬态计算机可读介质。指令568可以包括可由计算机(诸如处理器510)执行的一个或多个指令。
接合所描述的方面，一种装置包括用于在结构上支撑一个或多个半导体设备层的单元。用于在结构上支撑的单元可以包括或对应于图1的衬底102、图2A-G的衬底202、被配置为在结构上支撑一个或多个半导体设备层的一个或多个其他结构或电路、或其任何组合。用于在结构上支撑的单元可以包括延伸通过用于在结构上支撑的单元的用于传导的第一单元，并且用于传导的第二单元可以被设置在用于在结构上支撑的单元的表面上。用于传导的第一单元可以包括或对应于图1的贯穿衬底通孔113、图2B-G的贯穿衬底通孔213、被配置为传导电力并且延伸通过用于在结构上支撑的单元的一个或多个其他结构或电路、或其任何组合。用于传导的第二单元可以包括或对应于图1的第一金属结构126、图2B-G的第一金属结构226、被配置为传导电力的一个或多个其他结构或电路、或其任何组合。
该装置还包括用于切换的单元，用于切换的单元被包括在被接合到用于在结构上支撑的单元的半导体层中。用于切换的单元可以包括或对应于图1的晶体管116、图2D-G的晶体管216、被配置为实现切换功能的一个或多个其他结构或电路、或其任何组合。半导体层可以包括半导体内的用于传导的第三单元，并且设置在用于传导的第三单元中的金属可以与用于传导的第二单元直接接触。用于传导的第三单元可以包括或对应于图1的第二通孔122、图2F-G的第二通孔222、被配置为传导电力的一个或多个其他结构或电路、或其任何组合。
在特定实施方式中，该装置还包括用于使用于传导的第二单元绝缘的单元。用于绝缘的单元可以包括或对应于图1的电介质层104、图2B-2G的电介质层204、被配置为使用于传导的第二单元绝缘的一个或多个其他结构或电路、或其任何组合。用于绝缘的单元可以被设置在用于在结构上支撑的单元的表面的至少一部分上。用于绝缘的单元可以具有基本上与用于传导的第二单元相同的厚度。在另一特定实施方式中，该装置还包括用于将半导体层粘合到用于绝缘的单元的单元。用于粘合的单元可以包括或对应于粘合层、被配置为将半导体层粘合到用于绝缘的单元的一个或多个其他结构或其他电路、或其任何组合。
所公开的方面中的一个或多个可以被实施于诸如设备500的系统或装置中，该设备可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机、显示设备、媒体播放器、或台式计算机。备选地或额外地，设备500可以包括机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电收发器装置、卫星无线电收发器装置、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、卫星、车辆、集成在车辆内的部件、包括处理或存储或检索数据或计算机指令的任何其他设备、或其组合。作为另一说明性非限制性示例，系统或装置可以包括远程单元，诸如手持个人通信系统(PCS)单元，便携式数据单元，诸如全球定位系统(GPS)使能设备，抄表设备，或者包括处理器或存储或检索数据或计算机指令的任何其他设备、或其任何组合。
尽管图5将收发器546图示为包括插入器设备110，但是诸如设备500的设备的任何部件可以包括插入器设备110。例如，无线控制器540、处理器510、存储器532、输入设备530、显示器528、显示控制器526、或任何其他电子设备可以包括插入器设备110。
尽管图5图示了包括插入器设备的无线通信设备，但是插入器设备可以被包括在各种其他电子设备中。例如，如参考图1-4所描述的插入器设备可以被包括在基站的一个或多个部件中。
基站可以是无线通信系统的部分。无线通信系统可以包括多个基站和多个无线设备。无线通信系统可以是长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信(GSM)系统、无线局域网(WLAN)系统或某种其他无线系统。CDMA系统可以实施宽带CDMA(WCDMA)、CDMA 1X、演化数据优化(EVDO)、时分同步CDMA(TD-SCDMA)或CDMA的某种其他版本。
各种功能可以由基站的一个或多个部件执行，诸如发送和接收消息和数据(例如，音频数据)。基站的一个或多个部件可以包括处理器(例如，CPU)、转码器、存储器、网络连接、媒体网关、解调器、发送数据处理器、接收器数据处理器、发送多输入多输出(MIMO)处理器、发送器和接收器(例如收发器)、天线的阵列、或其组合。如以上参考图1-4所描述的，基站的部件中的一个或多个部件可以包括插入器设备。
在基站的操作期间，基站的一个或多个天线可以从无线设备接收数据流。收发器可以从一个或多个天线接收数据流并且可以将数据流提供给解调器。在特定实施方式中，如以上参考图1-4所描述的，收发器可以包括插入器设备。解调器可以对数据流的调制的信号进行解调并将解调的数据提供给接收器数据处理器。接收器数据处理器可以从解调的数据中提取音频数据并将提取的音频数据提供给处理器。
处理器可以将音频数据提供给转码器以用于转码。转码器的解码器可以将音频数据从第一格式解码为解码的音频数据，并且编码器可以将解码的音频数据编码为第二格式。在一些实施方式中，编码器可以使用比从无线设备接收的更高的数据速率(例如，上转换)或更低的数据速率(例如，下转换)来编码音频数据。在其他实施方式中，音频数据可以不被转码。转码操作(例如，解码和编码)可以由基站的多个部件来执行。例如，解码可以由接收器数据处理器执行，并且编码可以由发送数据处理器执行。在其他实施方式中，处理器可以将音频数据提供给媒体网关以用于转换为另一发送协议、编码方案、或两者。媒体网关可以经由网络连接将转换的数据提供给另一基站或核心网络。
前述公开的设备和功能可以被设计并被配置成存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER、等等)。一些或所有这样的文件可以被提供给制造处理程序以基于这样的文件来制造设备。得到的产品包括半导体晶片，半导体晶片之后被剪切成半导体管芯并被封装成半导体芯片。半导体芯片之后被采用于以上描述的设备中。图6描绘了电子设备制造过程600的特定说明性实施方式。
在制造过程600处，诸如在研究计算机606处，接收物理设备信息602。物理设备信息602可以包括表示半导体设备(诸如图1的插入器设备110)的至少一个物理属性的设计信息。例如，物理设备信息602可以包括物理参数、材料特性、以及经由耦合到研究计算机606的用户接口604输入的结构信息。研究计算机606包括耦合到诸如存储器610的计算机可读介质(例如，非瞬态计算机可读介质)的处理器608，诸如一个或多个处理核心。存储器610可以存储可执行以使处理器608将物理设备信息602转换为符合文件格式并生成库文件612的计算机可读指令。
在特定实施方式中，库文件612包括包含转换的设计信息的至少一个数据文件。例如，库文件612可以包括包含图1的插入器设备110的半导体设备的库，其被提供用于与电子设计自动化(EDA)工具一起使用。
库文件612可以接合在包括耦合到存储器618的处理器616(诸如一个或多个处理核心)的设计计算机614处的EDA工具620使用。EDA工具620可以被存储为在存储器618处的计算机可执行指令以使得设计计算机614的用户能够设计库文件612的包括图1的插入器设备110的电路。例如，设计计算机614的用户可以经由耦合到设计计算机614的用户接口624输入电路设计信息622。电路设计信息622可以包括表示半导体设备(诸如图1的插入器设备110)的至少一个物理属性的设计信息。为了说明，电路设计属性可以包括识别特定电路和与电路设计中的其他元件的关系、定位信息、特征大小信息、互连信息、或表示半导体设备的物理属性的其他信息。
设计计算机614可以被配置为将包括电路设计信息622的设计信息转换为符合文件格式。为了说明，文件信息可以包括以分层格式(诸如图形数据系统(GDSII)文件格式表示平面几何形状、文本标记、以及关于电路布局的其他信息的数据库二进制文件格式。设计计算机614可以被配置为生成包括转换的设计信息的数据文件，诸如除了其他电路或信息，包括描述图1的插入器设备110的信息的GDSII文件626。为了说明，数据文件可以包括对应于包括图1的插入器设备110并且还包括SOC内的额外电子电路和部件的片上系统(SOC)的信息。
可以根据GDSII文件626中的转换的信息在制造过程628处接收GDSII文件626以制造图1的插入器设备110。例如，设备制造过程可以包括将GDSII文件626提供给掩膜制造商630以创建一个或多个掩膜，诸如要用于光刻处理的掩膜，其被图示为代表性掩膜632。掩膜632可以在制造过程期间用于生成一个或多个晶片633，其可以被测试并分离成管芯，诸如代表性管芯636。管芯636包括包含图1的插入器设备110的电路。
例如，制造过程628可以包括处理器634和存储器635以启动和/或控制制造过程628。存储器635可以包括可执行指令，诸如计算机可读指令或处理器可读指令。可执行指令可以包括可由计算机(诸如处理器634)执行的一个或多个指令。
制造过程628可以由完全自动化或部分自动化的制造系统来实施。例如，制造过程628可以是根据安排自动的。制造系统可以包括制造设备(例如，处理工具)以执行一个或多个操作来形成半导体设备。例如，沉积一个或多个材料，使一个或多个材料外延生长，保形沉积一个或多个材料，施加硬掩膜，施加蚀刻掩膜，执行蚀刻，执行平面化，形成假闸极堆叠，形成闸极堆叠，执行标准清洁1型，等等。
制造系统(例如，执行制造过程628的自动化系统)可以具有分布式体系结构(例如，层次结构)。例如，制造系统可以包括一个或多个处理器，诸如处理器634，一个或多个存储器，诸如存储器635，和/或根据分布式体系结构分布的控制器。分布式体系结构可以包括控制或启动一个或多个低级系统的操作的高级处理器。例如，制造过程628的高级部分可以包括一个或多个处理器，诸如处理器634，并且低级系统可以均包括一个或多个对应的控制器或可以由一个或多个对应的控制器控制。特定低级系统的特定控制器可以从高级系统接收一个或多个指令(例如，命令)，可以向下级模块或处理工具发出子命令，并且可以将状态数据传送回到高级系统。一个或多个低级系统中的每个可以与制造设备(例如，处理工具)的一个或多个对应件相关联。在特定方面中，制造系统可以包括分布于制造系统中的多个处理器。例如，制造系统的低级系统部件的控制器可以包括处理器，诸如处理器634。
备选地，处理器634可以为高级系统的部分、子系统、或制造系统的部件。在另一方面中，处理器634包括在制造系统的各个层级和部件处的分布式处理。
因此，处理器634可以包括处理器可执行指令，其当由处理器634执行时使处理器634启动或控制插入器设备的形成。在特定方面中，处理器634可以执行包括启动第一金属结构在衬底的第一表面上的沉积的操作。金属结构的至少一部分被形成在衬底内的至少一个贯穿衬底通孔上方。操作可以包括使半导体层被接合到衬底。半导体层可以包括至少一个互补金属氧化物半导体(CMOS)晶体管。操作可以包括启动对半导体层内的腔在金属结构上方的形成。操作还可以包括启动对金属在腔内的沉积以形成通孔。金属可以与金属结构直接接触。操作中的一个或多个操作可以通过控制一个或多个沉积工具来执行，一个或多个沉积工具诸如为分子束外延生长工具、可流动的化学气相沉积(FCVD)工具、保形沉积工具、或旋涂型沉积工具、一个或多个移除工具(诸如化学移除工具、反应气体移除工具、氢反应移除工具或标准清洁1型移除工具)、一个或多个蚀刻机(诸如湿蚀刻机、干蚀刻机或等离子蚀刻机)、一个或多个溶解工具(诸如显影剂或显影工具)、一个或多个层转移工具(诸如等离子激活工具或其他激活工具)、一个或多个其他工具、或其组合。
包含于存储器635中的可执行指令可以使得处理器634能够启动诸如图1的插入器设备110的半导体设备的信息。在特定实施方式中，存储器635是存储可由处理器634执行以使处理器634执行上述操作的处理器可执行指令的非瞬态计算机可读介质。
管芯636可以被提供给封装过程638，其中管芯636被并入到代表性封装640中。例如，封装640可以包括单个管芯636或多个管芯，诸如系统级封装(SiP)装置。封装640可以被配置为符合一个或多个标准或规范，诸如电子工程设计发展联合协会(JEDEC)标准。
关于封装640的信息可以被分布给各种生产设计者，例如经由在计算机646处存储的部件库。计算机646可以包括耦合到存储器650的处理器648，诸如一个或多个处理核心。印刷电路板(PCB)工具可以在存储器650处被存储为处理器可执行指令以处理经由用户接口644从计算机646的用户接收的PCB设计信息642。PCB设计信息642可以包括电路板上的封装的半导体设备的物理定位信息，封装的半导体设备对应于包括图1的插入器设备110的封装640。
计算机646可以被配置为对PCB设计信息642进行转换以生成数据文件，诸如具有包括电路板上的封装的半导体设备的物理定位信息的数据的GERBER文件652，以及诸如迹线和通孔的电连接的布局，其中封装的半导体设备对应于包括图1的插入器设备110的封装640。在其他实施方式中，由转换的PCB设计信息生成的数据文件可以具有除了GERBER格式之外的格式。
GERBER文件652可以在板装配过程654处被接收并且用于创建PCB，诸如代表性PCB656，其根据存储于GERBER文件652内的设计信息来制造。例如，GERBER文件652可以被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 656可以被填充有包括封装640的电子部件以形成代表性印刷电路组件(PCA)658。
PCA 658可以在生产制造过程660处被接收并被集成到一个或多个电子设备(诸如第一代表性电子设备662和第二代表性电子设备664)中。例如，第一代表性电子设备662、第二代表性电子设备664、或两者可以包括或对应于图5的无线通信设备500。作为说明性的非限制性示例，第一代表性电子设备662、第二代表性电子设备664、或两者可以包括或对应于通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机、或台式计算机。备选地或额外地，第一代表性电子设备662、第二代表性电子设备664、或两者可以包括机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、无线电收发器装置、卫星无线电收发器装置、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、车辆(或其部件)、存储或检索数据或计算机指令的任何其他设备、或其组合，图1的插入器设备110被集成于其中。作为另一说明性的非限制性示例，电子设备662和664中的一个或多个可以包括远程单元，诸如移动电话，手持个人通信系统(PC)单元，编写数据单元，诸如个人数字助理，全球定位系统(GPS)使能设备，导航设备，固定位置数据单元，诸如抄表设备，或者存储或检索数据或计算机指令的任何其他设备，或其任何组合。尽管图6图示了根据本公开的教导的远程单元，但是本公开不限于这些图示的单元。本公开的各方面可以被适当地采用于包括包含存储器和片上电路的活动集成电路的任何设备中。
包括图1的插入器设备110的设备可以被制造、处理和并入到电子设备中，如在说明性过程600中描述的。关于图1-5公开的一个或多个方面可以被包括在各个处理阶段处，诸如在库文件612、GDSII文件626、以及GERBER文件652内，以及被存储在研究计算机606的存储器610、设计计算机614的存储器618、计算机646的计算机650、在各个阶段处使用的一个或多个其他计算机的存储器或处理器(未示出)处，诸如在板装配过程654处，并且还被并入到一个或多个其他物理实施方式中，一个或多个其他物理实施方式诸如掩膜632、管芯635、封装640、PCA 658、诸如原型电路或设备(未示出)的其他产品、或其任何组合。尽管参考图1-6描绘了各个代表性阶段，但是在其他实施方式中可以使用更少的阶段或可以包括额外的阶段。类似地，图6的过程600可以由单个实体或由执行过程600的各个阶段的一个或多个实体执行。
尽管图1-6中的一个或多个可以图示根据本公开的教导的系统、装置和/或方法，但是本公开不限于这些图示的系统、装置和/或方法。如本文中图示和描述的图1-6中的任何的一个或多个功能或部件可以与图1-6中的另一个的一个或多个其他部分组合。例如，图3的方法300的一个或多个步骤可以与图4的方法400组合地执行。因此，本文中描述的单个实施方式不应当被理解为限制性的并且本公开的实施方式可以在不偏离本公开的教导的情况下被适当地组合。作为示例，参考图3和图4描述的一个或多个操作可以是可选的，可以至少部分并发地被执行，和/或可以以与示出和描述的顺序不同的顺序来执行。
技术人员将进一步认识到，结合本文中公开的实施方式描述的各种说明性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器运行的计算机软件或两者的组合。各种说明性组件、框、配置、模块、电路和步骤已经大体在上文根据它们的功能进行了描述。这样的功能被实施为硬件还是处理器可执行指令取决于特定应用和施加于总体系统上的设计约束。技术人员可以以针对每个特定应用的变化的方式来实施所描述的功能，但是这样的实施决定不应当被理解为引起与本公开内容的范围的脱离。
结合本文中的公开内容描述的方法或算法的步骤可以被直接地实施在硬件中、在由处理器运行的软件模块中或在这两者的组合中。软件模块可以驻存在随机访问存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、紧凑盘只读存储器(CD-ROM)或本领域中已知的非瞬态存储介质的任何其他形式。示例性存储介质被耦合到处理器使得处理器可以从存储介质中读取信息并将信息写入到存储介质。在备选方案中，存储介质可以被集成到处理器。处理器和存储介质可以驻存在专用集成电路(ASIC)中。ASIC可以驻存在计算设备或用户终端中。在备选方案中，处理器和存储介质可以驻存为计算设备或用户终端中的分立部件。
提供先前描述以使得本领域技术人员能够进行或使用所公开的实施方式。对这些实施方式的各种修改对于本领域技术人员而言将是显而易见的，并且本文中限定的原理可以被应用到其他实施方式而不脱离本公开内容的范围。因此，本公开内容不旨在被限于本文示出的实施方式，而是被给予如由随附权利要求限定的原理和新颖特征一致的可能的最广范围。

Claims (30)

1.一种设备，包括：
衬底，包括至少一个贯穿衬底通孔，其中金属结构被设置在所述衬底的表面上；以及
半导体层，接合到所述衬底，所述半导体层包括至少一个互补金属氧化物半导体(CMOS)晶体管和设置在第二通孔内的金属，其中所述金属与所述金属结构直接接触。
2.根据权利要求1所述的设备，还包括设置在所述衬底的所述表面上的一个或多个电介质部分，其中所述一个或多个电介质部分的厚度与所述金属结构的厚度基本上相同。
3.根据权利要求2所述的设备，其中所述半导体层的表面的至少一部分与所述一个或多个电介质部分直接接触。
4.根据权利要求2所述的设备，其中所述一个或多个电介质部分包括二氧化硅，并且其中所述半导体层包括二氧化硅。
5.根据权利要求1所述的设备，还包括设置在所述衬底与所述半导体层之间的粘合层。
6.根据权利要求1所述的设备，其中所述金属与所述金属结构的第一表面直接接触，并且其中设置在所述至少一个贯穿衬底通孔内的第二金属与所述金属结构的第二表面直接接触。
7.根据权利要求1所述的设备，还包括：
绝缘层，设置在所述半导体层上；以及
至少一个接合焊盘，设置在所述绝缘层上并且被配置为耦合到设备。
8.根据权利要求7所述的设备，其中所述至少一个接合焊盘中的第一接合焊盘通过所述第二通孔被耦合到所述金属结构，其中所述半导体层包括第三通孔，并且其中所述第一接合焊盘通过所述第三通孔被耦合到所述至少一个CMOS晶体管。
9.根据权利要求8所述的设备，其中所述第二通孔从所述至少一个接合焊盘通过所述绝缘层和所述半导体层延伸到所述金属结构。
10.根据权利要求7所述的设备，其中第二金属结构被设置在所述衬底的第二表面上并且通过所述至少一个贯穿衬底通孔中的第一贯穿衬底通孔被耦合到所述金属结构，其中第三金属结构被设置在所述衬底的所述表面上并且通过所述至少一个贯穿衬底通孔中的第二贯穿衬底通孔被耦合到所述第二金属结构，并且其中电感器包括所述金属结构、所述第一贯穿衬底通孔、所述第二金属结构、所述第二贯穿衬底通孔、以及所述第三金属结构。
11.根据权利要求10所述的设备，还包括滤波器，所述滤波器包括所述电感器和至少一个电容器，所述至少一个电容器被设置在所述衬底的所述表面上并且被耦合到所述电感器。
12.根据权利要求1所述的设备，其中所述至少一个CMOS晶体管中的第一CMOS晶体管的源极触点被设置在所述第一CMOS晶体管的源极/漏极区域与所述衬底之间。
13.根据权利要求1所述的设备，其中所述衬底包括玻璃衬底，并且其中所述至少一个贯穿衬底通孔包括至少一个贯穿玻璃通孔(TGV)。
14.根据权利要求1所述的设备，其中所述衬底包括硅衬底，并且其中所述至少一个贯穿衬底通孔包括至少一个贯穿硅通孔(TSV)。
15.根据权利要求1所述的设备，其中所述衬底包括层压衬底，并且其中所述至少一个贯穿衬底通孔包括至少一个贯穿层压通孔。
16.根据权利要求1所述的设备，其中所述衬底和所述半导体层被集成在收发器中，并且其中所述收发器被包括在移动设备中。
17.根据权利要求1所述的设备，其中所述衬底和所述半导体层被集成在收发器中，并且其中所述收发器被包括在基站中。
18.一种半导体制造的方法，所述方法包括：
将金属结构设置在衬底的表面上，其中所述金属结构的至少一部分被设置在所述衬底内的至少一个贯穿衬底通孔上方；
将半导体层接合到所述衬底，所述半导体层包括至少一个互补金属氧化物半导体(CMOS)晶体管；
在所述半导体层内形成腔，所述腔被形成在所述金属结构的至少一部分上方；以及
将金属沉积在所述腔内以形成第二通孔，其中所述金属与所述金属结构直接接触。
19.根据权利要求18所述的方法，其中所述半导体层使用晶片级层转移过程被接合到所述衬底。
20.根据权利要求18所述的方法，其中将所述半导体层接合到所述衬底包括：
在所述衬底的至少一部分上形成粘合层；以及
将所述粘合层附接到所述半导体层。
21.根据权利要求18所述的方法，还包括在将所述半导体层接合到所述衬底之前，将电介质材料沉积在所述衬底的所述表面上以在所述金属结构上方形成电介质层并使所述电介质层平面化以暴露所述金属结构。
22.根据权利要求21所述的方法，其中所述电介质层包括第一氧化物，其中所述半导体层包括第二氧化物，并且其中所述半导体层通过在所述半导体层与所述电介质层的原子之间形成共价键的过程而被接合到所述电介质层。
23.根据权利要求21所述的方法，还包括在设置所述金属结构之前，在所述衬底内形成至少一个腔并且将第二金属沉积在所述至少一个腔内以形成所述至少一个贯穿衬底通孔，其中在设置所述金属结构之后，所述金属结构与所述第二金属直接接触。
24.根据权利要求18所述的方法，还包括对所述衬底和所述半导体层进行切割以形成插入器设备。
25.一种装置，包括：
用于在结构上支撑一个或多个半导体设备层的部件，用于在结构上支撑的所述部件包括延伸通过用于在结构上支撑的所述部件的用于传导的第一部件，其中用于传导的第二部件被设置在用于在结构上支撑的所述部件的表面上；以及
用于切换的部件，用于切换的所述部件被包括在被接合到用于在结构上支撑的所述部件的半导体层中，其中所述半导体层包括用于在所述半导体层内传导的第三部件，并且其中设置在用于传导的所述第三部件中的金属与用于传导的所述第二部件直接接触。
26.根据权利要求25所述的装置，还包括用于使用于传导的所述第二部件绝缘的部件，其中用于绝缘的所述部件被设置在用于在结构上支撑的所述部件的所述表面的至少一部分上。
27.根据权利要求26所述的装置，其中用于绝缘的所述部件具有与用于传导的所述第二部件的厚度基本上相同的厚度。
28.根据权利要求26所述的装置，还包括用于将所述半导体层粘合到用于绝缘的所述部件的部件。
29.一种设备，包括：
插入器设备，包括：
至少一个互补金属氧化物半导体(CMOS)晶体管；以及
滤波器，被配置为对射频信号进行滤波，其中所述滤波器包括至少一个电容器和电感器，并且其中所述电感器包括设置在衬底的一个或多个表面上的多个金属结构和所述衬底内的多个贯穿衬底通孔。
30.根据权利要求29所述的装置，还包括设置在所述插入器设备的表面上的接合焊盘，其中所述接合焊盘通过所述插入器设备内的第二通孔被耦合到所述滤波器，并且其中设置在所述第二通孔内的金属与所述多个金属结构中的至少一个金属结构直接接触。
CN201780048616.8A 2016-08-08 2017-07-11 包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备 Pending CN109690764A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/231,512 US10163771B2 (en) 2016-08-08 2016-08-08 Interposer device including at least one transistor and at least one through-substrate via
US15/231,512 2016-08-08
PCT/US2017/041575 WO2018031164A1 (en) 2016-08-08 2017-07-11 Interposer device including at least one transistor and at least one through-substrate via

Publications (1)

Publication Number Publication Date
CN109690764A true CN109690764A (zh) 2019-04-26

Family

ID=59384242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780048616.8A Pending CN109690764A (zh) 2016-08-08 2017-07-11 包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备

Country Status (7)

Country Link
US (1) US10163771B2 (zh)
EP (1) EP3497721A1 (zh)
JP (1) JP6687807B2 (zh)
KR (1) KR102052185B1 (zh)
CN (1) CN109690764A (zh)
BR (1) BR112019001873B1 (zh)
WO (1) WO2018031164A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180138113A1 (en) * 2016-11-15 2018-05-17 Advanced Semiconductor Engineering, Inc. Semiconductor system and device package including interconnect structure
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US11335767B2 (en) * 2017-07-31 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11056452B2 (en) * 2017-10-26 2021-07-06 Intel Corporation Interface bus for inter-die communication in a multi-chip package over high density interconnects
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
US11195816B2 (en) * 2019-07-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
KR20210020667A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 비아 집단 패턴이 형성된 ｐｃｂ 임베디드 필터를 포함하는 장치 및 인쇄 회로 기판
US11094662B1 (en) 2020-02-03 2021-08-17 Nanya Technology Corporation Semiconductor assembly and method of manufacturing the same
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
KR20220033655A (ko) 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지
US11410927B2 (en) * 2020-11-24 2022-08-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof
US20220399324A1 (en) * 2021-06-10 2022-12-15 Intel Corporation Active device layer at interconnect interfaces
US20220406882A1 (en) * 2021-06-16 2022-12-22 Qualcomm Incorporated 3d inductor design using bundle substrate vias

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982266A (en) * 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
CN101840925A (zh) * 2009-03-19 2010-09-22 索尼公司 半导体装置及其制造方法和电子设备
JP2011228484A (ja) * 2010-04-20 2011-11-10 Elpida Memory Inc 半導体装置及びその製造方法
US20120256290A1 (en) * 2011-04-05 2012-10-11 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US20130270715A1 (en) * 2011-12-15 2013-10-17 Pramod Malatkar Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
WO2015073295A1 (en) * 2013-11-13 2015-05-21 Qualcomm Incorporated Solonoid inductor in a substrate
US20150289360A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514930A1 (de) * 1975-04-05 1976-10-14 Opto Produkte Ag Verfahren zur optischen ermittlung und zum vergleich von formen und lagen von objekten
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US6078825A (en) * 1998-02-20 2000-06-20 Advanced Mobile Solutions, Inc. Modular wireless headset system for hands free talking
US7292835B2 (en) * 2000-01-28 2007-11-06 Parkervision, Inc. Wireless and wired cable modem applications of universal frequency translation technology
US6987307B2 (en) * 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US8194305B2 (en) * 2003-11-01 2012-06-05 Silicon Quest Kabushiki-Kaisha Package for micromirror device
US20050176403A1 (en) * 2004-01-15 2005-08-11 Dimitrios Lalos System and method for providing an emergency response via a wireless system
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
JP4869664B2 (ja) * 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7841080B2 (en) 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
TW201032389A (en) * 2009-02-20 2010-09-01 Aiconn Technology Corp Wireless transceiver module
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8344512B2 (en) 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
KR101675118B1 (ko) * 2010-01-14 2016-11-10 삼성전자 주식회사 스킵 및 분할 순서를 고려한 비디오 부호화 방법과 그 장치, 및 비디오 복호화 방법과 그 장치
JP5426417B2 (ja) * 2010-02-03 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
US20130207745A1 (en) * 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US20140247269A1 (en) 2013-03-04 2014-09-04 Qualcomm Mems Technologies, Inc. High density, low loss 3-d through-glass inductor with magnetic core
US9484879B2 (en) * 2013-06-06 2016-11-01 Qorvo Us, Inc. Nonlinear capacitance linearization
US9214433B2 (en) 2013-05-21 2015-12-15 Xilinx, Inc. Charge damage protection on an interposer for a stacked die assembly
TWI536528B (zh) * 2013-06-17 2016-06-01 茂丞科技股份有限公司 超薄型全平面式感測裝置
US20150092314A1 (en) 2013-09-27 2015-04-02 Qualcomm Incorporated Connector placement for a substrate integrated with a toroidal inductor
US9437572B2 (en) 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9418924B2 (en) 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
JP6391999B2 (ja) * 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982266A (en) * 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
CN101840925A (zh) * 2009-03-19 2010-09-22 索尼公司 半导体装置及其制造方法和电子设备
JP2011228484A (ja) * 2010-04-20 2011-11-10 Elpida Memory Inc 半導体装置及びその製造方法
US20120256290A1 (en) * 2011-04-05 2012-10-11 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US20130270715A1 (en) * 2011-12-15 2013-10-17 Pramod Malatkar Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
WO2015073295A1 (en) * 2013-11-13 2015-05-21 Qualcomm Incorporated Solonoid inductor in a substrate
US20150289360A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies

Also Published As

Publication number Publication date
JP6687807B2 (ja) 2020-04-28
WO2018031164A1 (en) 2018-02-15
BR112019001873B1 (pt) 2023-11-14
BR112019001873A2 (pt) 2019-05-07
US10163771B2 (en) 2018-12-25
US20180040547A1 (en) 2018-02-08
JP2019530973A (ja) 2019-10-24
KR20190018173A (ko) 2019-02-21
EP3497721A1 (en) 2019-06-19
KR102052185B1 (ko) 2019-12-05

Similar Documents

Publication Publication Date Title
CN109690764A (zh) 包括至少一个晶体管和至少一个贯穿衬底通孔的插入器设备
US10903240B2 (en) Integrated circuits (ICs) on a glass substrate
US9693461B2 (en) Magnetic-core three-dimensional (3D) inductors and packaging integration
TWI525761B (zh) 具有磁性增強型電感的集成電壓調整器
US9165791B2 (en) Wireless interconnects in an interposer
US9985010B2 (en) System, apparatus, and method for embedding a device in a faceup workpiece
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
TW201712853A (zh) 用於高效能被動－主動電路整合之方法及設備
US9773741B1 (en) Bondable device including a hydrophilic layer
US20210099149A1 (en) Device with 3d inductor and magnetic core in substrate
US10714446B2 (en) Apparatus with multi-wafer based device comprising embedded active and/or passive devices and method for forming such
CN105981166B (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
WO2016100127A1 (en) Package on package (pop) device comprising a high performance inter package connection
CN106233458A (zh) 包括作为封装层中的通孔的导线的集成器件
US11948831B2 (en) Apparatus with multi-wafer based device and method for forming such
EP3504734A1 (en) Methods of forming a device having semiconductor devices on two sides of a buried dielectric layer
WO2022020014A1 (en) Backside power distribution network (pdn) processing
US20230082743A1 (en) Integrated passive devices
US20220077834A1 (en) Hybrid pinning package for radio frequency filters
WO2018182646A1 (en) Apparatus with multi-wafer based device comprising embedded active devices and method for forming such

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190426

WD01 Invention patent application deemed withdrawn after publication