CN109686707A - 高散热硅基封装基板、制作方法及高散热封装结构 - Google Patents

高散热硅基封装基板、制作方法及高散热封装结构 Download PDF

Info

Publication number
CN109686707A
CN109686707A CN201910079369.9A CN201910079369A CN109686707A CN 109686707 A CN109686707 A CN 109686707A CN 201910079369 A CN201910079369 A CN 201910079369A CN 109686707 A CN109686707 A CN 109686707A
Authority
CN
China
Prior art keywords
silicon
conductive
vertical
hole
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910079369.9A
Other languages
English (en)
Other versions
CN109686707B (zh
Inventor
孙海燕
葛明敏
赵继聪
黄静
孙玲
方家恩
彭一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Ruijie Micro Technology Group Co ltd
Original Assignee
Chengdu Ruijie Micro Technology Co Ltd
Nantong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ruijie Micro Technology Co Ltd, Nantong University filed Critical Chengdu Ruijie Micro Technology Co Ltd
Priority to CN201910079369.9A priority Critical patent/CN109686707B/zh
Publication of CN109686707A publication Critical patent/CN109686707A/zh
Priority to PCT/CN2019/115256 priority patent/WO2020155719A1/zh
Priority to LU101546A priority patent/LU101546B1/de
Application granted granted Critical
Publication of CN109686707B publication Critical patent/CN109686707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种高散热硅基封装基板，包括硅衬底，硅衬底纵向设置多个垂直通孔，垂直通孔贯穿硅衬底的上、下表面，垂直通孔内设置导电导热柱，导电导热柱两端裸露于硅衬底的上下表面，导电导热柱外侧壁设置电学隔离层，垂直通孔的直径范围为50～200μm。本发明提供的高散热硅基封装基板，具备散热模块集成度高，体积小巧，成本低，有利于封装结构的应用，此外，本发明还提供了其制作方法及基于其的封装结构。

Description

高散热硅基封装基板、制作方法及高散热封装结构
技术领域
本发明属于封装技术领域，具体涉及一种高散热硅基封装基板及其制作方法及基于该高散热硅基封装基板的封装结构。
背景技术
随着集成电路芯片向高功耗、高频率的方向发展，对封装技术提出了更高的要求，不仅需要封装结构具有优异的电学性能，还需要封装结构具有良好的散热性能，以保证芯片长期稳定地工作。
对于集成电路芯片的封装，需要将集成电路芯片与封装基板进行连接，以实现芯片与外界的电学互连。传统的封装基板是采用PCB工艺制备，散热性能较差，且电学信号经过PCB板内部通孔而引起的损耗较大，难以满足未来集成电路芯片的应用需求。为了解决封装结构的散热问题，通常将芯片与热沉通过焊料键合连接，形成低热阻的散热通道。然而，基于金属基板的热沉尺寸较大，难以片上集成，且不易实现射频微弱信号的无损引出，与集成电路芯片的发展趋势相悖。另外，引入的焊料键合工艺一定程度上增加了封装制造成本。
传统的集成电路芯片是以PCB板材作为封装基板，在PCB板上布线并与芯片焊点相连，实现电学信号的引出。然而，PCB板材的导热系数只有0.2～0.8W/m·K，难以将集成电路芯片散发的热量导出，易引起可靠性问题。虽然，可以在封装结构中引入金属热沉而解决集成电路芯片的散热问题，如导热系数为387.6W/m·K的金属铜热沉，但是这种传统的散热结构不仅使得集成电路芯片的尺寸增大并难以进一步缩小，还增加了制造成本。
目前，硅圆片通常用于集成电路和半导体器件的基底，具有良好的散热性能。虽然以硅圆片为基底制作封装散热基板，有益于芯片的快速散热、小型化、集成化等，能够满足未来集成电路芯片的应用需求，但是亟需设计具有高散热、低损耗特性的高散热硅基封装基板及基于其的封装结构，以及开发高可靠、低成本的微纳制造工艺。
因此，如何针对上述现有技术所存在的缺点进行研发改良，实为相关业界所需努力研发的目标，本申请设计人有鉴于此，乃思及创作的意念，遂以多年的经验加以设计，经多方探讨并试作样品试验，及多次修正改良，乃推出本申请。
发明内容
本发明的目的是针对现有技术问题中的一个或者多个，本发明提供一种高散热硅基封装基板。
本发明提供一种高散热硅基封装基板，包括硅衬底，硅衬底纵向设置多个垂直通孔，垂直通孔贯穿硅衬底的上、下表面，垂直通孔内设置导电导热柱，导电导热柱两端裸露于硅衬底的上下表面，垂直通孔内侧壁设置电学隔离层，垂直通孔的直径范围为50～200μm。
本发明提供的高散热硅基封装基板，具备散热模块集成度高，体积小巧，成本低，有利于封装结构的应用，避免了传统PCB封装基板制作工艺中存在的缺点。
另一方面，本发明基于高散热硅基封装基板，提供了一种高散热封装结构，包括上述的高散热硅基封装基板、附着于高散热硅基封装基板的硅衬底上表面的芯片及位于外围的塑封体，芯片包括焊点，焊点与导电导热柱电连接。
在一些实施方式中，导电导热柱的数目为多个，其中部分数目的导电导热柱与芯片电连接。
在一些实施方式中，焊点位于芯片非接触于硅衬底的一面，封装结构包括电连接导电导热柱与焊点的金丝线。
再一方面，本发明提供了一种高散热硅基封装基板的制作方法，包括如下步骤：
步骤1、刻蚀预设参数的SOI片的底层硅至绝缘层形成垂直通孔；
步骤2、垂直通孔的内侧壁制作电学隔离层；
步骤3、刻蚀垂直通孔底部的绝缘层；
步骤4、于垂直通孔内形成导电导热柱；
步骤5、去除顶层硅、绝缘层，并平坦化底层硅表面。
在一些实施方式中，步骤1中，中SOI片包括顶层硅、底层硅及位于顶层硅与底层硅之间的绝缘层，顶层硅选择低电阻硅，电阻率低于0.002Ω·cm。
低电阻顶层硅可替代传统的电镀种子层，为导电导热柱的制作工艺选择奠定基础。
刻蚀底层硅采用深硅刻蚀工艺，例Bosch DRIE工艺，绝缘层可作为截止层，实现深硅刻蚀的自停止效应。
在一些实施方式中，步骤2中，制作电学隔离层方法为采用热氧化工艺于垂直通孔的侧壁制作热氧层。
在一些实施方式中，步骤3中，步骤3中刻蚀采用反应离子刻蚀工艺。
在一些实施方式中，步骤4中，于垂直通孔内制作导电导热柱采用电镀工艺，以顶层硅作为电镀种子层，采用自底向上电镀金属铜的方法，实现垂直通孔内部的金属化，形成垂直导电导热柱。
在一些实施方式中，步骤5中，采用化学机械抛光工艺去除顶层硅、绝缘层以及平坦化底层硅表面。
本发明提供的高散热硅基封装基板采用SOI片制作，取代传统的PCB板材封装基板和金属热沉，底层硅为集成电路芯片的衬底材料，其导热系数为148W/m·K。在底层硅中形成垂直通孔，在垂直通孔内形成热氧层与导电导热柱，导电导热柱通过热氧层与底层硅电学隔离，进而，人们可以有选择地将部分数目的导电导热柱用于导热散热，将另部分数目的导电导热柱传输电学信号。
综述，本发明提供一种散热性能良好、芯片电学信号能够低损耗传输、芯片能够长期稳定地工作，并且结构简单、成本低的高散热硅基封装基板及其制作工艺及基于该高散热硅基封装基板的封装结构。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明提供的一种高散热硅基封装基板的一种实施方式的结构示意图；
图2为本发明提供的高散热封装结构的一种实施方式的结构示意图；
图3为本发明提供的一种高散热硅基封装基板的制作方法的一种实施方法的步骤1处理后的结构示意图；
图4为本发明提供的一种高散热硅基封装基板的制作方法的一种实施方法的步骤2处理后的结构示意图；
图5为本发明提供的一种高散热硅基封装基板的制作方法的一种实施方法的步骤3处理后的结构示意图；
图6为本发明提供的一种高散热硅基封装基板的制作方法的一种实施方法的步骤4处理后的结构示意图；
图7是本发明提供的一种高散热硅基封装基板的制作方法的一种实施方法的步骤5处理后的结构示意图；
图8是PCB封装基板的热仿真结果图；
图9是带有散热柱的PCB封装基板的热仿真结果图；
图10是硅基板的热仿真结果图；
图11是本发明提供的高散热硅基封装基板的热仿真示意图。
其中，图中对应的附图标记为：1-底层硅，2-导电导热柱，3-芯片，4-焊点，5-金丝线，6-电学隔离层，7-顶层硅，8-绝缘层，9-垂直通孔。
具体实施方式
下面将结合本发明实施例中的附图，对发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
一方面，如图1所示，本发明提供一种高散热硅基封装基板，包括硅衬底，硅衬底纵向设置多个垂直通孔9，垂直通孔9贯穿硅衬底的上、下表面，垂直通孔9内设置导电导热柱2，导电导热柱2两端裸露于硅衬底的上下表面，垂直通孔9内侧壁即导电导热柱2外侧壁设置电学隔离层6，垂直通孔9的直径范围为50-200μm。
本发明提供的高散热硅基封装基板，具备散热模块集成度高，体积小巧，成本低，有利于封装结构的应用，避免了传统PCB封装基板制作工艺中存在的缺点。
另一方面，如图2所示，本发明基于高散热硅基封装基板，提供了一种高散热封装结构，包括上述的高散热硅基封装基板、附着于高散热硅基封装基板的硅衬底上表面的芯片3及位于外围的塑封体，芯片3包括焊点4，焊点4与导电导热柱2电连接。
在一些实施方式中，导电导热柱2的数目为多个，其中部分数目的导电导热柱2与芯片3电连接。
在一些实施方式中，焊点4位于芯片3非接触于硅衬底的一面，封装结构包括电连接导电导热柱2与焊点4的金丝线5。
请参阅图3～7。再一方面，本发明提供了一种高散热硅基封装基板的制作方法，包括如下步骤：
步骤1、刻蚀预设参数的SOI片的底层硅1至绝缘层8形成垂直通孔9；
步骤2、垂直通孔9的内侧壁制作电学隔离层6；
步骤3、刻蚀垂直通孔9底部的绝缘层8；
步骤4、于垂直通孔9内形成导电导热柱2；
步骤5、去除顶层硅7、绝缘层8，并平坦化底层硅1表面。
步骤1中，具体的，中SOI片包括顶层硅7、底层硅1及位于顶层硅7与底层硅1之间的绝缘层8，顶层硅7选择低电阻硅，电阻率低于0.002Ω·cm。
低电阻顶层硅可替代传统的电镀种子层，为导电导热柱的制作工艺选择奠定基础；
刻蚀底层硅1采用深硅刻蚀工艺，例Bosch DRIE工艺，绝缘层8可作为截止层，实现深硅刻蚀的自停止效应。
步骤2中，具体的，可优选，制作电学隔离层6方法为采用热氧化工艺于垂直通孔9的侧壁制作热氧层。
步骤3中，具体的，步骤3中刻蚀宜采用反应离子刻蚀工艺。
步骤4中，具体的，于垂直通孔9内制作导电导热柱2宜采用电镀工艺，以顶层硅作为电镀种子层，采用自底向上电镀金属铜的方法，实现垂直通孔9内部的金属化，形成垂直导电导热柱2。
步骤5中，具体的，宜采用化学机械抛光CMP工艺去除顶层硅7、绝缘层8以及平坦化底层硅1表面。
本发明提供的高散热硅基封装基板采用SOI片制作，取代传统的PCB板材封装基板和金属热沉，底层硅为集成电路芯片的衬底材料，其导热系数为148W/m·K。在底层硅中形成垂直通孔，在垂直通孔内形成热氧层与导电导热柱，导电导热柱通过热氧层与底层硅电学隔离，进而，人们可以有选择地将部分数目的导电导热柱用于导热散热，将另部分数目的导电导热柱传输电学信号。
仿真结果证实本发明提供的高散热硅基封装基板及基于其的封装结构具有优异的散热性能，在集成化、热匹配等方面具有巨大的优势，其散热性能和电学信号传输性能优于传统PCB封装基板及基于传统PCB封装基板的封装结构。
为了验证本发明提供的高散热硅基封装基板结构具有优异的热学性能，利用Ansys软件对四种不同基板结构包括PCB基板、带有散热柱的PCB基板、硅基板、本发明提供的高散热硅基封装基板进行建模仿真。在仿真过程中，对这四种基板结构均施加1W的热辐射源。
仿真试验中，示例性采用上述四种基板尺寸大小均为2.1×2.1×0.5mm，芯片尺寸大小为1.5×1.5×0.01mm，芯片置于基板上表面正中间，功耗为1W。PCB、硅以及铜的热传导率分别为0.35W/m·K、148W/m·K、387.6W/m·K。设定模型的上、前、后、左和右5个表面设置为绝热属性，模型环境温度设置为0℃，用来验证不同基板设置情况下的单向散热特性。
对于本发明提供的高散热硅基封装基板，所有的导电导热柱材质均为铜，直径为0.1mm，相邻散导电导热柱的间距为0.05mm，导电导热柱的数量为169个，按13×13阵列排布；
对于带有散热柱的PCB基板，所有散热柱材质也均为铜，直径也为0.1mm，相邻散热柱的间距为0.05mm，散热柱的数量为169个，也按13×13阵列排布
如图8所示，对于PCB基板，仿真结果显示其表面温度最高达到458.174℃，
如图9所示。带有散热柱的PCB基板一定程度上提高了基板的散热性能，表面最高温度从458.174℃降至1.955℃，
如图10所示。如果选用硅基板，其表面最高温度进一步下降至1.279℃，
如图11所示。进一步地，以本发明提供的高散热硅基封装基板结构，表面最高温度只有0.889℃，相比于以上三种基板，其散热性能分别提高99.81％、54.53％以及30.49％。
上述仿真结果证实本发明提供的高散热硅基封装基板结构具有优异的散热性能。此外，在集成化以及热匹配等方面，本发明提供的高散热硅基封装基板结构具有巨大的优势。
实施本发明，具有如下有益效果：
(1)本发明的高散热硅基封装基板的制作工艺，制得的高散热硅基封装基板，在底层硅中形成垂直通孔，在垂直通孔内形成热氧层，并电镀制作导电导热柱，热氧层能够实现导电导热柱与底层硅的电学隔离，而电镀后形成的导电导热柱可以同时实现传输电学信号和散热的功能。
(2)本发明提供的高散热硅基封装基板具有高集成化，且与硅基芯片组合后具备优异的热匹配性能，其散热性能和电学信号传输性能均优于传统的PCB封装基板。
(3)本发明的高散热硅基封装基板的制作方法，以具有低阻特性的顶层硅作为电镀种子层，取代传统的金属薄膜种子层结构，采用自底向上电镀金属铜的方法，实现通孔内部的金属化，形成导电导热柱2，绝缘层能够实现深硅刻蚀的自停止效应，制作工艺简单，生产效率高。
(4)本发明提供的高散热硅基封装基板，体积小巧、结构紧凑，工作可靠，使用方便，通用性广，易于实现封装小型化。
以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内
至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本申请有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式。
还需要说明的是，本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本申请的保护范围。此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施例而已，并不用于限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.高散热硅基封装基板，其特征在于，包括硅衬底，所述硅衬底纵向设置多个垂直通孔(9)，所述垂直通孔(9)贯穿所述硅衬底的上、下表面，所述垂直通孔(9)内设置导电导热柱(2)，所述导电导热柱(2)两端裸露于所述硅衬底的上下表面，所述导电导热柱(2)外侧壁设置电学隔离层(6)，所述垂直通孔(9)的直径范围为50～200μm。
2.高散热封装结构，其特征在于，包括权利要求1的封装基板、附着于所述封装基板的硅衬底上表面的芯片(3)及位于外围的塑封体，所述芯片(3)包括焊点(4)，所述焊点(4)与所述导电导热柱(2)电连接。
3.根据权利要求2所述的高散热封装结构，其特征在于，所述导电导热柱(2)的数目为多个，其中部分数目的所述导电导热柱(2)与所述芯片(3)电连接。
4.根据权利要求2所述的高散热封装结构，其特征在于，所述焊点(4)位于芯片(3)非接触于硅衬底的一面，所述封装结构包括电连接所述导电导热柱(2)与所述焊点(4)的金丝线(5)。
5.权利要求1所述的封装基板的制作方法，其特征在于，包括如下步骤：
步骤1、刻蚀预设参数的SOI片的底层硅(1)至绝缘层(8)形成垂直通孔(9)；
步骤2、所述垂直通孔(9)的内侧壁制作电学隔离层(6)；
步骤3、刻蚀垂直通孔(9)底部的绝缘层(8)；
步骤4、于所述垂直通孔(9)内形成导电导热柱(2)；
步骤5、去除顶层硅(7)、绝缘层(8)，并平坦化底层硅(1)表面。
6.根据权利要求5所述的高散热硅基封装基板的制作方法，其特征在于，步骤1中所述预设参数的SOI片包括顶层硅(7)、底层硅(1)及位于所述顶层硅(7)与所述底层硅(1)之间的绝缘层(8)，所述顶层硅(7)选自低电阻硅，电阻率低于0.002Ω·cm。
7.根据权利要求5所述的高散热硅基封装基板的制作方法，其特征在于，步骤1中刻蚀底层硅(1)采用深硅刻蚀工艺，步骤3中所述刻蚀为采用反应离子刻蚀工艺。
8.根据权利要求5所述的高散热硅基封装基板的制作方法，其特征在于，步骤2中所述制作电学隔离层(6)方法为热氧化工艺于垂直通孔(9)的侧壁制作热氧层。
9.根据权利要求5所述的高散热硅基封装基板的制作方法，其特征在于，所述步骤4、于所述垂直通孔(9)内制作导电导热柱(2)采用电镀工艺，以所述顶层硅作为电镀种子层，采用自底向上电镀金属铜的方法，实现垂直通孔(9)内部的金属化，形成垂直导电导热柱(2)。
10.根据权利要求5所述的高散热硅基封装基板的制作方法，其特征在于，所述步骤5采用化学机械抛光(CMP)工艺去除顶层硅(7)、绝缘层(8)以及平坦化底层硅(1)表面。
CN201910079369.9A 2019-01-28 2019-01-28 高散热硅基封装基板的制作方法及高散热封装结构 Active CN109686707B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910079369.9A CN109686707B (zh) 2019-01-28 2019-01-28 高散热硅基封装基板的制作方法及高散热封装结构
PCT/CN2019/115256 WO2020155719A1 (zh) 2019-01-28 2019-11-04 高散热硅基封装基板、制作方法及高散热封装结构
LU101546A LU101546B1 (de) 2019-01-28 2019-11-04 Baugruppensubstrat auf Siliziumbasis mit hoher Wärmeabgabe, Herstellungsverfahren und Struktur der Baugruppe mit hoher Wärmeabgabe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910079369.9A CN109686707B (zh) 2019-01-28 2019-01-28 高散热硅基封装基板的制作方法及高散热封装结构

Publications (2)

Publication Number Publication Date
CN109686707A true CN109686707A (zh) 2019-04-26
CN109686707B CN109686707B (zh) 2024-06-14

Family

ID=66194904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910079369.9A Active CN109686707B (zh) 2019-01-28 2019-01-28 高散热硅基封装基板的制作方法及高散热封装结构

Country Status (3)

Country Link
CN (1) CN109686707B (zh)
LU (1) LU101546B1 (zh)
WO (1) WO2020155719A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155719A1 (zh) * 2019-01-28 2020-08-06 南通大学 高散热硅基封装基板、制作方法及高散热封装结构
CN112802809A (zh) * 2021-01-15 2021-05-14 上海航天电子通讯设备研究所 一种硅铝合金封装基板及其制备方法
CN117747444A (zh) * 2024-02-07 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种半导体功率器件的封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540295A (zh) * 2009-04-21 2009-09-23 北京大学 一种tsv通孔的绝缘层的制备方法
CN102769092A (zh) * 2012-07-16 2012-11-07 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN209199919U (zh) * 2019-01-28 2019-08-02 南通大学 高散热硅基封装基板及高散热封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863678B2 (ja) * 1992-09-28 1999-03-03 三菱電機株式会社 半導体レーザ装置及びその製造方法
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8431431B2 (en) * 2011-07-12 2013-04-30 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers
CN103123951A (zh) * 2011-11-21 2013-05-29 富士迈半导体精密工业（上海）有限公司 发光元件
CN202736972U (zh) * 2012-07-16 2013-02-13 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构
JP2014033077A (ja) * 2012-08-03 2014-02-20 Canon Inc 貫通孔の形成方法
US9257337B2 (en) * 2013-04-17 2016-02-09 Industrial Technology Research Institute Semiconductor structure and manufacturing method thereof
CN109686707B (zh) * 2019-01-28 2024-06-14 苏州锐杰微科技集团有限公司 高散热硅基封装基板的制作方法及高散热封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540295A (zh) * 2009-04-21 2009-09-23 北京大学 一种tsv通孔的绝缘层的制备方法
CN102769092A (zh) * 2012-07-16 2012-11-07 桂林电子科技大学 基于硅通孔技术的晶圆级大功率led封装结构及其封装方法
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105895579A (zh) * 2016-06-08 2016-08-24 无锡微奥科技有限公司 一种基于soi衬底的tsv圆片的加工方法
CN209199919U (zh) * 2019-01-28 2019-08-02 南通大学 高散热硅基封装基板及高散热封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155719A1 (zh) * 2019-01-28 2020-08-06 南通大学 高散热硅基封装基板、制作方法及高散热封装结构
CN112802809A (zh) * 2021-01-15 2021-05-14 上海航天电子通讯设备研究所 一种硅铝合金封装基板及其制备方法
CN117747444A (zh) * 2024-02-07 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种半导体功率器件的封装方法及封装结构
CN117747444B (zh) * 2024-02-07 2024-05-14 中国科学院长春光学精密机械与物理研究所 一种半导体功率器件的封装方法及封装结构

Also Published As

Publication number Publication date
WO2020155719A1 (zh) 2020-08-06
CN109686707B (zh) 2024-06-14
LU101546B1 (de) 2020-12-01
LU101546A1 (de) 2020-08-03

Similar Documents

Publication Publication Date Title
CN105680133B (zh) 基片集成脊波导板间垂直互联电路结构
CN109686707A (zh) 高散热硅基封装基板、制作方法及高散热封装结构
CN104362143B (zh) 垂直集成系统
CN109524373A (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
Lee et al. Through-glass copper via using the glass reflow and seedless electroplating processes for wafer-level RF MEMS packaging
CN106558748A (zh) 用于将信号发射到介质波导管中的系统
CN105188260A (zh) 印制电路板内嵌流道液冷换热装置
CN104900782A (zh) 具有隔离件的散热增益型线路板制作方法
CN106711565B (zh) 一种小型化三维倒置t/r组件
CN108063302A (zh) 射频基板垂直互联结构
CN103515356A (zh) 一种叠层式三维ltcc垂直互连微波模块
CN103943614B (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN102709275B (zh) 同轴型非接触式3d-mcm垂直互连方法
CN104349593A (zh) 具有散热垫及电性突柱的散热增益型线路板
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN108198788A (zh) 一种具有高射频信号垂直互联传输性能的ltcc基板
CN109478710A (zh) 用于背侧集成电路高频信号辐射、接收的方法和设备以及互连件
CN209199919U (zh) 高散热硅基封装基板及高散热封装结构
CN101472403B (zh) 印刷线路板及其制作方法
CN203827598U (zh) 一种采用毛纽扣连接的微波垂直互联电路
CN110400781A (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN104009014A (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN204536433U (zh) 一种三维微波组件测试装置
CN109473405A (zh) 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法
CN209232770U (zh) 散热集成的电路芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226019 Jiangsu Province, Nantong City Chongchuan District sik Road No. 9

Applicant after: NANTONG University

Applicant after: Suzhou Ruijie Micro Technology Group Co.,Ltd.

Address before: 226019 Jiangsu Province, Nantong City Chongchuan District sik Road No. 9

Applicant before: NANTONG University

Applicant before: CHENGDU U-PKG TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20221117

Address after: Room Z101, Building 1, No. 78, Jinshan East Road, Suzhou Hi tech Zone, Jiangsu 215129

Applicant after: Suzhou Ruijie Micro Technology Group Co.,Ltd.

Address before: 226019 Jiangsu Province, Nantong City Chongchuan District sik Road No. 9

Applicant before: NANTONG University

Applicant before: Suzhou Ruijie Micro Technology Group Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant