CN109683137B - 一种应用于相控阵雷达的多通道同步方法 - Google Patents

Abstract

本发明提供了一种应用于相控阵雷达的多通道同步方法，包括基带数据同步和数字本振同步，基带数据同步包括FPGA接收触发信号，产生分发触发信号，使用采样时钟信号采集分发触发信号，使用同步触发信号来完成信号的采集和产生；数字本振同步包括主模块产生NCO同步触发信号，参考时钟信号采集到公共信号的上升沿后，产生trigger信号，各模块同时复位NCO，来完成NCO的同步，从而实现数字本振信号的同步。本发明实现高速数字器件信号产生和采样以及数字变频的同步控制，保证相控阵雷达多通道数字系统的同步工作，实现有源相控阵雷达和数字阵列雷达天线阵面的多通道同步，满足雷达系统波束指向、高效空间功率合成、多通道收发同步要求。

Description

一种应用于相控阵雷达的多通道同步方法

技术领域

本发明涉及一种同步方法，主要针对高采样频率的数字多通道系统，可以实现有源相控阵雷达和数字阵列雷达天线阵面的多通道同步。

背景技术

有源相控阵雷达和数字阵列雷达天线阵面均由多路TR通道构成，一般有源相控阵雷达收发时序控制和波束指向控制均由TR组件执行、实现。而数字阵列雷达的发射波形产生、回波AD变换也在数字TR组件实现。因此，引出了多通道数字TR高精度同步问题，包含多发射通道数字波形产生器之间的同步、多接收通道数字采样保持之间的同步和多通道收发之间的同步。

在发射DBF体制的雷达中，为了获得系统所需的发射增益和波束指向，系统中所有通道中的波形信号必须保证严格的时序同步。为了保证每个DDS芯片彼此同步，可以运用DDS芯片自带的自动同步功能，通过控制寄存器使每片DDS芯片都处于主动同步模式，可实现每个数字TR模块(DTRM)内多个DDS芯片的同步问题。对于多个数字TR模块模块之间的同步，可以通过对保证定时驱动电路的等长设计、多路定时信号高精度时间补偿技术等实现同步。

大规模相控阵由各数字通道分别独立完成雷达波形的产生、调制以及接收和解调，其难点在于通过高精度定时信号产生、传输补偿、驱动分配实现各数字通道的同步工作。对于多通道数字接收系统，仅取得具有优良性能的单通道采集电路是不够的，宽带阵列的多个通道难以避免在并行采样时出现不同步现象，这会极大地影响到系统性能，特别是波束形成性能。需要对各通道采样不同步造成的影响进行分析，在此基础上寻找简单易行的方法来测量和消除通道之间的不同步时延。对于多通道数字接收系统而言，影响同步的因素主要有工作时钟的同步、系统参考信号的同步和数据传输的同步问题，保证多通道间这三个信号达到纳秒级精度，就可满足数字阵列雷达的需求。

现阶段已实现的多通道同步方案大多针对低采样频率(200MHz以下)的数字多通道系统的，而针对采样频率较高(500MHz以上)的多通道数字系统尚没有合理的解决方案。

发明内容

为了克服现有技术的不足，本发明提供一种应用于相控阵雷达的多通道同步方法，主要针对高采样频率的数字多通道系统，可以实现有源相控阵雷达和数字阵列雷达天线阵面的多通道同步。

本发明解决其技术问题所采用的技术方案是：包括基带数据同步和数字本振同步；

所述的基带数据同步包括以下步骤：

第一步，FPGA接收外部输入或软触发的触发信号，在公共信号的下降沿到来时产生分发触发信号，分发触发信号分别连接各个板卡；

第二步，使用采样时钟信号采集分发触发信号，并锁存至公共信号的上升沿到来第三步，当公共信号的上升沿采集到触发信号后，在下一上升沿时刻产生同步的触发信号，使用该同步触发信号来完成信号的采集和产生；

所述的数字本振同步包括以下步骤：

第一步，主模块产生NCO同步触发信号，参考时钟信号采集到公共信号的上升沿后，产生trigger信号，该信号上拉，当下一个公共信号上升沿到来时拉低trigger信号；

第二步，trigger信号下发给从模块，当下一个公共信号上升沿到达时，采集trigger变高的动作触发；

第三步，各模块同时复位NCO，来完成NCO的同步，从而实现数字本振信号的同步。

本发明的有益效果是：利用高精度公共时钟信号实现高速数字器件的触发信号的同步控制，进而实现高速数字器件信号产生和采样以及数字变频的同步控制，保证了相控阵雷达多通道数字系统的同步工作，该方法可以实现有源相控阵雷达和数字阵列雷达天线阵面的多通道同步，满足雷达系统波束指向、高效空间功率合成、多通道收发同步要求。

附图说明

图1是数字系统原理图；

图2是数字组件原理图；

图3是基带数据同步方案时序关系图；

图4是NCO同步机制时序图。

具体实施方式

下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。

参见图1，本相控阵雷达实现多通道同步方法的数字系统包含N个数字组件(每个数字组件包含4路信号采集ADC通道及4路信号产生DAC通道)和一个公共组件。

公共组件主要用于产生数字组件所需要的电源、时钟、高精度慢速时钟、同步触发信号、控制信号。其中高精度公共信号用于完成精确触发同步，为高质量的时钟信号，该信号到各数字组件的传输路径长度要设计等长，即保证各数字组件接收该信号的相位高度一致；同步时钟信号用于产生数字组件中各通道的ADC或DAC的工作时钟；触发信号由软件触发，实现对多通道的时序控制；控制信号实现对组件的幅度、相位、调频控制字、延迟时间、频率控制字等工作状态进行实时控制。

数字组件包含4路信号采集ADC通道、4路信号产生DAC通道、FPGA模块、时钟信号产生模块、光纤通信模块。其中，4路信号采集ADC通道用于采集射频信号，然后经数字下变频，抽取滤波器得到基带信号，经高速串行接口JESD204B发送给FPGA；4路信号产生DAC通道用于通过JESD204B接口接收FPGA发送的基带信号，经一系列插值滤波器和数字上变频，由DA生成发射的射频信号；FPGA模块用于完成同步触发功能，接口功能，及数据的自定义处理；时钟信号产生模块用于根据高精度时钟信号产生板卡所需的ADC时钟及DAC时钟；光纤通信模块用于实现数字组件外部的数据通信。

参见图2，AD接收通道工作过程如下：射频信号经前端低通滤波接收进来，使用巴伦把单端信号转换成差分信号后进入ADC，ADC是一个采样率高达2.8GSPS，采样位宽为14bit的模数转换器，可以满足在第二奈奎斯特区域采集<2.1GHz的射频信号。信号经ADC采集下来后进入数字下变频，板上带有48bit数控振荡器(NCO)，可以通过编程控制NCO的频率，从而控制下变频的频率。使用NCO经下变频后，直接进行抽取滤波，进行降采样处理。采样数据经JESD204B接口传输给FPGA，FPGA采用XILINX ULTRASCALE FPGA系列芯片，拥有丰富的逻辑资源，可以根据需求定制自定义信号处理功能。

DA信号产生通道工作过程如下：光纤接口将待发送的数据经光纤传输进来，FPGA接收到待发送数据，根据需求自定义信号处理功能，FPGA经JESD204B接口把待发送的数据传递至DAC。DAC拥有一系列插值滤波器，可以把数据插值到高数据速率。数字上变频模块拥有48bit的数控振荡器(NCO)，NCO产生混频频率，NCO可以通过编程控制频率。数据经数字上变频后变换成射频信号，再经射频前端巴伦，低通滤波器发送出去。

整个数字系统完成通道同步需要实现基带数据和数字本振的同步。

参见图3，实现基带同步方案需要三种信号：高精度公共信号、采样时钟、触发信号。高精度公共信号和采样时钟需要非常严格的同步，即信号到各个板卡的传输路径需要等长，触发信号没有太严格的要求。其过程分为三步：触发信号下发、捕获触发信号、生成同步触发信号。

第一步：触发信号下发：由公共板卡FPGA实现，外部触发接口输入触发信号，FPGA接收到触发信号，在高精度公共信号的下降沿到来时产生分发触发信号，分发触发信号分别连接各个板卡。当外部没有提供触发信号输入时，也可以使用软件产生软触发，来完成触发的信号下发。

第二步：捕获触发信号：下发的触发信号到达各模块的时刻不一定一致，使用采样时钟信号采集触发信号，然后把该信号锁存至高精度公共信号的上升沿到来，使高精度公共信号能够在上升沿时刻获取该触发信号有效。

第三步：生成同步触发信号：当高精度公共信号的上升沿采集到触发信号后，在下一上升沿时刻产生同步的触发信号，使用该同步触发信号来完成信号的采集和产生。

参见图4，实现NCO同步需要参考时钟信号、高精度公共信号、同步触发信号。高精度公共信号是由公共板卡产生，参考时钟信号是由高精度公共信号锁存产生，将N个数字组件分为1个主模块和N-1个从模块，主模块产生触发信号，从模块接收该信号，具体工作过程如下。

第一步：主模块生成触发信号：NCO同步触发信号由主模块产生，参考时钟信号采集到高精度公共信号的上升沿后，产生trigger信号，该信号上拉，当下一个公共信号上升沿到来之时拉低trigger信号。

第二步：trigger信号采集：trigger下发给从模块，经过不同延时，trigger信号到达各从模块的时刻不是一致的，由于高精度公共信号是一个慢速信号，当下一个高精度公共信号上升沿到达时，各从模块的trigger信号都已拉高，此时采集到trigger变高的动作触发。

第三步：同步复位NCO：由第二步可以保证各模块同时采集到trigger信号的触发动作，此时各模块同时复位NCO,来完成NCO的同步，从而实现数字本振信号的同步。

Claims (1)

1.一种应用于相控阵雷达的多通道同步方法，包括基带数据同步和数字本振同步，其特征在于包括下述步骤：

所述相控阵雷达实现多通道同步方法的数字系统包含N个数字组件和一个公共组件，每个数字组件包含4路信号采集ADC通道及4路信号产生DAC通道；

公共组件产生数字组件所需要的电源、时钟、高精度慢速时钟、同步触发信号、控制信号，其中高精度公共信号用于完成精确触发同步，该信号到各数字组件的传输路径长度要设计等长，即保证各数字组件接收该信号的相位高度一致；同步时钟信号用于产生数字组件中各通道的ADC或DAC的工作时钟；触发信号由软件触发，实现对多通道的时序控制；控制信号实现对组件的幅度、相位、调频控制字、延迟时间、频率控制字等工作状态进行实时控制；

数字组件包含4路信号采集ADC通道、4路信号产生DAC通道、FPGA模块、时钟信号产生模块、光纤通信模块；其中，4路信号采集ADC通道用于采集射频信号，然后经数字下变频，抽取滤波器得到基带信号，经高速串行接口JESD204B发送给FPGA；4路信号产生DAC通道用于通过JESD204B接口接收FPGA发送的基带信号，经一系列插值滤波器和数字上变频，由DA生成发射的射频信号；FPGA模块用于完成同步触发功能，接口功能，及数据的自定义处理；时钟信号产生模块用于根据高精度时钟信号产生板卡所需的ADC时钟及DAC时钟；光纤通信模块用于实现数字组件外部的数据通信；

AD接收通道工作过程如下：射频信号经前端低通滤波接收进来，使用巴伦把单端信号转换成差分信号后进入ADC，ADC是一个采样率高达2.8GSPS，采样位宽为14bit的模数转换器，满足在第二奈奎斯特区域采集<2.1GHz的射频信号，信号经ADC采集下来后进入数字下变频，板上带有48bit数控振荡器，通过编程控制NCO的频率，从而控制下变频的频率，使用NCO经下变频后，直接进行抽取滤波，进行降采样处理，采样数据经JESD204B接口传输给FPGA，FPGA采用XILINX ULTRASCALE FPGA系列芯片，根据需求定制自定义信号处理功能；

DA信号产生通道工作过程如下：光纤接口将待发送的数据经光纤传输进来，FPGA接收到待发送数据，根据需求自定义信号处理功能，FPGA经JESD204B接口把待发送的数据传递至DAC，DAC拥有一系列插值滤波器，把数据插值到高数据速率，数字上变频模块拥有48bit的数控振荡器，NCO产生混频频率，NCO通过编程控制频率；

所述的基带数据同步包括以下步骤：

第一步，FPGA接收外部输入或软触发的触发信号，在公共信号的下降沿到来时产生分发触发信号，分发触发信号分别连接各个板卡；

第二步，使用采样时钟信号采集分发触发信号，并锁存至公共信号的上升沿到来

第三步，当公共信号的上升沿采集到触发信号后，在下一上升沿时刻产生同步的触发信号，使用该同步触发信号来完成信号的采集和产生；

所述的数字本振同步包括以下步骤：

第一步，主模块产生NCO同步触发信号，参考时钟信号采集到公共信号的上升沿后，产生trigger信号，该信号上拉，当下一个公共信号上升沿到来时拉低trigger信号；

第二步，trigger信号下发给从模块，当下一个公共信号上升沿到达时，采集trigger变高的动作触发；

第三步，各模块同时复位NCO，来完成NCO的同步，从而实现数字本振信号的同步。

Images