CN109659411A - 一种氧化镓半导体叠层结构及其制备方法 - Google Patents

一种氧化镓半导体叠层结构及其制备方法 Download PDF

Info

Publication number
CN109659411A
CN109659411A CN201811511210.1A CN201811511210A CN109659411A CN 109659411 A CN109659411 A CN 109659411A CN 201811511210 A CN201811511210 A CN 201811511210A CN 109659411 A CN109659411 A CN 109659411A
Authority
CN
China
Prior art keywords
gallium oxide
gallium
sapphire substrate
oxide semiconductor
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811511210.1A
Other languages
English (en)
Other versions
CN109659411B (zh
Inventor
王钢
李泽琦
陈梓敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Youdian Semiconductor Technology Co ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201811511210.1A priority Critical patent/CN109659411B/zh
Publication of CN109659411A publication Critical patent/CN109659411A/zh
Application granted granted Critical
Publication of CN109659411B publication Critical patent/CN109659411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种氧化镓半导体叠层结构。所述氧化镓半导体叠层结构包括图形化蓝宝石衬底和生长在图形化蓝宝石衬底上的氧化镓结晶膜;所述氧化镓为纯ε相或纯α相氧化镓;所述图形化蓝宝石衬底的实际表面和c晶面存在0°‑10°的偏离角,所述图形化蓝宝石衬底厚度为400微米至2毫米;所述图形化蓝宝石衬底的图形形状为沟槽形、六边形、三边形、半球形、圆锥形、金字塔形、圆台形、六棱锥、三棱锥或三棱台形中的一种或多种,图形结构高度为100纳米至2微米。本发明解决了异质衬底上生长ε相或α相氧化镓过程中易产生混相的问题,能够在异质衬底上获得纯ε相氧化镓或纯α相氧化镓。

Description

一种氧化镓半导体叠层结构及其制备方法
技术领域
本发明属于半导体材料与半导体光电器件技术领域,主要涉及一种含有氧化镓结晶膜的叠层结构及其制备方法。
背景技术
近年来,以氮化镓、碳化硅为代表的宽禁带半导体材料作在制备高功率、高频器件等方面有广泛应用。而氧化镓的带隙比氮化镓和碳化硅更高,有更高的击穿电压。且氧化镓的巴利加优值作为低损失性指标,是氮化镓和碳化硅的四倍多,说明氧化镓材料在大功率电子器件上将有更好的器件性能。
按晶体结构分类,氧化镓有多种同分异构体,分别被记为α-、β-、γ-、δ-、ε-。其中单斜晶系的β相是最稳定的,其他相经过高温处理可以转变为β相。目前,采用熔体法生长出的氧化镓单晶衬底为β相,在同质衬底上生长易得到高质量的氧化镓结晶膜。但同质衬底价格昂贵,不适合未来工业化量产。因此人们开始探索在廉价的蓝宝石或硅衬底上生长出高质量的氧化镓结晶膜的方法。α相和ε相氧化镓都是六方结构,适合在c面蓝宝石上生长。专利CN106415845A和专利CN108597985A申请文件所获得的分别为异质衬底上的α相和ε相氧化镓。但由于β相是最稳定的,因此采用不合理的方法制备容易获得含有β相的β和ε混相的氧化镓或β和α混相的氧化镓薄膜。因此在异质衬底上抑制β相氧化镓的形成,生长出纯ε相氧化镓或纯α相氧化镓薄膜成为亟需解决的问题。
专利CN205595371U公开了一种LED衬底结构,包括蓝宝石基板,在所述蓝宝石基板上刻蚀形成以阵列形式排列的半球形凸起,所述半球形凸起的外表面均匀连续设有正六边形平面,在正六边形平面所在图形层上还设有氮化铝层,该半球形凸起采用复眼式结构,把反射面设计成连续的正六边形平面结构,改变光的折射曲线、折射点,有效提高了衬底的光提取效率,很好的控制了炫光,在正六边形平面所在图形层上还设有氮化铝层,该氮化铝层与氧化镓结构相似,能有效对氧化镓的材料的应力进行释放,减少氧化镓生长缺陷。可看出,上述技术方案还是通过氮化铝层来调节氧化镓的生长质量,并没有利用图形化的蓝宝石衬底来改善在异质衬底上获得纯相氧化镓的问题。
发明内容
本发明针对异质衬底上生长ε相或α相氧化镓易得到混相薄膜的问题,提供一种氧化镓半导体叠层结构,利用图形化的蓝宝石衬底来抑制β相氧化镓的形成,抑制混相问题,最终获得纯ε相氧化镓或纯α相氧化镓。
为达到上述目的,本发明采用下述技术方案:
一种氧化镓半导体叠层结构,所述氧化镓半导体叠层结构包括图形化蓝宝石衬底和生长在图形化蓝宝石衬底上的氧化镓结晶膜;所述图形化蓝宝石衬底的实际表面和c晶面存在0°-10°的偏离角,所述图形化蓝宝石衬底厚度为400微米至2毫米;所述图形化蓝宝石衬底的图形形状为沟槽形、六边形、三边形、半球形、圆锥形、金字塔形、圆台形、六棱锥、三棱锥或三棱台形中的一种或多种,图形结构高度为100纳米至2微米。
本发明图形化蓝宝石衬底由于在c面蓝宝石上引入了图形结构,其要求所生长的薄膜具有侧向生长的能力,才能最终获得表面完全愈合的薄膜。ε相或α相氧化镓具有六方对称性,这两种氧化镓在c面蓝宝石上生长时,其具有较高的侧向生长速率,能在图形化衬底上形成表面愈合的薄膜;而β相氧化镓在c面蓝宝石上的侧向生长能力不足,在图形化宝石衬底上愈合速率极慢。因此,采用图形化蓝宝石衬底,将使得六方对称的ε相或α相氧化镓具有更高的生长优势,在生长过程中逐渐“过滤”β相氧化镓,解决氧化镓异质外延生长过程中的混相问题,最终形成纯ε相氧化镓或纯α相氧化镓。
优选地,所述图形化蓝宝石衬底的图形结构为无序随机排列或有序排列,其中有序排列包括一维条形排列、二维正方格子排列、二维六角密堆积排列或二维准晶排列。
优选地,所述图形化蓝宝石衬底的图形结构高度为900纳米至1.5微米。
优选地,所述图形化蓝宝石衬底可由干法刻蚀、湿法刻蚀、激光切割中的一种或多种方法制得。
优选地,所述氧化镓结晶膜为纯ε相氧化镓或纯α相氧化镓。
优选地,所述氧化镓结晶膜厚度高于图形化蓝宝石衬底的图形结构高度,且氧化镓结晶膜厚度低于20微米。
优选地,所述氧化镓结晶膜含有掺杂剂;所述掺杂剂为锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合。
优选地,所述氧化镓半导体结晶膜可以是无掺杂的氧化镓结晶膜和含有任意一种或多种掺杂剂的氧化镓结晶膜,按照任意数量和顺序叠加而成。
所述氧化镓半导体叠层结构的制备方法,包括如下步骤:
S1:对图形化蓝宝石衬底进行化学清洗;
S2:操控化学气相沉积设备,将图形化蓝宝石衬底送入反应室,并让托盘旋转,准备进行氧化镓结晶膜的外延生长;
S3:反应室升温至400-850摄氏度,然后通入载气,并将反应室内压力控制在5-500Torr;
S4:稳定生长参数后,向反应室通入镓源和氧源,实现氧化镓结晶膜的外延生长;
S5:当氧化镓结晶膜生长结束后,降温后取样,即得。
优选地,S2所述托盘转速为100-1000转/分钟。
优选地,S1所述对图形化蓝宝石衬底进行化学清洗包括有机清洗和无机酸碱清洗处理。通过上述清洗手段,能够有效的清除外延片表面因生长缺陷导致的不洁点。
S1所述图形化蓝宝石衬底的图形结构为无序随机排列或有序排列,其中有序排列包括一维条形排列、二维正方格子排列、二维六角密堆积排列或二维准晶排列。对于具体的排布方式,可以根据不同的需求进行灵活选择。
S2所述采用化学气相沉积方法进行沉积生长;特别的,化学气相沉积方法包含各种具体的形式,包括等离子增强化学气相沉积、金属有机化学气相沉积、低压化学气相沉积、原子层沉积等。
S3所述载气并未做特殊的规定,只要是惰性气体或者不与有机金属源发生反应的气体即可,优选氮气、氩气。
优选地,S4所述镓源为三甲基镓或三乙基镓,镓源瓶温度为(-20)~50℃,镓源瓶压力为10-700Torr,载气流量范围为1-1000sccm。
优选地,S4所述氧源为气体氧源和/或液体氧源,其中所述气体氧源为氧气、臭氧、一氧化氮、二氧化氮、氧化二氮和氧等离子体中的一种或多种,气体氧源的流量范围1-10000sccm;所述液体氧源为水和/或醋酸溶液,源瓶温度范围为0-100℃,镓源瓶压力为10-700Torr,载气流量范围为1-10000sccm。
与现有技术相比,本发明的有益效果:
本发明通过引入图形化蓝宝石衬底,提升ε相氧化镓或α相氧化镓的生长优势,抑制β相氧化镓的形成,防止混相,最终获得纯ε相氧化镓或纯α相氧化镓。
附图说明
图1是本发明一种氧化镓半导体叠层结构示意图。
图2是实施例1中在圆锥形的图形化蓝宝石衬底上生长锡掺杂氧化镓结晶膜的结构示意图。
图3是实施例1中圆锥形的图形化蓝宝石衬底微区结构俯视图。
图4是实施例1中掺锡氧化镓薄膜的X射线衍射图谱。
图5是实施例2中在六边形的图形化蓝宝石衬底上生长氧化镓结晶膜的结构示意图。
图6是实施例2中六边形的图形化蓝宝石衬底微区结构俯视图。
图7是实施例2中氧化镓薄膜的X射线衍射图谱。
图8是实施例3中在半球形的图形化蓝宝石衬底上生长氧化镓结晶膜的结构示意图。
图9是对比例1中掺锡氧化镓薄膜的X射线衍射图谱。
图10是对比例2中掺锡氧化镓薄膜的X射线衍射图谱。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合说明书附图和具体实施例,对本发明进一步详细说明,但本发明要求的保护范围并不局限于实施例。
实施例1:
利用现有MOCVD设备,采用有机金属三甲基镓作为镓源,氧气作为氧源,四(二甲氨基)锡为掺杂源,纯度为99.999%以上的氩气作为载气和生长保护气氛,在圆锥形的图形化蓝宝石衬底上生长出高质量锡掺杂氧化镓结晶膜。
氧化镓结晶膜的制备方法如下:
步骤1:选取c面圆锥形的图形化蓝宝石衬底,首先将衬底在丙酮溶液中超声波清洗3-10min;其次将其在异丙酮溶液中超声清洗3-10min;然后分别将上述清洗过的衬底在盐酸和双氧水溶液、硫酸和双氧水溶液中超声波清洗3-10min,最后将衬底取出后利用氮气吹干,完成清洗。
步骤2:操控MOCVD设备,将衬底送入反应腔的反应室内,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至500摄氏度,同时向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室压力控制在10Torr。
步骤4:调节镓源瓶温度为25℃、镓源瓶压力为320Torr。
步骤5:调节锡源瓶温度为2℃、镓源瓶压力为400Torr。
步骤6:生长参数稳定后,向镓源瓶和锡源瓶中通入氩气载气,并让载气流入反应室中,同时向反应室中通入氧气,流量分别控制在100sccm、7sccm和3000sccm,在衬底上生长出5微米的锡掺杂氧化镓结晶膜。
步骤7:当锡掺杂氧化镓膜生长过程结束后,停止氩气载气通入反应室,保持补充性氩气通入反应室,直接降温至室温后取样,完成高质量锡掺杂氧化镓外延膜的制备。
参见图2,为在圆锥形的图形化蓝宝石衬底上生长锡掺杂氧化镓结晶膜的结构示意图。
参见图3,为圆锥形的图形化蓝宝石衬底微区结构俯视图。
参见图4,为本实施例掺锡氧化镓薄膜的X射线衍射图谱,图中衍射峰位表明本实施例制得的掺锡氧化镓薄膜为纯ε相的氧化镓半导体结晶膜。
实施例2:
利用现有MOCVD设备,采用有机金属三乙基镓作为镓源,去离子水作为氧源,纯度为99.999%以上的氩气作为载气和生长保护气氛,在六边形的图形化蓝宝石衬底上生长出氧化镓结晶膜。
氧化镓结晶膜的制备方法如下:
步骤1:选取c面六边形的图形化蓝宝石衬底,首先将衬底在丙酮溶液中超声波清洗3-10min;其次将其在异丙酮溶液中超声清洗3-10min;然后分别将上述清洗过的衬底在盐酸和双氧水溶液、硫酸和双氧水溶液中超声波清洗3-10min,最后将衬底取出后利用氮气吹干,完成清洗。
步骤2:操控MOCVD设备,将衬底送入反应腔,并让托盘旋转,转速为1000转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至600摄氏度,同时向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室压力控制在80Torr。
步骤4:调节镓源瓶温度为25℃、镓源瓶压力为320Torr。
步骤5:调节水源瓶温度为25℃、水源瓶压力为280Torr。
步骤6:生长参数稳定后,向镓源和水源的源瓶中通入氩气载气,并让载气流入反应室中,流量分别控制在流量分别控制在40sccm和1500sccm,在衬底上生长出200nm的氧化镓成核层。
步骤7:其他条件不变,暂停通入三乙基镓,并升温至660度。
步骤8:生长参数稳定后,重新通入镓源,将镓源和水源流量分别控制在80sccm和3500sccm,在衬底上生长出6微米的氧化镓结晶膜。
步骤9:当氧化镓膜生长过程结束后,停止氩气载气通入反应室,保持补充性氩气通入反应室,直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图5,为在六边形的图形化蓝宝石衬底上生长氧化镓结晶膜的叠层结构示意图。
参见图6,为六边形的图形化蓝宝石衬底微区结构的俯视图。
参见图7,为本实施例氧化镓薄膜的X射线衍射图谱,图中衍射峰位表明本实施例制得的氧化镓薄膜为纯ε相的氧化镓半导体结晶膜。
实施例3:
与实施例1相比,其他条件相同,只是衬底采用c面半球形图形化蓝宝石衬底。
参见图8,为在半球形的图形化蓝宝石衬底上生长氧化镓结晶膜的叠层结构示意图。
实施例4:
与实施例1相比,其他条件相同,仅步骤2所述托盘转速为100转/分钟。
实施例5:
与实施例1相比,其他条件相同,除了选取实际表面和c晶面存在10°的偏离角的蓝宝石衬底。
实施例6:
与实施例1相比,其他条件相同,步骤3:反应室升温至400摄氏度,同时向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室压力控制在5Torr。
实施例7:
与实施例1相比,其他条件相同,步骤3:反应室升温至850摄氏度,同时向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室压力控制在500Torr。
对比例1:
与实施例1相比,其他条件相同,仅蓝宝石衬底没有进行图形化处理。
参见图9,为本实施例中掺锡氧化镓薄膜的X射线衍射图谱,图中衍射峰位表明本实施例制得的氧化镓薄膜为混相。
对比例2:
与实施例1相比,其他条件相同,但采用蒸镀的工艺来生长氧化镓结晶膜。
参见图10,为本实施例中掺锡氧化镓薄膜的X射线衍射图谱,图中衍射峰位表明本实施例制得的氧化镓薄膜结晶质量变差。
根据上述说明书的揭示和教导,本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此,本发明并不局限于上面揭示和描述的具体实施方式,对发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。此外,尽管本说明书中使用了一些特定的术语,但这些术语只是为了方便说明,并不对本发明构成任何限制。

Claims (10)

1.一种氧化镓半导体叠层结构,其特征在于,所述氧化镓半导体叠层结构包括图形化蓝宝石衬底和生长在图形化蓝宝石衬底上的氧化镓结晶膜;所述图形化蓝宝石衬底的实际表面和c晶面存在0°-10°的偏离角,所述图形化蓝宝石衬底厚度为400微米至2毫米;所述图形化蓝宝石衬底的图形形状为沟槽形、六边形、三边形、半球形、圆锥形、金字塔形、圆台形、六棱锥、三棱锥或三棱台形中的一种或多种,图形结构高度为100纳米至2微米。
2.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述图形化蓝宝石衬底可由干法刻蚀、湿法刻蚀、激光切割中的一种或多种方法制得。
3.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述图形化蓝宝石衬底的图形结构为无序随机排列或有序排列,其中有序排列包括一维条形排列、二维正方格子排列、二维六角密堆积排列或二维准晶排列。
4.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述图形化蓝宝石衬底的图形结构高度为900纳米至1.5微米。
5.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述氧化镓结晶膜为纯ε相氧化镓或纯α相氧化镓。
6.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述氧化镓结晶膜厚度高于图形化蓝宝石衬底的图形结构高度,且氧化镓结晶膜厚度低于20微米。
7.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述氧化镓结晶膜含有掺杂剂;所述掺杂剂为锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合。
8.根据权利要求1所述氧化镓半导体叠层结构,其特征在于,所述氧化镓半导体结晶膜是无掺杂的氧化镓结晶膜和含有任意一种或多种掺杂剂的氧化镓结晶膜按照任意数量和顺序叠加而成。
9.权利要求1-8任一所述氧化镓半导体叠层结构的制备方法,包括如下步骤:
S1:对图形化蓝宝石衬底进行化学清洗;
S2:操控化学气相沉积设备,将图形化蓝宝石衬底送入反应室,并让托盘旋转,准备进行氧化镓结晶膜的外延生长;
S3:反应室升温至400-850摄氏度,然后通入载气,并将反应室内压力控制在5-500Torr;
S4:稳定生长参数后,向反应室通入镓源和氧源,实现氧化镓结晶膜的外延生长;
S5:当氧化镓结晶膜生长结束后,降温后取样,即得。
10.根据权利要求9所述氧化镓半导体叠层结构的制备方法,其特征在于,S2所述托盘转速为100-1000转/分钟。
CN201811511210.1A 2018-12-11 2018-12-11 一种氧化镓半导体叠层结构及其制备方法 Active CN109659411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811511210.1A CN109659411B (zh) 2018-12-11 2018-12-11 一种氧化镓半导体叠层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811511210.1A CN109659411B (zh) 2018-12-11 2018-12-11 一种氧化镓半导体叠层结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109659411A true CN109659411A (zh) 2019-04-19
CN109659411B CN109659411B (zh) 2020-02-14

Family

ID=66113309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811511210.1A Active CN109659411B (zh) 2018-12-11 2018-12-11 一种氧化镓半导体叠层结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109659411B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085658A (zh) * 2019-04-24 2019-08-02 中山大学 氧化镓半导体及其制备方法
CN111725072A (zh) * 2020-06-30 2020-09-29 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法
CN115305571A (zh) * 2022-08-11 2022-11-08 江苏第三代半导体研究院有限公司 氧化镓外延结构及其制备方法
CN117238753A (zh) * 2023-11-13 2023-12-15 中国电子科技集团公司第四十六研究所 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150235819A1 (en) * 2012-09-14 2015-08-20 Kobelco Research Institute, Inc. Oxide sintered body and sputtering target
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
CN107140681A (zh) * 2017-04-21 2017-09-08 辽宁师范大学 β‑Ga2O3微米带的制备方法
US9884763B1 (en) * 2004-07-28 2018-02-06 Nanosys, Inc. Process for group III-V semiconductor nanostructure synthesis and compositions made using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9884763B1 (en) * 2004-07-28 2018-02-06 Nanosys, Inc. Process for group III-V semiconductor nanostructure synthesis and compositions made using same
US20150235819A1 (en) * 2012-09-14 2015-08-20 Kobelco Research Institute, Inc. Oxide sintered body and sputtering target
CN103489967B (zh) * 2013-09-05 2016-07-13 大连理工大学 一种氧化镓外延膜的制备方法及氧化镓外延膜
CN107140681A (zh) * 2017-04-21 2017-09-08 辽宁师范大学 β‑Ga2O3微米带的制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085658A (zh) * 2019-04-24 2019-08-02 中山大学 氧化镓半导体及其制备方法
WO2020215444A1 (zh) * 2019-04-24 2020-10-29 中山大学 氧化镓半导体及其制备方法
CN111725072A (zh) * 2020-06-30 2020-09-29 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法
CN111725072B (zh) * 2020-06-30 2022-12-30 吉林大学 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法
CN115305571A (zh) * 2022-08-11 2022-11-08 江苏第三代半导体研究院有限公司 氧化镓外延结构及其制备方法
CN115305571B (zh) * 2022-08-11 2023-07-21 江苏第三代半导体研究院有限公司 氧化镓外延结构及其制备方法
CN117238753A (zh) * 2023-11-13 2023-12-15 中国电子科技集团公司第四十六研究所 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法
CN117238753B (zh) * 2023-11-13 2024-04-26 中国电子科技集团公司第四十六研究所 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法

Also Published As

Publication number Publication date
CN109659411B (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US20220049348A1 (en) Method of manufacturing oxide crystal thin film
CN109659411A (zh) 一种氧化镓半导体叠层结构及其制备方法
CN101180420B (zh) GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
JP3864870B2 (ja) 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
Liu et al. Low-temperature and catalyst-free synthesis of well-aligned ZnO nanorods on Si (100)
CN113235047B (zh) 一种AlN薄膜的制备方法
JP2010132556A (ja) n型窒化ガリウム単結晶基板
CN103305903B (zh) 一种高氮压助熔剂-坩埚下降法制备GaN晶体的方法
JP6233959B2 (ja) 酸化物結晶薄膜の製造方法
JP6298057B2 (ja) ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
CN108987257B (zh) 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
CN110172732A (zh) 利用过渡金属氮化物牺牲层制备氮化物单晶衬底的方法
Duan et al. Tailoring the surface of ZnO nanorods into corrugated nanorods via a selective chemical etch method
CN102239283A (zh) 生长氮化镓晶体的方法和制造氮化镓晶体的方法
He et al. Influence of pH value on the structures and optical properties of ZnO nanocrystalline synthesized with a solution process
JP2006265101A (ja) 窒化ガリウム結晶、窒化ガリウム基板及び半導体レーザデバイス
JP2002161000A (ja) 窒化ガリウム単結晶の製造方法
CN101139702B (zh) 脉冲激光沉积制备硅基锐钛矿相TiO2薄膜的方法
WO2012002089A1 (ja) サファイア単結晶の製造方法、サファイア基板および半導体発光素子
CN114775055B (zh) 一种氧化镓晶体及其制备方法和应用
Shekari et al. Optical and structural characterizations of GaN nanostructures
CN114141910B (zh) 一种蓝宝石衬底生长纯相Ga2O3薄膜的方法及日盲紫外探测器
Fragalà et al. Controlled large-scale fabrication of sea sponge-like ZnO nanoarchitectures on textured silicon
CN118292099A (zh) 在掺铝氧化锌表面低温制备β相氧化镓薄膜的方法及产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210329

Address after: 201600 G08, 7th floor, building 11, 1569 Yushu Road, Songjiang District, Shanghai

Patentee after: Shanghai Youdian Semiconductor Technology Co.,Ltd.

Address before: No. 135, Xingang West Road, Haizhu District, Guangzhou, Guangdong 510260

Patentee before: SUN YAT-SEN University