CN109659104B - 一种高可靠双面异质复合电极热敏芯片 - Google Patents

Abstract

本发明涉及一种高可靠双面异质复合电极热敏芯片，所述热敏电阻芯片包括热敏陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述热敏陶瓷基片的两表面上，所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在热敏陶瓷基片上层叠而成。本发明还涉及所述高可靠双面异质复合电极热敏芯片的制备方法。本发明所述的高可靠双面异质复合电极热敏芯片同时可以满足回流焊和打线键合两种焊接工艺，其具有邦定效果好、耐高温、可靠性高、稳定性高的优点。

Description

一种高可靠双面异质复合电极热敏芯片

技术领域

本发明涉及电子元件技术领域，特别是涉及一种高可靠双面异质复合电极热敏芯片及其制备方法。

背景技术

热敏电阻芯片广泛应用于各种温度探测、温度补偿、温度控制电路中，其在电路中起到将温度的变量转化成所需的电子信号的核心作用。

如图1所示，现有的热敏电阻芯片包括热敏陶瓷基片1’、表面电极2’和底面电极3’，所述表面电极2’和底面电极3’分别设于所述热敏陶瓷基片1’的两表面上，表面电极2’和底面电极3’都采用同一种金属制作，例如都采用银或都采用金制作。由于热敏电阻芯片的热敏陶瓷基片1’、表面电极2’和底面电极3’都是经过800℃以上温度烧结而成的，因此热敏电阻芯片实际使用时的耐温性能，通常是由其与应用的电路模块之间的焊接材料的耐温性能决定的。

目前，热敏电阻芯片在IGBT、红外热电堆等模块中的应用要求达到小型化、快速化，因此所采用的都是邦定热敏电阻芯片的工艺。邦定工艺是把芯片安装在电路板上，并实现芯片内部电路与电路板的电性连接。

常规的热敏电阻芯片邦定工艺，是用低温银胶将热敏电阻芯片的底面电极贴于电路板上，并用打铝线、铜线或金线的方式将热敏电阻芯片的顶面电极与电路板上的焊盘连接起来。由于低温银胶的固化温度在100℃左右，固化后的银胶耐温温度不超过150℃，所以现有的热敏电阻芯片的耐温温度也不超过150℃，不能适应温度较高的工作环境。

锡膏回流焊工艺常用于焊接SMT贴片线路板，具有准确性高、高效、稳定可靠的优点，且与低温银胶相比，焊锡的耐温温度可达260℃，因此锡膏回流焊应用在热敏电阻芯片的邦定工艺中，可以明显提升热敏电阻芯片的耐热性能。

然而，现有的热敏电阻芯片在采用锡膏回流焊的邦定工艺及实际使用过程中，存在以下的问题：银表面电极适合与铝线、铜线或金线进行邦定焊接，且焊接效果良好，但银底面电极采用锡膏回流焊技术焊接于电路板上时，存在吃银现象(即银迁移)，轻微的吃银现象会造成芯片的电气性能突变以及可靠性下降，吃银现象严重时芯片底面完全无银附着，使陶瓷体露出，造成焊接后芯片与电路板发生分离，直接导致产品失效，另外银与锡焊接相融合在一起时会形成锡银合金，导致芯片的电极性能改变。

发明内容

基于此，本发明的目的在于，提供一种高可靠双面异质复合电极热敏芯片，其同时可以满足回流焊和打线键合两种焊接工艺，，具有邦定效果好、耐高温、可靠性高、稳定性高的优点。

本发明采取的技术方案如下：

一种高可靠双面异质复合电极热敏芯片，包括热敏陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述热敏陶瓷基片的两表面上，所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在热敏陶瓷基片上层叠而成。

本发明的热敏电阻芯片中，表面电极用于打线键合，底面电极用于邦定焊接在电路板上；底面电极的银层(Ag)是作为与热敏陶瓷基片结合的基础层，能够与热敏陶瓷基片形成有力的结合；底面电极的钛钨层(TiW)主要与热敏陶瓷基片牢固结合，可以很好地匹配热敏陶瓷基片的膨胀系数，防止开裂；底面电极的铜层(Cu)作为阻挡层，用于阻挡外界对钛钨层的破坏，并具有焊接作用；底面电极的金层(Au)既是焊接层，也是保护层，其稳定性高，可防止氧化、抗腐蚀、防破坏、耐高温，防止焊接锡膏破坏底面电极内部，能很好地满足回流焊的工艺要求；表面电极的银层(Ag)能够与热敏陶瓷基片形成有力的结合，且可以很好地与铝线、铜线或金线进行邦定焊接。

相对于现有技术，本发明的双面异质电极的热敏电阻芯片的底面电极适合与锡膏回流焊或用银膏焊接，由于焊锡的耐温温度可达260℃，高温锡可达300℃以上，故所述热敏电阻芯片的耐温温度在260℃以上，同时其表面电极的银层能与铝线、金线或铜线很好地邦定焊接，邦定打线后不脱线。而且，本发明通过在底面电极中将钛钨层、铜层和金层从内向外层叠设置，使热敏电阻芯片耐高温锡膏回流焊接，并能够有效提升热敏电阻芯片的稳定性、耐温性、抗腐蚀性、抗破坏性，明显提高可靠性，还能控制芯片的电极材料成本。

另外，由于集成电路中会使用到多种电子元器件包括电阻、电容、电感等，而这些器件都是贴片式产品，所以通常只能采用锡膏回流焊工艺邦定，而本发明的高可靠双面异质复合电极热敏芯片的底面适合回流焊工艺要求，因此可以与其他的器件组装后实现一次性回流焊接，提高集成电路的生产效率。进一步地，所述底面电极中，所述钛钨层的厚度为0.1～0.15微米，所述铜层的厚度为0.1～0.2微米，所述金层的厚度为0.25～0.55微米。

通过此处对底面电极中各层金属的厚度范围的限定，在保证电气性能和提升可靠性的同时，可控制材料成本，经试验验证上述厚度范围能够保证产品的电性能和可靠性；

其中，钛钨层太薄则与热敏陶瓷基片和铜层结合较差，太厚则在切割时由于应力大而容易分层脱离，并造成成本增加；铜层为阻挡层，太薄则无法起到阻挡作用，太厚则在切割时由于应力大而容易分层脱离，并造成成本增加；金层既是焊接层也是保护层，金层太薄则产品电性能合格率低，且产品可靠性降低，并无法起到保护作用，金层太厚则成本太高，并且会导致产品划片切割时金层卷边和起皮，从而影响产品外观以及降低可靠性。

进一步地，所述底面电极的钛钨层中，钛与钨的质量比为1:9，该组成的钛钨层与热敏陶瓷基片的膨胀系数基本一致，使底面电极与热敏陶瓷基片保持良好结合，同时与铜层的结合也更好。

进一步地，所述表面电极的银层厚度为4～7微米。银层太厚则与热敏陶瓷基片结合不紧密，降低产品可靠性，且切割时容易起皮和卷边，成本也高，同时如果用银浆印刷制备银层，银层太厚还会导致银浆中的玻璃过多地渗透至热敏陶瓷基片中，从而降低产品可靠性；银层太薄则表面孔隙率高，同样会降低产品可靠性，也会降低产品性能合格率。

进一步地，所述表面电极的银层是通过在所述热敏陶瓷基片上印刷银浆并高温烧结的方式形成；所述底面电极的钛钨层、铜层和金层都是采用溅射法形成的。

通过高温烧结使银浆中的玻璃粉熔化渗透到热敏陶瓷中形成有力的结合层；采用溅射法制作的钛钨层、铜层和金层非常致密，具有较强的抗破坏能力，带来更高的可靠性。

本发明的另一目的在于，提供上述任一项所述的高可靠双面异质复合电极热敏芯片的制备方法，包括如下步骤：在片状的热敏陶瓷基材的一表面上依次设置钛钨层、铜层和金层，并在所述热敏陶瓷基材的另一表面上设置银层，然后将所述热敏陶瓷基材切割成单个的所述热敏电阻芯片。

进一步地，所述制备方法包括如下步骤：

S1：在片状的热敏陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的热敏陶瓷基材；

S2：在步骤S1得到的热敏陶瓷基材的另一表面上依次溅射钛钨层、铜层和金层；

S3：测试步骤S2得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏电阻芯片的阻值计算出单个热敏电阻芯片的尺寸大小，然后对所述热敏陶瓷基材进行划切，得到单个的所述热敏电阻芯片。

进一步地，步骤S1中，高温烧结的温度为850～870℃，烧结保温时间为15分钟，通过高温烧结使银浆中的玻璃粉熔化渗透到热敏陶瓷基材中形成有力的结合层。

进一步地，步骤S2中，利用真空溅射镀膜机在氩气作为工作气体的条件下依次溅射钛钨层、铜层和金层。

进一步地，步骤S2中，溅射前将热敏陶瓷基材放入等离子清洗机中进行清洗，并活化表面。

为了更好地理解和实施，下面结合附图详细说明本发明。

附图说明

图1为现有的热敏电阻芯片的结构示意图；

图2为本发明的高可靠双面异质复合电极热敏芯片的结构示意图；

图3为本发明的高可靠双面异质复合电极热敏芯片的制备流程图；

图4为真空溅射示意图。

具体实施方式

请参阅图2，其为本发明的高可靠双面异质复合电极热敏芯片的结构示意图。

本发明的高可靠双面异质复合电极热敏芯片包括热敏陶瓷基片1、表面电极2和底面电极3，所述表面电极2和底面电极3分别设于所述热敏陶瓷基片1的两表面上；所述表面电极2为银层，所述底面电极3由钛钨层31、铜层32和金层33从内向外依次在热敏陶瓷基片1上层叠而成。

具体地，所述底面电极3中，所述钛钨层31的厚度为0.1～0.15微米，所述铜层32的厚度为0.1～0.2微米，所述金层33的厚度为0.25～0.55微米。

所述钛钨层31中，钛与钨的质量比为1:9。

所述表面电极2银层厚度为4～7微米。

所述表面电极2的银层是通过印刷银浆并高温烧结的方式形成的，所述钛钨层31、铜层32和金层33都是采用溅射法形成的。

请参阅图3-4，图3为本发明的高可靠双面异质复合电极热敏芯片的制备流程图，图4为真空溅射示意图。

所述的高可靠双面异质复合电极热敏芯片的制备方法如下：

S1：在片状的热敏陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的热敏陶瓷基材。

具体地，所述热敏陶瓷基材是由NTC热敏陶瓷粉料经过压制、烧结、切片而制成的；所述高温烧结的温度为850～870℃，烧结保温时间为15分钟；印刷银层的厚度为4～7微米，优选均为5微米。

S2：在步骤S1得到的热敏陶瓷基材的另一表面上依次溅射钛钨层31、铜层32和金层33；具体包括以下步骤：

S21：一次清洗：

使用清洗液处理步骤S1得到的热敏陶瓷基材，再使用超声波机清洗，清洗时间为：5±1分钟，然后烘干，烘干温度为：100±5℃，烘干时间为：30±5分钟。

S22：二次清洗：

将步骤S21一次清洗得到的热敏陶瓷基材放到等离子清洗机中进行二次清洗，清洗时间为：5±1分钟，烘干温度为：100±5℃，烘干时间为：30±5分钟，同时活化表面。

S23：溅射钛钨层31：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以钛与钨的质量比为1:9的钛钨合金作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S22得到的热敏陶瓷基材上，在热敏陶瓷基材中没有印刷银层的表面上溅射一层钛钨层31，溅射厚度为0.1～0.15微米。

S24：溅射铜层32：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以铜作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S23得到的热敏陶瓷基材上，在步骤23得到的钛钨层31表面上溅射一层铜层32，溅射厚度为0.1～0.2微米。

S25：溅射金层33：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以金作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S23得到的热敏陶瓷基材上，在步骤24得到的铜层32表面上溅射一层金层33，溅射厚度为0.25～0.55微米。

S3：测试步骤S2得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏电阻芯片的阻值计算出单个热敏电阻芯片的尺寸大小，然后对所述热敏陶瓷基材进行划切，得到单个的所述热敏电阻芯片。

S4：测试分选：

使用热敏电阻测试仪4对步骤S3批量生产得到的热敏电阻芯片逐个进行电阻值测试，将不符合要求的产品分选淘汰。

分别对设计阻值均为10KΩ的现有双面银电极的热敏电阻芯片与本发明的高可靠双面异质复合电极热敏芯片进行可靠性测试，包括高温老化试验、冷热冲击试验和邦定拉力测试。

(1)高温老化试验：将热敏电阻芯片样品置于250±5℃的烘箱下老化1000小时，检测试验前后样品的阻值，并计算阻值变化率。高温老化试验结果见表一：

表一250℃/1000H高温老化试验结果

(2)冷热冲击试验：将热敏电阻芯片样品置于-40℃(气体中)5分钟→室温中1分钟→置于150℃(气体中)5分钟，依次进行1000个循环。检测试验前后样品的阻值，并计算阻值变化率。冷热冲击试验结果见表二：

表二-40℃/150℃冷热冲击试验结果

(3)邦定拉力测试：通过锡膏回流焊将热敏电阻芯片样品焊接在电路板上之后，再使用邦定机在芯片表面邦定1mil铝线，再测试键合拉力，单位为克力(g)。邦定拉力测试结果见表三：

表三邦定拉力测试结果

由上述可靠性测试的数据可知，与现有的热敏电阻芯片相比，本发明的热敏电阻芯片耐高温性能明显更好，在250℃高温下的阻值变化率最多仅为0.2％，而且明显更耐冷热冲击，-40℃/150℃冷热冲击下的阻值变化率最多仅为0.2％，同时邦定1mil铝线拉力可达现有芯片的两倍以上，可靠性和稳定性好。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种高可靠双面异质复合电极热敏芯片，包括热敏陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述热敏陶瓷基片的两表面上，其特征在于：所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在热敏陶瓷基片上层叠而成。

2.根据权利要求1所述的高可靠双面异质复合电极热敏芯片，其特征在于：所述底面电极中，所述钛钨层的厚度为0.1～0.15微米，所述铜层的厚度为0.1～0.2微米，所述金层的厚度为0.25～0.55微米。

3.根据权利要求1所述的高可靠双面异质复合电极热敏芯片，其特征在于：所述底面电极的钛钨层中，钛与钨的质量比为1:9。

4.根据权利要求1所述的高可靠双面异质复合电极热敏芯片，其特征在于：所述表面电极的银层厚度为4～7微米。

5.根据权利要求1所述的高可靠双面异质复合电极热敏芯片，其特征在于：所述表面电极的银层是通过在所述热敏陶瓷基片上印刷银浆并高温烧结的方式形成；所述底面电极的钛钨层、铜层和金层都是采用溅射法形成的。

6.权利要求1-5任一项的高可靠双面异质复合电极热敏芯片的制备方法，其特征在于：包括如下步骤：在片状的热敏陶瓷基材的一表面上依次设置钛钨层、铜层和金层，并在所述热敏陶瓷基材的另一表面上设置银层，然后将所述热敏陶瓷基材切割成单个的所述热敏电阻芯片。

7.根据权利要求6所述的高可靠双面异质复合电极热敏芯片的制备方法，其特征在于：包括如下步骤：

S1：在片状的热敏陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的热敏陶瓷基材；

S2：在步骤S1得到的热敏陶瓷基材的另一表面上依次溅射钛钨层、铜层和金层；

S3：测试步骤S2得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏电阻芯片的阻值计算出单个热敏电阻芯片的尺寸大小，然后对所述热敏陶瓷基材进行划切，得到单个的所述热敏电阻芯片。

8.根据权利要求7所述的高可靠双面异质复合电极热敏芯片的制备方法，其特征在于：步骤S1中，高温烧结的温度为850～870℃，烧结保温时间为15分钟。

9.根据权利要求7所述的高可靠双面异质复合电极热敏芯片的制备方法，其特征在于：步骤S2中，利用真空溅射镀膜机在氩气作为工作气体的条件下依次溅射钛钨层、铜层和金层。

10.根据权利要求7所述的高可靠双面异质复合电极热敏芯片的制备方法，其特征在于：步骤S2中，溅射前将热敏陶瓷基材放入等离子清洗机中进行清洗，并活化表面。

Images