CN109659134A - 一种高可靠双面异质复合电极芯片电容 - Google Patents

Abstract

本发明提供一种高可靠双面异质复合电极芯片电容，所述芯片电容包括电容陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述电容陶瓷基片的两表面上，所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在电容陶瓷基片上层叠而成。本发明还涉及所述高可靠双面异质复合电极芯片电容的制备方法。本发明所述的高可靠双面异质复合电极芯片电容适合回流焊工艺要求，同时表面适合打线键合，其具有邦定效果好、耐高温、可靠性高、稳定性高的优点。

Description

一种高可靠双面异质复合电极芯片电容

技术领域

本发明涉及电子元件技术领域，特别是涉及一种高可靠双面异质复合电极芯片电容及其制备方法。

背景技术

单层陶瓷芯片电容(Single-layer capacitors,SLC)具有尺寸小、厚度薄、等效串联电阻低、损耗低等优点，其适用频率可达100MHz-100GHz，在高频、微波、小型、微型化的场合有广阔的应用前景。单层陶瓷芯片电容广泛应用于微波通讯线路、微波功率放大器、模块(蓝牙模块、集成电路外贴元件、混合集成电路模块、无线电微波通讯模块)、振荡电路、定时延时电路、耦合电路、抑制高频噪音电路、射频旁路以及微波集成电路中，是军用和民用高可靠、高稳定性产品。单层陶瓷芯片电容的大部分产品用于通讯电子和军事武器中，在日常生活和国家战略中发挥重要作用。

如图1所示，现有的芯片电容包括电容陶瓷基片1’、表面电极2’和底面电极3’，所述表面电极2’和底面电极3’分别设于所述电容陶瓷基片1’的两表面上，表面电极2’和底面电极3’都采用同一种金属制作，例如都采用银或都采用金制作。由于芯片电容的电容陶瓷基片1’、表面电极2’和底面电极3’都是经过800℃以上温度烧结而成的，因此芯片电容实际使用时的耐温性能，通常是由其与应用的电路模块之间的焊接材料的耐温性能决定的。

目前，芯片电容在微波通讯线路、微波功率放大器、模块等的应用中都要求产品达到小型化、响应速度块并且产品性能必须高可靠、高稳定，大多采用邦定芯片电容的工艺。邦定工艺是把芯片安装在电路板上，并实现芯片内部电路与电路板的电性连接。常规的芯片电容邦定工艺，是用低温银胶将芯片电容的底面电极贴于电路板上，并用打铝线、铜线或者金线方式将芯片电容的顶面电极与电路板上的焊盘连接起来。由于低温银胶的固化温度在100℃左右，固化后的银胶耐温温度不超过150℃，所以现有的芯片电容的耐温温度也不超过150℃，不能适应温度较高的工作环境。

锡膏回流焊工艺常用于焊接SMT贴片线路板，具有准确性高、高效、稳定可靠的优点，且与低温银胶相比，焊锡的耐温温度可达260℃，因此锡膏回流焊应用在芯片电容的邦定工艺中，可以明显提升芯片电容的耐热性能。

然而，双面银电极的芯片电容在采用锡膏回流焊的邦定工艺及实际使用过程中，存在以下的问题：银表面电极适合与铝线、铜线或金线进行邦定焊接，且焊接效果良好，但银底面电极采用锡膏回流焊技术焊接于电路板上时，存在吃银现象(银迁移)，轻微的吃银现象会造成芯片的电气性能突变以及可靠性下降，吃银现象严重时芯片底面完全无银附着，使陶瓷体露出，造成焊接后芯片与电路板发生分离，直接导致产品失效，另外银与锡焊接相融合在一起时会形成锡银合金，导致芯片的电极性能改变。

发明内容

基于此，本发明的目的在于，提供一种高可靠双面异质复合电极芯片电容，其适合回流焊和打线键合，具有邦定效果好、耐高温、可靠性高、稳定性高的优点。

本发明采取的技术方案如下：

一种高可靠双面异质复合电极芯片电容，包括电容陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述电容陶瓷基片的两表面上，所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在电容陶瓷基片上层叠而成。

本发明的芯片电容中，表面电极用于打线键合，底面电极用于邦定在电路板上；表面电极的银层(Ag)是作为与电容陶瓷基片结合的基础层，能够与电容陶瓷基片形成有力的结合，且表面电极的银层能够很好地与铝线、铜线或金线进行邦定焊接；底面电极的钛钨层(TiW)与电容陶瓷基片结合，并作为过渡层，主要起过渡作用，使铜层与电容陶瓷基片更好地结合，同时具有阻挡作用；底面电极的铜层(Cu)作为阻挡层，用于阻挡外界对过渡层的破坏，并具有焊接作用；底面电极的金层(Au)既是焊接层，也是保护层，其稳定性高，可防止氧化、抗腐蚀、防破坏、耐高温，防止银迁移，并有效地阻挡了锡膏回流焊接时焊锡渗透到银层中形成锡银合金和避免吃银现象发生，从而防止焊接锡膏破坏银层。

相对于现有技术，本发明的高可靠双面异质复合电极芯片电容的底面电极可以很好地与锡膏回流焊或银膏焊接，其中的钛钨层使铜层与电容陶瓷基片更好地结合，并具有阻挡作用；铜层作为阻挡层，用于阻挡外界对过渡层的破坏，并具有焊接作用；金层既是焊接层，也是保护层，有效地阻挡了锡膏回流焊时焊锡渗透至银层中，使用锡膏回流焊的焊接效果良好，不会存在锡银合金现象或吃银现象。而且，由于锡膏回流焊温度为260℃，而本发明芯片电容中底面电极的金层与锡膏回流焊不会吃银，所以本发明芯片电容的耐温温度可达到260℃，若采用高温锡可达300℃以上，即其耐温温度在260℃以上。另外，本发明芯片电容中表面电极的银层表面能与铝线、铜线或金线很好地邦定焊接，邦定打线后不脱线，可靠性高。

由此，本发明通过在底面电极中将钛钨层、铜层和金层从内向外层叠设置，能够有效提升芯片电容的稳定性、耐温性、抗腐蚀性、抗破坏性，明显提高可靠性，有效地解决了原锡膏回流焊吃银的问题，并通过采用银层作为表面电极，很好地满足了打线键合的工艺要求。

进一步地，所述底面电极中，所述钛钨层的厚度为0.1～0.15微米，所述铜层的厚度为0.1～0.2微米，所述金层的厚度为0.25～0.55微米。

通过此处对底面电极中各层金属的厚度范围的限定，在保证电气性能和提升可靠性的同时，可控制材料成本，经试验验证上述厚度范围所制作的产品电性能及可靠性最好；其中，钛钨层、铜层为阻挡层，太厚则在切割时由于应力大而容易分层脱离，太薄则无法起到阻挡作用；金层既是焊接层也是保护层，金层太薄则产品电性能合格率低，且产品可靠性降低，并无法起到保护作用，金层太厚则成本太高，并且会导致产品划片切割时金层卷边和起皮，从而影响产品外观以及降低可靠性。

进一步地，所述底面电极的钛钨层中，钛与钨的质量比为1:9，该组成的钛钨层与电容陶瓷基片的膨胀系数基本一致，使底面电极与电容陶瓷基片保持良好结合，同时与银层和铜层的结合也更好。

进一步地，所述表面电极的银层厚度为5～7微米。银层太厚则与电容陶瓷基片结合不紧密，降低产品可靠性，且切割时容易起皮和卷边，成本也高，同时如果用银浆印刷制备银层，银层太厚还会导致银玻璃过多而渗透至电容陶瓷基片中，从而降低产品可靠性；银层太薄则表面孔隙率高，同样会降低产品可靠性，也会降低产品性能合格率。

进一步地，所述表面电极的银层是通过在所述电容陶瓷基片上印刷银浆并高温烧结的方式形成；所述底面电极的钛钨层、铜层和金层都是采用溅射法形成的。

通过高温烧结使银浆中的玻璃粉熔化渗透到陶瓷中形成有力的结合层；采用溅射法制作的钛钨层、铜层和金层非常致密，具有较强的抗破坏能力，带来更高的可靠性。

本发明的另一目的在于，提供上述任一项所述的高可靠双面异质复合电极芯片电容的制备方法，包括如下步骤：在片状的电容陶瓷基材的一表面上依次设置钛钨层、铜层和金层，并在所述电容陶瓷基材的另一表面上设置银层，然后将所述电容陶瓷基材切割成单个的所述芯片电容。

进一步地，所述制备方法包括如下步骤：

S1：在片状的电容陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的电容陶瓷基材；

S2：在步骤S1得到的电容陶瓷基材的另一表面上依次溅射钛钨层、铜层和金层；

S3：根据所需芯片电容的电容计算出单个芯片电容的尺寸大小，然后对步骤S2得到的电容陶瓷基材进行划切，得到单个的所述芯片电容。

进一步地，步骤S1中，高温烧结的温度为850～870℃，烧结保温时间为15分钟，通过高温烧结使银浆中的玻璃粉熔化渗透到电容陶瓷基材中形成有力的结合层。

进一步地，步骤S2中，利用真空溅射镀膜机在氩气作为工作气体的条件下依次溅射钛钨层、铜层和金层。

进一步地，步骤S2中，溅射前将电容陶瓷基材放入等离子清洗机中进行清洗，并活化表面。

为了更好地理解和实施，下面结合附图详细说明本发明。

附图说明

图1为现有的芯片电容的结构示意图；

图2为本发明的高可靠双面异质复合电极芯片电容的结构示意图；

图3为本发明的高可靠双面异质复合电极芯片电容的制备流程图；

图4为真空溅射示意图。

具体实施方式

请参阅图2，其为本发明的高可靠双面异质复合电极芯片电容的结构示意图；

本发明的高可靠双面异质复合电极芯片电容包括电容陶瓷基片1、表面电极2和底面电极3，所述表面电极2和底面电极3分别设于所述电容陶瓷基片1的两表面上；所述表面电极2为银层，所述底面电极3由钛钨层31、铜层32和金层33从内向外依次在电容陶瓷基片1上层叠而成。

具体地，所述表面电极2中，所述钛钨层31的厚度为0.1～0.15微米，所述铜层32的厚度为0.1～0.2微米，所述金层33的厚度为0.25～0.55微米。

所述钛钨层31中，钛与钨的质量比为1:9。

所述底面电极3的银层厚度为4～6微米。

所述底面电极3的银层是通过印刷银浆并高温烧结的方式形成的，所述钛钨层31、铜层32和金层33都是采用溅射法形成的。

请参阅图3-4，图3为本发明的高可靠双面异质复合电极芯片电容的制备流程图，图4为真空溅射示意图。

所述的高可靠双面异质复合电极芯片电容的制备方法如下：

S1：在片状的电容陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的电容陶瓷基材。

具体地，将电容陶瓷用的Ⅰ类瓷、Ⅱ类瓷或Ⅲ类瓷的粉末按实际所需的配方进行配料、球磨、等静压成型、烧结、切片，制成所述电容陶瓷基材；采用200目丝网在电容陶瓷基材两表面印刷银浆；采用网带烧结炉进行高温烧结，高温烧结的温度为850～870℃，优选为850℃，烧结频率为25±5Hz，烧结保温时间为15分钟；印刷银层的厚度为5～7微米。

S2：在步骤S1得到的电容陶瓷基材的另一表面上依次溅射钛钨层31、铜层32和金层33；具体包括以下步骤：

S21：一次清洗：

使用清洗液处理步骤S1得到的电容陶瓷基材，再使用超声波机清洗，清洗时间为：5±1分钟，然后烘干，烘干温度为：100±5℃，烘干时间为：30±5分钟。

S22：二次清洗：

将步骤S21一次清洗得到的电容陶瓷基材放到等离子清洗机中进行二次清洗，清洗时间为：5±1分钟，烘干温度为：100±5℃，烘干时间为：30±5分钟，同时活化表面。

S23：溅射钛钨层31：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以钛与钨的质量比为1:9的钛钨合金作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S22得到的电容陶瓷基材上，在电容陶瓷基材中没有印刷银层的表面上溅射一层钛钨层31，溅射厚度为0.1～0.15微米。

S24：溅射铜层32：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以铜作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S23得到的电容陶瓷基材上，在步骤23得到的钛钨层31表面上溅射一层铜层32，溅射厚度为0.1～0.2微米。

S25：溅射金层33：

先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以金作为靶材，在电场作用下，Ar⁺加速轰击靶材，将靶材原子溅射到步骤S23得到的电容陶瓷基材上，在步骤24得到的铜层32表面上溅射一层金层33，溅射厚度为0.25～0.55微米。

S3：根据所需芯片电容的电容计算出单个芯片电容的尺寸大小，然后利用半导体砂轮划片机对步骤S2得到的电容陶瓷基材进行划切，得到单个的所述芯片电容。

S4：测试分选：

使用LCR电桥测试仪4对步骤S3批量生产得到的芯片电容逐个进行容量测试，将不符合容量要求范围的产品分选出来进行降级处理。

将现有双面银电极的芯片电容与本发明的高可靠双面异质复合电极芯片电容进行冷热冲击对比试验、高温老化对比试验和邦定(键合)对比试验，试验样品的尺寸为1.15*1.15*0.50mm，其电容C＝200pF±10％，损耗(DF)：＜100*10^-4，绝缘(IR)：＞10*10¹⁰欧姆。

(1)冷热冲击对比试验：将芯片电容样品置于100℃开水中3分钟→室温空气环境中1分钟→0℃冰水中3分钟，依次进行1000个循环。检测试验前后样品的电容，并计算电容变化率。冷热冲击对比试验结果见表一：

表一冷热冲击对比试验结果

(2)高温老化对比试验：将芯片电容样品置于200±5℃的烘箱下老化1000小时，检测试验前后样品的电容，并计算电容变化率。高温老化对比试验结果见表二：

表二高温老化对比试验结果

(3)邦定(键合)对比试验：通过锡膏回流焊将芯片电容样品焊接在电路板上之后，用线径1mil的铝线与芯片电容样品的表面电极键合，键合力为20g，键合时间为5ms，键合后利用键合强度测试仪测试键合拉力，单位为g。邦定(键合)对比试验结果见表三：

表三邦定(键合)对比试验结果

由上述的试验结果可见，本发明的双面异质复合电极芯片电容在冷热冲击试验后的容量变化率最大仅为0.09％，而双面银电极的芯片电容的容量变化率最大为1.36％，说明其抗冷热冲击性远远优于双面银电极的芯片电容；

本发明的双面异质复合电极芯片电容在200℃高温老化试验后的容量变化率最大仅为0.17％，而双面银电极的芯片电容的容量变化率最大为2.72％，说明其耐高温性能明显优于双面银电极的芯片电容；

同时，由于钛钨层、铜层和金层层叠而成的底面电极有效地解决了锡膏回流焊所产生的锡银合金现象和吃银现象，因此本发明的芯片电容与电路板更好的焊接结合，不会存在因芯片电容吃银而造成芯片电容与电路板分离和松动的现象；由此，本发明的双面异质复合电极芯片电容与铝线键合强度更高，键合拉力大于标准值4g，最高可达6.6g，其邦定性能也明显优于双面银电极的芯片电容。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种高可靠双面异质复合电极芯片电容，包括电容陶瓷基片、表面电极和底面电极，所述表面电极和底面电极分别设于所述电容陶瓷基片的两表面上，其特征在于：所述表面电极为银层，所述底面电极由钛钨层、铜层和金层从内向外依次在电容陶瓷基片上层叠而成。

2.根据权利要求1所述的高可靠双面异质复合电极芯片电容，其特征在于：所述底面电极中，所述钛钨层的厚度为0.1～0.15微米，所述铜层的厚度为0.1～0.2微米，所述金层的厚度为0.25～0.55微米。

3.根据权利要求1所述的高可靠双面异质复合电极芯片电容，其特征在于：所述底面电极的钛钨层中，钛与钨的质量比为1:9。

4.根据权利要求1所述的高可靠双面异质复合电极芯片电容，其特征在于：所述表面电极的银层厚度为5～7微米。

5.根据权利要求1所述的高可靠双面异质复合电极芯片电容，其特征在于：所述表面电极的银层是通过在所述电容陶瓷基片上印刷银浆并高温烧结的方式形成；所述底面电极的钛钨层、铜层和金层都是采用溅射法形成的。

6.权利要求1-5任一项的高可靠双面异质复合电极芯片电容的制备方法，其特征在于：包括如下步骤：在片状的电容陶瓷基材的一表面上依次设置钛钨层、铜层和金层，并在所述电容陶瓷基材的另一表面上设置银层，然后将所述电容陶瓷基材切割成单个的所述芯片电容。

7.根据权利要求6所述的高可靠双面异质复合电极芯片电容的制备方法，其特征在于：包括如下步骤：

S1：在片状的电容陶瓷基材一表面上印刷银浆，然后进行高温烧结，得到该表面印刷有一层银层的电容陶瓷基材；

S2：在步骤S1得到的电容陶瓷基材的另一表面上依次溅射钛钨层、铜层和金层；

S3：根据所需芯片电容的电容计算出单个芯片电容的尺寸大小，然后对步骤S2得到的电容陶瓷基材进行划切，得到单个的所述芯片电容。

8.根据权利要求7所述的高可靠双面异质复合电极芯片电容的制备方法，其特征在于：步骤S1中，高温烧结的温度为850～870℃，烧结保温时间为15分钟。

9.根据权利要求7所述的高可靠双面异质复合电极芯片电容的制备方法，其特征在于：步骤S2中，利用真空溅射镀膜机在氩气作为工作气体的条件下依次溅射钛钨层、铜层和金层。

10.根据权利要求7所述的高可靠双面异质复合电极芯片电容的制备方法，其特征在于：步骤S2中，溅射前将电容陶瓷基材放入等离子清洗机中进行清洗，并活化表面。