CN109657254B - 校正电路板上信号线布局的系统及方法 - Google Patents
校正电路板上信号线布局的系统及方法 Download PDFInfo
- Publication number
- CN109657254B CN109657254B CN201710936842.1A CN201710936842A CN109657254B CN 109657254 B CN109657254 B CN 109657254B CN 201710936842 A CN201710936842 A CN 201710936842A CN 109657254 B CN109657254 B CN 109657254B
- Authority
- CN
- China
- Prior art keywords
- line
- sub
- segments
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明关于一种校正电路板上信号线布局的系统及方法。该系统包含储存单元以及运算单元。储存单元用以储存复数指令。运算单元与储存单元电性耦接,运算单元用以执行指令以撷取电路板布局图的一层的预设线距,并选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为预设线距。本发明可自动根据布局规范校正电路板布局图上的信号线,从而降低先前技术中电路板布局规范变更时为布局工程师带来的繁复人工操作。
Description
技术领域
本发明涉及一种自动更正系统及方法,尤为一种校正电路板上信号线布局的系统及方法。
背景技术
现今的电路板布局设计主要包含零件布局设计和信号布局设计。目前,在信号布局设计方面,主要系由专职的布局工程师根据零件的设计以及电路板层别的规范来计算并定义出信号线在每一层别的布局设计规则,其规则主要包含信号线在每一层别所需的最小宽度(线宽:Line Width)与其他信号线间的最小安全距离(线距:Line Space)。
然而,当电路板设计变更或布局设计规则变更时,布局工程师需以人工方式逐一地检验信号线段,并进行修正调整,此种方式容易因人为疏失而有遗漏修改的状况,进而造成生产质量不良问题。另外,此种以人工方式逐一目视比对检查需花费较长时间,对于研发时间有限的研发人员而言,此作业费工费时,却又相当重要。此种以人工方式长期重复执行检查及调整的动作,更可能进一步造成布局工程师的疲劳及眼睛伤害。
根据上述,目前的电路板设计或布局变更仍存在着诸多问题,亟需加以改良。
发明内容
本发明内容的一目的是在提供校正电路板上信号线布局的系统及方法,藉以改善先前技术的操作繁复且耗时,且容易发生错误的问题。
本发明的一技术方案涉及一种校正电路板上信号线布局的系统,其包含一储存单元以及一运算单元。其中该储存单元用以储存复数指令。其中该运算单元与该储存单元电性耦接,该运算单元用以执行该些指令以撷取一电路板布局图的一层的一预设线距,并选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为该预设线距。
优选地,该运算单元还用以撷取该电路板布局图的该层的一预设线宽,并变更该对信号线各自的线宽为该预设线宽。
优选地,该运算单元执行变更该对信号线彼此之间的线距为该预设线距的步骤包含:
选取该对信号线中的一第一信号线;
将该第一信号线在该层中自起点至终点划分为复数第一子线段;
选取该对信号线中的一第二信号线;
将该第二信号线在该层中自起点至终点划分为复数第二子线段;以及
执行一重划程序,根据该些第一子线段其中一个作为基准来选取该些第二子线段中对应的一个,以将该些第二子线段与该些第一子线段之间的距离调整为该预设线距。
优选地,该些第一子线段相对于该层的平面各自具有一斜率,其中执行该重划程序的步骤包含:
步骤一,以该些第一子线段中的一第一子线段为基准,选取该第二信号在线具相同的该斜率且平行距离最短的一第二子线段;
步骤二,删除被选取的该第二子线段;
步骤三,根据该预设线距重新产生与该第一子线段等长且平行的一第二重划子线段;
步骤四,以其余的该些第一子线段为基准重复上述步骤一至三,进而产生复数第二重划子线段;以及
步骤五,连接该些第二重划子线段以形成调整后的该第二信号线。
优选地,执行该重划程序的步骤还包含以下子步骤:
在连接该些第二重划子线段时,若产生冗余线段,删除冗余线段;以及
在连接该些第二重划子线段时,若该些第二重划子线段其中一个与其两端的第二重划子线段未相交,延长其中一个以连接两第二重划子线段。
本发明的另一技术方案涉及一种校正电路板上信号线布局的方法,其包含:撷取一电路板布局图的一层的一预设线距;以及选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为该预设线距。
优选地,所述校正电路板上信号线布局的方法还包含以下步骤:
撷取该电路板布局图的该层的一预设线宽;以及
变更该对信号线各自的线宽为该预设线宽。
优选地,变更该对信号线彼此之间的线距为该预设线距的步骤包含以下子步骤:
选取该对信号线中的一第一信号线;
将该第一信号线在该层中自起点至终点划分为复数第一子线段;
选取该对信号线中的一第二信号线;
将该第二信号线在该层中自起点至终点划分为复数第二子线段;以及
实施一重划程序,根据该些第一子线段其中一个作为基准来选取该些第二子线段中对应的一个,以将该些第二子线段与该些第一子线段之间的距离调整为该预设线距。
优选地,该些第一子线段相对在该层的平面各自具有一斜率,其中该重划程序的步骤包含以下子步骤:
步骤十一,以该些第一子线段中的一第一子线段为基准,选取该第二信号在线具相同的该斜率且平行距离最短的一第二子线段;
步骤十二,删除被选取的该第二子线段;
步骤十三,根据该预设线距重新产生与该第一子线段等长且平行的一第二重划子线段;
步骤十四,以其余的该些第一子线段为基准重复上述步骤十一至十三,进而产生复数第二重划子线段;以及
步骤十五,连接该些第二重划子线段以形成调整后的该第二信号线。
优选地,该重划程序的步骤还包含以下子步骤:
在连接该些第二重划子线段时,若产生冗余线段,删除冗余线段;以及
在连接该些第二重划子线段时,若该些第二重划子线段其中一个与其一端的第二重划子线段未相交,延长其中一个以连接两第二重划子线段。
因此,根据本发明的技术内容,本发明实施例通过提供一种校正电路板上信号线布局的系统及方法,可自动根据布局规范校正电路板布局图上的信号线,从而降低先前技术中电路板布局规范变更时为布局工程师带来的繁复人工操作。
附图说明
图1为本发明一实施例的校正电路板上信号线布局的系统示意图;
图2~图14都为本发明一实施例的校正电路板上信号线布局的应用示意图;以及
图15~图18都为本发明一实施例的校正电路板上信号线布局的方法的步骤流程图。
100:储存单元
200:运算单元
M1:第一层
L1:第一信号线
L2:第二信号线
L3:第三信号线
L21:第一子线段
L22:第二子线段
L23:第三子线段
L31:第十一子线段
L32:第十二子线段
L33:第十三子线段
EX1:第一延长点
EX2:第二延长点
EX3:第三延长点
EX4:第四延长点
DL1:第一虚线
DL2:第二虚线
DL3:第三虚线
DL4:第四虚线
SL1:第一实线
SL2:第二实线
SL3:第三实线
SL4:第四实线
S101~S102、S201~S202:方法步骤
S301~S305、S401~S407:方法步骤
具体实施方式
以下将以图式及详细叙述清楚说明本案的精神,任何所属技术领域中具有通常知识者在了解本案的实施例后,当可由本案所教示的技术,加以改变及修饰,其并不脱离本案的精神与范围。
本文的用语只为描述特定实施例,而无意为本案的限制。单数形式如“一”、“这”以及“该”,如本文所用,同样也包含复数形式。
关于本文中所使用的“第一”、“第二”等,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅为了区别以相同技术用语描述的组件或操作。
关于本文中所使用的“耦接”或“连接”,均可指二或多个组件或装置相互直接作实体接触,或是相互间接作实体接触,亦可指二或多个组件或装置相互操作或动作。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等,均为开放性的用语,即意指包含但不限于。
关于本文中所使用的“及/或”,系包括所述事物的任一或全部组合。
关于本文中所使用的方向用语,例如:上、下、左、右、前或后等,仅是参考附加图式的方向。因此,使用的方向用语是用来说明并非用来限制本案。
关于本文中所使用的用语“大致”、“约”等,系用以修饰任何可些微变化的数量或误差,但这种些微变化或误差并不会改变其本质。一般而言,此类用语所修饰的些微变化或误差的范围为20%,在部份较佳实施例中为10%,在部份更佳实施例中为5%。
关于本文中所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在本案的内容中与特殊内容中的平常意义。某些用以描述本案的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本案的描述上额外的引导。
请参照图1,其是本发明一实施例的校正电路板上信号线布局的系统示意图。在本实施例中,校正电路板上信号线布局的系统包含储存单元100以及运算单元200,两者电性耦接。其中储存单元100储存有复数指令。而运算单元200则用以执行储存单元100中的指令,进而对至少一电路板布局图进行处理。运算单元200首先将撷取电路板布局图当中至少一个层别的布局规则数据,尤为该层别当中的预设线宽和预设线距,在某些实施例中,预设线距和预设线宽系为该层别的最小线宽和最小线距。此外,运算单元200更用以自电路板布局图中撷取该层的各信号线之名称信息。据此,本发明的运算单元200即可根据各信号线的名称信息锁定该层别中特定的信号线,再根据自储存单元100取得的默认线宽和预设线距来校正各信号线段,使得原先电路板布局图中不符合布局规则的各信号线段被调整为符合布局规则的状态。
请参照图2,其是本发明一实施例的校正电路板上信号线布局的应用示意图。如前述实施例,本发明的运算单元200系用以根据各信号线之名称信息撷取出该层别中特定的信号线,再根据自储存单元100取得的默认线宽和预设线距来一一校正各信号线段。在本实施例中,如图1所示的运算单元200系用以处理一电路板布局图当中的第一层M1,电路板布局图的第一层M1的配置如图2所绘示,分别为第一信号线L1、第二信号线L2和第三信号线L3。其中第一信号线L1和第二信号线L2两者为成对的差动信号(Differential Pair)线,是故,此两条信号线在信号布线时需保持平行布局,且两信号间需要保持最小线宽与最小线距地设置于第一层M1。
请参照图3,其系本案一实施例的校正电路板上信号线布局的应用示意图。承图2的实施例,在本实施例中,如图1所示的运算单元200将根据各信号线的名称来撷取第一层M1中的第一信号线L1、第二信号线L2和第三信号线L3。在锁定各信号线时,运算单元200亦撷取各信号线在第一层M1上所处的信号线段坐标,以及各信号线的信号宽度。其中,信号线段坐标系指各信号线的所属子线段在第一层M1的平面坐标系上的对应坐标,至少包含各子线段的起点坐标与终点坐标。在本实施例中,当运算单元200存取电路板布局图时,其将依据各信号线之名称来撷取各信号线,例如,运算单元200可根据第一信号线L1的信号名称来撷取第一信号线L1,并同时撷取第一信号线L1的所属子线段在第一层M1的平面坐标系上的对应坐标,由于第一信号线L1系为没有弯折之长直线段,其没有区分为若干子线段,是故,运算单元200撷取的至少包含第一信号线L1的起点(x1,y1)以及终点(x2,y2)。运算单元200更撷取第一信号线L1的宽度为3.9单位。
在本实施例中,若信号线为在第一层M1中弯折的线段,如图1所示的运算单元200可撷取信号线的子线段的对应坐标,至少为各子线段的起点以及终点。例如,运算单元200可根据第二信号线L2的信号名称撷取第二信号线L2,并撷取第二信号线L2中的各子线段的起点以及终点,并撷取第二信号线L2的宽度。在本实施例中,第二信号线L2的起点为(x21,y21),其终点为(x24,y24),其宽度为4.0单位。
同样地,当如图1所示的运算单元200根据第三信号线L3的信号名称撷取第一层M1的第三信号线L3时,其将一并撷取第三信号线L3中的各子线段的起点以及终点和第三信号线L3的宽度。在本实施例中,第三信号线L3的起点为(x31,y31),其终点为(x34,y34),其宽度为4.0单位。
请同时参照图3及图4,其皆系本案一实施例的校正电路板上信号线布局的应用示意图。承图2的实施例,在本实施例中,如图1所示的运算单元200系用以根据第一层M1的预设线宽变更第一层M1上各信号线的线宽。例如,当如图1所示的运算单元200根据第一信号线L1的信号名称撷取如图2所示的第一信号线L1时,其更撷取第一信号线L1的起点(x1,y1)以及终点(x2,y2),以及撷取第一信号线L1的宽度为3.9单位。在本实施例中,运算单元200自如图1所示的储存单元100取得的默认线宽(即为最小线宽)为4.2单位,运算单元200将自坐标点(x1,y1)至坐标点(x2,y2)之间将第一信号线L1的线宽变更为4.2单位。变更后的电路板布局图如图4所示,第一信号线L1的线宽增宽为4.2单位。
需注意的是,在以预设线宽和预设线距来校正各信号线段时,本案的运算单元200将因应信号线是否为差动信号线(Differential Pair)而有不同的处理流程。由于在上述的实施例中,第一信号线L1非为差动信号线,是故,运算单元200可直接变更第一信号线L1的线宽为4.2单位。
请参照图5,其系本案一实施例的校正电路板上信号线布局之应用示意图。在本实施例中所绘示的仍系电路板布局图中的第一层M1,由于如图3及图4所示的第一信号线L1已经校正完成,往后实施例将着重于其余的第二信号线L2及第三信号线L3的校正,为了方便叙述,图5中仅绘示包含第二信号线L2及第三信号线L3的部分电路板布局图。
请同时参照图5及图6,其中图6为本发明一实施例的校正电路板上信号线布局的应用示意图,系由图5所绘示的实施例延伸而来。在本实施例中,承图5的实施例,当如图1所示的运算单元200根据第二信号线L2的信号名称撷取第二信号线L2时,其亦一并撷取第二信号线L2的第一子线段L21、第二子线段L22以及第三子线段L23各自的起点与终点,更撷取了第二信号线L2的宽度为4.0单位。第二信号线L2分为第一子线段L21、第二子线段L22以及第三子线段L23。其中,第二信号线L2的第一子线段L21的起点为(x21,y21)以及终点(x22,y22),第二信号线L2的第二子线段L22的起点为(x22,y22)以及终点(x23,y23),第二信号线L2的第三子线段L23的起点为(x23,y23)以及终点(x24,y24)。由于第二信号线L2的宽度为4.0单位,其各个子线段L21、L22、L23的宽度皆为4.0单位。据此,运算单元200可根据各子线段的起点与终点,正确地将第二信号线L2划分为第一子线段L21、第二子线段L22、第三子线段L23。
然而,如图1所示的运算单元200可根据第二信号线L2的信号名称判断第二信号线L2系为一对差动信号线当中的一条信号线,由于差动信号线有其特殊的设计考虑,运算单元200必须将此对差动信号线一起调整,而非单独调整第二信号线L2而已。
在本实施例中,如图1所示的运算单元200在撷取第二信号线L2时,其更根据第二信号线L2的信号名称撷取第二信号线L2的对应差动信号线,即为第三信号线L3,第三信号线L3分为第十一子线段L31、第十二子线段L32以及第十三子线段L33。其中,第三信号线L3的第十一子线段L31的起点为(x31,y31)以及终点(x32,y32),第三信号线L3的第十二子线段L32的起点为(x32,y32)以及终点(x33,y33),第三信号线L3的第十三子线段L33的起点为(x33,y33)以及终点(x34,y34)。由于第三信号线L3的宽度为4.0单位,其各个子线段L31、L32、L33的宽度皆为4.0单位。据此,运算单元200可根据各子线段的起点与终点,正确地将第三信号线L3划分为第十一子线段L31、第十二子线段L32、第十三子线段L33。
在本实施例中,如图1所示的运算单元200将自储存单元100取得默认线宽及预设线距,进而根据预设线距变更第二信号线L2及第三信号线L3各自的线宽以及彼此之间的线距。在本实施例中,如图1所示的运算单元200自储存单元100取得的默认线宽(即最小线宽)为4.2单位而默认线距(即最小线距)为4.3单位。
在本实施例中,如图1所示的运算单元200将以第二信号线L2或第三信号线L3其中一个为基准,对另一条信号线进行校正。例如,若以第二信号线L2作为基准,如图1所示的运算单元200将依序地以第二信号线L2的第一子线段L21、第二子线段L22、第三子线段L23为基准,调整对应的第三信号线L3的第十一子线段L31、第十二子线段L32、第十三子线段L33,以使调整完毕后的第二信号线L2及第三信号线L3两者的宽度皆为4.2单位,且调整完毕后的两者之间的线距为4.3单位。在一实施例中,如图1所示的运算单元200将以第二信号线L2的第一子线段L21为基准,选取第三信号线L3上对应的第十一子线段L31,再实施重划程序,以将原先的第十一子线段L31删除,进而根据预设线宽及预设线距划出符合新规范的第十一子线段L31。据此,如图1所示的运算单元200可依序地以第二信号线L2的各子线段为基准,调整对应的第三信号线L3的各子线段,使校正后的第二信号线L2和第三信号线L3符合新规范的预设线宽及预设线距。
请同时参照图6及图7,其中图7为本发明一实施例的校正电路板上信号线布局的应用示意图。在本实施例中,承图6的实施例,如图1所示的运算单元200在撷取第二信号线L2的第一子线段L21、第二子线段L22、第三子线段L23以及第三信号线L3的第十一子线段L31、第十二子线段L32、第十三子线段L33后,将依序进行校正,在图6至图7中所绘示的系为运算单元200以第二信号线L2的第二子线段L22为基准,对第三信号线L3的第十二子线段L32进行校正的过程。
详细地说,运算单元200将先以第二信号线L2的第二子线段L22为基准来取得第三信号线L3的各子信号线中最接近且斜率相同的子信号线。例如,由于第二信号线L2的第二子线段L22的起点为坐标点(x22,y22)且终点为坐标点(x23,y23),如图1所示的运算单元200可先以坐标点(x22,y22)作为基准进行运算。运算单元200将计算第三信号线L3的各子线段的起点和终点与坐标点(x22,y22)之间的距离,以判断何点与坐标点(x22,y22)最为接近,其可通过距离公式进行运算,其中xi为第三信号线L3的各子线段的一个起点或终点的x坐标,yi为第三信号线L3为对应前述x坐标的y坐标,D为该起点或终点与坐标点(x22,y22)的距离。如图中所示,在计算之后,运算单元200将找出第三信号线L3的上的坐标点(x32,y32)与坐标点(x22,y22)最为接近。
然而,在本实施例中,第三信号线L3的上的坐标点(x32,y32)系同时属于两个子线段,其系为第三信号线L3的第十一子线段L31及第十二子线段L32。在此状况下,运算单元200将通过斜率来判断第三信号线L3上的哪条子线段系正确地对应于第二信号线L2的第二子线段L22。其中,第二信号线L2的第二子线段L22的斜率可通过下列公式取得,M=(y22-y23)/(x22-x23),其中,y22为第二信号线L2的第二子线段L22的起点的y坐标,y23为第二信号线L2的第二子线段L22的终点的y坐标,x22为第二信号线L2的第二子线段L22的起点的x坐标,x23为第二信号线L2的第二子线段L22的终点的x坐标,M为第二子线段L22在第一层M1的平面坐标系上的斜率。同理地,运算单元200可将计算第三信号线L3的第十一子线段L31及第十二子线段L32的起点与终点带入同样的斜率公式,以获得第三信号线L3的第十一子线段L31及第十二子线段L32的斜率,再以斜率进行比对,能够正确地对应斜率M之值的子线段才是第三信号线L3上对应第二子线段L22的子线段。在本实施例中,经过运算后,运算单元200可以确定第三信号线L3的第十二子线段L32系为第二子线段L22的对应线段。运算单元200先将如图6所示的第十二子线段L32删除,删除后的部分电路板布局图如图7所示。
请同时参照图7及图8,其中图8为本发明一实施例的校正电路板上信号线布局之应用示意图。承图7的实施例,在图8的实施例中,由于叙述将多着墨于作为基准的第二信号线L2,故第三信号线L3先省略未绘示在图7中,以利读者理解,而非如图1所示的运算单元200已将图7所示的第三信号线L3删去,特此说明。
在本实施例中,如图1所示的运算单元200将自第二信号线L2的第二子线段L22的起点(x22,y22)和终点(x23,y23)根据所取得的预设线宽和预设线距划出与第二子线段L22垂直的四条线段。如图7中所示,如图1所示的运算单元200将由第二子线段L22的起点(x22,y22)向与第二子线段L22垂直的方向分别延伸出第一虚线DL1以及第二虚线DL2,第一虚线DL1以及第二虚线DL2在第一层M1的平面坐标系上的斜率将与第二子线段L22的斜率M呈负倒数,且第一虚线DL1以及第二虚线DL2分别延伸至第一层M1的平面坐标系上的第一延长点EX1和第二延长点EX2。第一延长点EX1和第二延长点EX2距坐标点(x22,y22)的距离皆为预设线宽的一半加上预设线距。在本实施例中,第一延长点EX1和第二延长点EX2距坐标点(x22,y22)的距离为预设线宽的一半(2.1单位)再加上默认线距(4.3单位),系为6.4单位。
同理地,在本实施例中,如图1所示的运算单元200将再由第二子线段L22的终点(x23,y23)向与第二子线段L22垂直的方向分别延伸出第三虚线DL3以及第四虚线DL4,第三虚线DL3以及第四虚线DL4在第一层M1的平面坐标系上的斜率将与第二子线段L22的斜率M呈负倒数,且第三虚线DL3以及第四虚线DL4分别延伸至第一层M1的平面坐标系上的第三延长点EX3和第四延长点EX4。第三延长点EX3和第四延长点EX4距坐标点(x23,y23)的距离皆为预设线宽的一半加上预设线距。在本实施例中,第三延长点EX3和第四延长点EX4距坐标点(x23,y23)的距离为预设线宽的一半(2.1单位)再加上默认线距(4.3单位),系为6.4单位。
请同时参照图8及图9,其中图9为本发明一实施例的校正电路板上信号线布局的应用示意图。承图8的实施例,如图1所示的运算单元200已自坐标点(x22,y22)和坐标点(x23,y23)分别延伸出第一虚线DL1、第二虚线DL2、第三虚线DL3以及第四虚线DL4,且四条虚线分别延伸至第一延长点EX1、第二延长点EX2、第三延长点EX3以及第四延长点EX4。在本实施例中,如图1所示的运算单元200还链接第一延长点EX1和第三延长点EX3,以规划出第一实线SL1,其更连结第二延长点EX2和第四延长点EX4,以规划出第二实线SL2。其中,第一实线SL1和第二实线SL2的斜率相同于第二信号线L2的第二子线段L22的斜率M,亦即,三者在第一层M1的平面坐标系上系为平行的。
请同时参照图9及图10,其中图10为本发明一实施例的校正电路板上信号线布局的应用示意图。承图9的实施例,如图1所示的运算单元200已规划出第一实线SL1和第二实线SL2。在本实施例中,如图1所示的运算单元200还删除第一虚线DL1、第二虚线DL2、第三虚线DL3以及第四虚线DL4,仅留下第一实线SL1和第二实线SL2。
请同时参照图10及图11,其中图11为本发明一实施例的校正电路板上信号线布局的应用示意图。需注意的是,在图11的电路板布局图中,图7中的第三信号线L3的第十一子线段L31以及第十二子线段L32再度被绘示出来,此系为了读者能较佳地理解经重规划后的第一实线SL1和第二实线SL2与原先的第十一子线段L31以及第十二子线段L32之间的相对关系。在本实施例中,如图1所示的运算单元200系用以删除第一实线SL1和第二实线SL2的其中一个。如图1所示的运算单元200将比对第一实线SL1和第二实线SL2中的何者距离第三信号线L3的第十一子线段L31以及第十二子线段L32较近,较远的一个将被删除。在本实施例中,第二实线SL2将被删除,仅留下第一实线SL1。然而,应注意的是,如图11所示,第一实线SL1系与原先的第十一子线段L31以及第十二子线段L32呈交错状态而非完全切齐。其系因为,此第一层M1的规范已经更改,各子线段被一一校正后当然会与旧有的子线段配置产生冲突。
请同时参照图11及图12,其中图12为本发明一实施例的校正电路板上信号线布局的应用示意图。根据图6至图11的一连串实施例所示,如图1所示的运算单元200可依据第二信号线L2的第二子线段L22为基准,将如图6所示的第三信号线L3的第十二子线段L32删除,并依据预设线宽及预设线距重新规划出第一实线SL1,此第一实线SL1即系为了取代图6所示的第三信号线L3的第十二子线段L32而产生。然而,图6至图11的一连串实施例所解释的,仅系本案的运算单元200以第二信号线L2的子信号线中的一个为基准,重新规划第三信号线L3的子信号线中的一个。应当了解,依照相同的方法,本案的运算单元200可以依照一定的顺序以第二信号线L2的所有子信号线为基准,重新规划第三信号线L3的所有子信号线。
请参考图12,在本实施例中,如图1所示的运算单元200按照上述实施例的方法,以第二信号线L2的所有子信号线为基准,将第三信号线L3的所有子信号线重新规划为图中所示的第一实线SL1、第三实线SL3以及第四实线SL4,其中,第一实线SL1系对应原先第三信号线L3中的第十二子线段L32,第三实线SL3系对应原先第三信号线L3中的第十一子线段L31,第四实线SL4系对应原先第三信号线L3中的第十三子线段L33。然而,如图中所示,由于预设线距大于第二信号线L2和第三信号线L3之间原先的线距,重新规划后的第一实线SL1、第三实线SL3以及第四实线SL4三者在第一层M1的平面坐标系中系为相互交错的。
请同时参照图12及图13,其中图13为本发明一实施例的校正电路板上信号线布局的应用示意图。在本实施例中,若重划后的各个子线段之间有相交的冗余线段或是并未相交的状况,如图1所示的运算单元200可对冗余线段或是并未相交的线段进行处理,以使重划后的各个子线段能够整齐地连接。承图12,在本实施例中,如图1所示的运算单元200用以将重新规划后的第一实线SL1、第三实线SL3以及第四实线SL4整齐地连接,并删除冗余线段。
在一实施例中,如图1所示的运算单元200系根据第二信号线L2的第一子线段L21、第二子线段L22、第三子线段L23各自的斜率来撷取对应的第三信号线L3的第十一子线段L31、第十二子线段L32、第十三子线段L33,进而根据预设线距与预设线宽重划第一实线SL1、第三实线SL3以及第四实线SL4。显然地,在此前提下,所示的运算单元200已经获取了第一实线SL1、第三实线SL3以及第四实线SL4相对于第一层M1之坐标系的斜率,其更获得了用以重划的过程中的各延伸点(例如图9所示的第一延长点EX1、第二延长点EX2、第三延长点EX3以及第四延长点EX4),在第一实线SL1、第三实线SL3以及第四实线SL4上各有两坐标点以及斜率皆已知的状况下,如图1所示的运算单元200通过解联立方程式之运算即可获得第一实线SL1、第三实线SL3以及第四实线SL4应当相交的坐标点,如此,超出该些应当相交的坐标点的冗余线段即可被删除。
当然,在其他的实施例中,若重划后的各子线段有并未相交的状况,如图1所示的运算单元200亦可根据上述方式找出重划后的各子线段应当相交的坐标点,并延长各子线段以将其整齐地连接。
请同时参照图13及图14,其中图14为本发明一实施例的校正电路板上信号线布局的应用示意图。承图13实施例,当如图1所示的运算单元200完整地连接第一实线SL1、第三实线SL3以及第四实线SL4后,其即可根据预设线宽将重划后的第一实线SL1、第三实线SL3以及第四实线SL4增宽为4.2单位,其亦可同时将第二信号线L2的第一子线段L21、第二子线段L22、第三子线段L23的线宽增加为4.2单位。至此,如图1所示的运算单元200已成功地校正第二信号线L2以及第三信号线L3,使校正后的第二信号线L2以及第三信号线L3符合差动信号线的布线规则,且其线宽及线距亦符合预设线宽以及预设线距。
应注意的是,虽然本案以图2至14的实施例揭露如上,其并非用以限定本案的运算单元200用以校正第一层M1上的第一信号线L1、第二信号线L2及第三信号线L3的次序或步骤,任何可能的实施方式皆涵盖于本发明的精神中。例如,运算单元200在以第二信号线L2的各子线段作为基准校正第三信号线L3的各子线段时,亦可以先将第二信号线L2的各子线段之线宽先调整为预设线宽,待重划第三信号线L3的各子线段后,再行调整第三信号线L3的线宽。
综上可知,本发明的实施例藉由提供一种校正电路板上信号线布局的系统,可自动根据布局规范校正电路板布局图上的信号线,藉以降低先前技术中电路板布局规范变更时为布局工程师带来的繁复人工操作。
请参阅图15,其为本发明一实施例的校正电路板上信号线布局的方法的步骤流程图。在本实施例中,校正电路板上信号线布局的方法可由一程序所执行,而该程序可由如图1所示的运算单元200来执行。其中,校正电路板上信号线布局的方法所包含的步骤将详述在下列段落中。
步骤S101:撷取一电路板布局图的一层的一预设线距。如图1的实施例所示,运算单元200用以执行储存单元100中的指令以对电路板布局图进行处理。运算单元200用以处理如图2至14所示的路板布局图的第一层M1,其中,运算单元200自储存单元100取得第一层M1的预设线宽(即最小线宽)为4.2单位而默认线距(即最小线距)为4.3单位。
步骤S102:选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为该预设线距。如图5至14所示,经过一连串程序后,如图1所示的运算单元200将互为差动信号线的第二信号线L2以及第三信号线L3的线宽及线距校正为符合第一层M1的预设线宽及预设线距。如图14所示,校正后的第二信号线L2以及第三信号线L3已符合线宽为4.2单位且线距为4.3单位的规范。
请参阅图16,其为本发明一实施例的校正电路板上信号线布局的方法的步骤流程图。在本实施例中,校正电路板上信号线布局之方法可由一程序所执行,而该程序可由如图1所示的运算单元200来执行。其中,校正电路板上信号线布局之方法所包含的步骤将详述在下列段落中。
步骤S201:撷取该电路板布局图的该层的一预设线宽。如图1的实施例所示,运算单元200用以执行储存单元100中的指令以对电路板布局图进行处理。运算单元200用以处理如图2至14所示的路板布局图的第一层M1,其中,运算单元200自储存单元100取得第一层M1的预设线宽(即最小线宽)为4.2单位而默认线距(即最小线距)为4.3单位。
步骤S202:变更该对信号线各自的线宽为该预设线宽。如图3及图4的实施例所示,如图1所示的运算单元200自坐标点(x1,y1)至坐标点(x2,y2)之间将第一信号线L1的线宽变更为4.2单位。如图5至14所示,经过一连串程序后,如图1所示的运算单元200将互为差动信号线的第二信号线L2以及第三信号线L3的线宽都调整为符合第一层M1的默认线宽4.2单位。
请参阅图17,其为本案一实施例的校正电路板上信号线布局之方法的步骤流程图。在本实施例中,校正电路板上信号线布局的方法可由一程序所执行,而该程序可由如图1所示的运算单元200来执行。其中,校正电路板上信号线布局的方法所包含的步骤将详述在下列段落中。
步骤S301:选取该对信号线中的一第一信号线。如图5至6的实施例所示,如图1所示的运算单元200根据信号名称选取第二信号线L2。
步骤S302:将该第一信号线在该层中自起点至终点划分为复数第一子线段。被选取的第二信号线L2包含第一子线段L21、第二子线段L22以及第三子线段L23。
步骤S303:选取该对信号线中的一第二信号线。如图5至6的实施例所示,如图1所示的运算单元200根据信号名称选取第三信号线L3。
步骤S304:将该第二信号线在该层中自起点至终点划分为复数第二子线段。被选取的第三信号线L3包含第十一子线段L31、第十二子线段L32以及第十三子线段L33。
步骤S305:实施一重划程序,根据该些第一子线段其中一个作为基准来选取该些第二子线段中对应的一个,以将该些第二子线段与该些第一子线段之间的距离调整为该预设线距。如图5至7的实施例所示,如图1所示的运算单元200先以第二信号线L2的第二子线段L22为基准来取得第三信号线L3的各子信号线中最接近且斜率相同的子信号线。当运算单元200确定第三信号线L3的第十二子线段L32系为第二子线段L22的对应线段后,经一连串步骤,运算单元200可根据默认线宽及预设线距重划出第一实线SL1。重复实施后,运算单元200可重划第三信号线L3的各子线段。
请参阅图18,其为本发明一实施例的校正电路板上信号线布局的方法的步骤流程图。在本实施例中,校正电路板上信号线布局的方法可由一程序所执行,而该程序可由如图1所示的运算单元200来执行。其中,校正电路板上信号线布局的方法所包含的步骤将详述在下列段落中。
步骤S401:以该些第一子线段中的一第一子线段为基准,选取该第二信号在线具相同的该斜率且平行距离最短的一第二子线段。如图5至7的实施例所示,运算单元200先以第二信号线L2的第二子线段L22为基准来取得第三信号线L3的各子信号线中最接近且斜率相同的子信号线。如图1所示的运算单元200首先以第二信号线L2的第二子线段L22的起点(x22,y22)为基准,根据距离公式找出第三信号线L3的上的坐标点(x32,y32)与坐标点(x22,y22)最为接近。运算单元200再计算第二信号线L2的第二子线段L22的斜率M,以及计算第三信号线L3各子线段的斜率。经比较之后,运算单元200可以确定第三信号线L3的第十二子线段L32系为第二子线段L22的对应线段。
步骤S402:删除被选取的该第二子线段。如图5至7的实施例所示,运算单元200确定第三信号线L3的第十二子线段L32系为第二子线段L22的对应线段后,其将删除第三信号线L3的第十二子线段L32,如图7所示。
步骤S403:根据该预设线距重新产生与该第一子线段等长且平行的一第二重划子线段。如图8至11的实施例所示,运算单元200经一连串步骤后,可以划出第一实线SL1,其系用以取代原第三信号线L3的第十二子线段L32的重划子线段。
步骤S404:以其余的该些第一子线段为基准重复上述步骤,进而产生复数第二重划子线段。重复实施类似图8至11的实施例,如图1所示的运算单元200可以将第三信号线L3的各子线段皆依照预设线宽及预设线距重划。
步骤S405:连接该些第二重划子线段以形成调整后的该第二信号线。承上步骤,重复实施类似图8至11的实施例后,如图1所示之运算单元200可重划电路板布局图的第一层M1。如图12所示,第三信号线L3的各子线段被重划为相互交错的第一实线SL1、第三实线SL3以及第四实线SL4。
步骤S406:在连接该些第二重划子线段时,若产生冗余线段,删除冗余线段。承上步骤,如图12所示,被重划后的第一实线SL1、第三实线SL3以及第四实线SL4系为相互交错的。如图1所示的运算单元200将根据两线相交于一点的公式计算出第一实线SL1、第三实线SL3以及第四实线SL4应连接的各坐标点,进而将冗余线段删除,删除后的第一层M1如图13所示。
步骤S407:在连接该些第二重划子线段时,若该些第二重划子线段其中一个与其一端的第二重划子线段未相交,延长其中一个以连接两第二重划子线段。另外,虽本发明的实施例说明如上,但可想而知的,因应不同的预设线宽及预设线距,在某些实施例中,重划后的子线段可能在第一层M1的坐标系上并未相连。同理地,如图1所示的运算单元200将根据两线相交于一点的公式计算出重划后的子线段应连接的各坐标点,进而延长其中一个以连接两第二重划子线段。
由上述本发明实施方式可知,本发明实施例提供一种校正电路板上信号线布局的方法,可自动根据布局规范校正电路板布局图上的信号线,从而降低先前技术中电路板布局规范变更时为布局工程师带来的繁复人工操作。
虽然本发明以实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (2)
1.一种校正电路板上信号线布局的系统,其特征在于,包含:
一储存单元,用以储存复数指令;以及
一运算单元,与该储存单元电性耦接,用以执行该些指令以撷取一电路板布局图的一层的一预设线距,并选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为该预设线距;
该运算单元还用以撷取该电路板布局图的该层的一预设线宽,并变更该对信号线各自的线宽为该预设线宽;
该运算单元执行变更该对信号线彼此之间的线距为该预设线距的步骤包含:
选取该对信号线中的一第一信号线;
将该第一信号线在该层中自起点至终点划分为复数第一子线段;
选取该对信号线中的一第二信号线;
将该第二信号线在该层中自起点至终点划分为复数第二子线段;以及
执行一重划程序,根据该些第一子线段其中一个作为基准来选取该些第二子线段中对应的一个,以将该些第二子线段与该些第一子线段之间的距离调整为该预设线距;
该些第一子线段相对于该层的平面各自具有一斜率,其中执行该重划程序的步骤包含:
步骤一,以该些第一子线段中的一第一子线段为基准,选取该第二信号线具相同的该斜率且平行距离最短的一第二子线段;
步骤二,删除被选取的该第二子线段;
步骤三,根据该预设线距重新产生与该第一子线段等长且平行的一第二重划子线段;
步骤四,以其余的该些第一子线段为基准重复上述步骤一至三,进而产生复数第二重划子线段;以及
步骤五,连接该些第二重划子线段以形成调整后的该第二信号线;
执行该重划程序的步骤还包含以下子步骤:
在连接该些第二重划子线段时,若产生冗余线段,删除冗余线段;以及
在连接该些第二重划子线段时,若该些第二重划子线段其中一个与其两端的第二重划子线段未相交,延长其中一个以连接两第二重划子线段。
2.一种校正电路板上信号线布局的方法,其特征在于,所述校正电路板上信号线布局的方法包含以下步骤:
撷取一电路板布局图的一层的一预设线距;以及
选取该层中的一对信号线,若该对信号线为差动信号线,变更该对信号线彼此之间的线距为该预设线距;
所述校正电路板上信号线布局的方法还包含以下步骤:
撷取该电路板布局图的该层的一预设线宽;以及
变更该对信号线各自的线宽为该预设线宽;
变更该对信号线彼此之间的线距为该预设线距的步骤包含以下子步骤:
选取该对信号线中的一第一信号线;
将该第一信号线在该层中自起点至终点划分为复数第一子线段;
选取该对信号线中的一第二信号线;
将该第二信号线在该层中自起点至终点划分为复数第二子线段;以及
实施一重划程序,根据该些第一子线段其中一个作为基准来选取该些第二子线段中对应的一个,以将该些第二子线段与该些第一子线段之间的距离调整为该预设线距;
该些第一子线段相对于该层的平面各自具有一斜率,其中该重划程序的步骤包含以下子步骤:
步骤十一,以该些第一子线段中的一第一子线段为基准,选取该第二信号线具相同的该斜率且平行距离最短的一第二子线段;
步骤十二,删除被选取的该第二子线段;
步骤十三,根据该预设线距重新产生与该第一子线段等长且平行的一第二重划子线段;
步骤十四,以其余的该些第一子线段为基准重复上述步骤十一至十三,进而产生复数第二重划子线段;以及
步骤十五,连接该些第二重划子线段以形成调整后的该第二信号线;
该重划程序的步骤还包含以下子步骤:
在连接该些第二重划子线段时,若产生冗余线段,删除冗余线段;以及
在连接该些第二重划子线段时,若该些第二重划子线段其中一个与其一端的第二重划子线段未相交,延长其中一个以连接两第二重划子线段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710936842.1A CN109657254B (zh) | 2017-10-10 | 2017-10-10 | 校正电路板上信号线布局的系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710936842.1A CN109657254B (zh) | 2017-10-10 | 2017-10-10 | 校正电路板上信号线布局的系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109657254A CN109657254A (zh) | 2019-04-19 |
CN109657254B true CN109657254B (zh) | 2023-08-22 |
Family
ID=66109468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710936842.1A Active CN109657254B (zh) | 2017-10-10 | 2017-10-10 | 校正电路板上信号线布局的系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109657254B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101201867A (zh) * | 2006-12-15 | 2008-06-18 | 英业达股份有限公司 | 电路板线路布设的方法 |
CN101206677A (zh) * | 2006-12-18 | 2008-06-25 | 英业达股份有限公司 | 核对差动线对的方法与电脑可读取存储媒介 |
CN101751483B (zh) * | 2008-12-16 | 2011-12-07 | 英业达股份有限公司 | 可自动执行差动信号走线对的布局规则检验的布局方法 |
CN101944137A (zh) * | 2009-07-09 | 2011-01-12 | 英业达股份有限公司 | 辅助布线系统及方法 |
-
2017
- 2017-10-10 CN CN201710936842.1A patent/CN109657254B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109657254A (zh) | 2019-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107239617B (zh) | 一种异形版图中基于轨道的紧凑布线方法 | |
CN111709322B (zh) | 一种计算车道线置信度的方法及装置 | |
CN105323416A (zh) | 图像处理装置及图像处理方法 | |
CN110796066A (zh) | 一种车道线组构建方法及装置 | |
CN109657254B (zh) | 校正电路板上信号线布局的系统及方法 | |
KR20120086258A (ko) | 설계 지원장치 및 그 정보처리 방법 | |
CN108595889B (zh) | 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法 | |
CN106650137B (zh) | 一种加速标准单元增量布局合理化的方法 | |
CN111125466A (zh) | 仪表盘布局方法及装置 | |
US20160171760A1 (en) | Electronic device and method for processing point cloud | |
TW201918158A (zh) | 一種校正電路板上訊號線佈局之系統及方法 | |
CN102867095B (zh) | 一种总线布线方法 | |
JPH03188586A (ja) | パターン認識検定処理方式 | |
CN112560558B (zh) | 车道线的修正方法、装置及电子设备 | |
CN108197348A (zh) | 一种建筑工程中面构件误差纠正处理方法及装置 | |
CN114238354A (zh) | 地图数据更新方法、装置及计算机存储介质 | |
JP3063415B2 (ja) | 印刷配線板の計算機支援設計装置 | |
CN109523608B (zh) | 一种剔除pcb生产中cam图形冗余边的矢量图形填充方法及系统 | |
CN112861293A (zh) | 输电网接线图生成方法、装置及电子设备 | |
CN112347727A (zh) | 一种支持圆弧边的填充型覆铜方法、系统、设备及存储介质 | |
CN104238449B (zh) | 零件加工间隙修正系统及方法 | |
CN113486624A (zh) | 实现pcb走线自动等间距的方法、装置及电子设备 | |
CN117011479B (zh) | 井巷建模缺口参数化处理方法及装置 | |
CN116563419B (zh) | 晶圆图配置数据的修正方法、装置、电子设备及存储介质 | |
JPWO2021049332A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |